CN212181459U

CN212181459U - Fpga升级系统

Info

Publication number: CN212181459U
Application number: CN202021159521.9U
Authority: CN
Inventors: 王涛; 殷树根; 吴海洋; 朱佳琪
Original assignee: Suzhou HYC Technology Co Ltd
Current assignee: Suzhou HYC Technology Co Ltd
Priority date: 2020-06-19
Filing date: 2020-06-19
Publication date: 2020-12-18
Anticipated expiration: 2030-06-19

Abstract

本实用新型公开了一种FPGA升级系统。该FPGA系统包括上位机、双向数据链路、FPGA和存储单元；FPGA包括嵌入式软核MICROBLAZE模块；上位机通过双向数据链路与嵌入式软核MICROBLAZE模块连接。在FPGA的升级过程中，采用双向数据链路实现将上位机提供的FPGA升级的配置程序传输至嵌入式软核MICROBLAZE模块，并存储至存储单元中，实现了无需JTAG接口、拆卸FPGA和返厂等过程即可实现对FPGA的升级，简化了FPGA配置程序的升级过程。同时还可以将FPGA的升级状态传输至上位机，以使上位机根据FPGA的升级状态信息判断FPGA是否升级成功，提高了FPGA的升级可靠性。

Description

FPGA升级系统

技术领域

本实用新型实施例涉及可编程器件升级的技术领域，尤其涉及一种FPGA升级系统。

背景技术

在成像式亮度计、成像式色度计和工业相机领域都会使用现场可编程门阵列(Field Programmable Gate Array，FPGA)传输数据，利用FPGA高速的并行数据处理能力，将图像传感器采集的数据通过数据线传输至后端进行数据处理。由于FPGA的工艺技术，FPGA内部的程序在掉电后会丢失，因此需要在其外部挂载存储程序的配置快闪存储器(FLASH)，FPGA在上电之后从FLASH中读取数据配置FPGA内部的随机存取存储器(RandomAccess Memory，RAM)，程序将再次在FPGA中运行。对于FLASH的配置，通常在FPGA出厂前使用厂商提供的联合测试工作组(Joint Test Action Group，JTAG)将配置数据烧写到FLASH中，这对于FPGA在出厂之前的调试和程序固化很便捷，但在产品封装出厂之后通常不会预留JTAG接口，导致需要对FPGA的配置程序升级时，需要将FPGA返厂或者拆卸再进行配置数据烧写至FLASH中，从而使得FPGA的配置程序升级过程比较复杂。

实用新型内容

本实用新型提供一种FPGA升级系统，以降低FPGA的配置程序在升级时的复杂程度，简化了FPGA的配置程序的升级过程。

第一方面，本实用新型实施例提供了一种FPGA升级系统，包括上位机、双向数据链路、FPGA和存储单元；所述FPGA包括嵌入式软核MICROBLAZE模块；

所述上位机通过双向数据链路与所述嵌入式软核MICROBLAZE模块连接，所述上位机用于为所述嵌入式软核MICROBLAZE模块提供所述FPGA的配置程序；所述存储单元与所述嵌入式软核MICROBLAZE模块连接，用于存储所述FPGA的配置程序。

可选地，所述FPGA还包括逻辑接口，所述双向数据链路通过所述逻辑接口与所述嵌入式软核MICROBLAZE模块连接；所述逻辑接口具有第一通信协议，所述双向数据链路用于根据所述第一通信协议传输所述FPGA的配置程序。

可选地，所述FPGA还包括SPI接口，所述SPI接口为从机模式，所述双向数据链路通过所述SPI接口与所述嵌入式软核MICROBLAZE模块连接。

可选地，所述FPGA还包括外围接口，所述存储单元通过所述外围接口与所述嵌入式软核MICROBLAZE模块连接，所述外围接口具有第二通信协议，所述嵌入式软核MICROBLAZE模块用于根据所述第二通信协议传输所述FPGA的配置程序。

可选地，所述嵌入式软核MICROBLAZE模块包括MICROBLAZE软核和中断控制单元；所述MICROBLAZE软核用于运行所述FPGA的配置程序，所述中断控制单元与所述MICROBLAZE软核连接，所述中断控制单元用于根据所述FPGA的配置程序中断所述FPGA的当前操作。

可选地，所述嵌入式软核MICROBLAZE模块还包括调试单元；所述调试单元与所述MICROBLAZE软核连接，所述调试单元用于获取所述MICROBLAZE软核的调试信息，并将所述调试信息输出。

可选地，所述嵌入式软核MICROBLAZE模块还包括状态寄存器；所述状态寄存器与所述MICROBLAZE软核连接，用于根据所述MICROBLAZE软核的状态和所述存储单元的状态确定所述FPGA的升级状态。

可选地，所述嵌入式软核MICROBLAZE模块还包括比对单元；所述比对单元与所述MICROBLAZE软核、所述存储单元和所述状态寄存器连接，用于根据所述MICROBLAZE软核中的FPGA配置程序和所述存储单元中存储的FPGA配置程序进行比对，并形成错误记录输出至所述状态寄存器。

可选地，所述嵌入式软核MICROBLAZE模块还包括复位单元；所述复位单元与所述MICROBLAZE软核连接，所述复位单元用于为所述MICROBLAZE软核提供复位信号。

可选地，所述嵌入式软核MICROBLAZE模块还包括时钟单元；所述时钟单元与所述MICROBLAZE软核连接，所述时钟单元用于为所述MICROBLAZE软核提供时钟信号。

本实用新型实施例的技术方案，通过双向数据链路实现上位机和FPGA的通信连接，在FPGA的升级过程中，可以采用双向数据链路实现将上位机提供的FPGA升级的配置程序传输至嵌入式软核MICROBLAZE模块，并存储至存储单元中，从而实现了无需JTAG接口、拆卸FPGA和返厂等过程即可实现对FPGA的升级，简化了FPGA配置程序的升级过程。同时还可以将FPGA的升级状态传输至上位机，以使上位机根据FPGA的升级状态判断FPGA是否升级成功，即根据双向数据链路反向传输的FPGA的升级状态信息判断FPGA是否升级成功，提高了FPGA的升级可靠性。

附图说明

图1为本实用新型实施例提供的一种FPGA升级系统的结构示意图；

图2为本实用新型实施例提供的另一种FPGA升级系统的结构示意图；

图3为本实用新型实施例提供的一种嵌入式软核MICROBLAZE模块的结构示意图；

图4为图3提供的FPGA升级系统对应的一种升级流程示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

图1为本实用新型实施例提供的一种FPGA升级系统的结构示意图。如图1所示，该FPGA升级系统包括上位机110、双向数据链路120、FPGA和存储单元130；FPGA包括嵌入式软核MICROBLAZE模块140；上位机110通过双向数据链路120与嵌入式软核MICROBLAZE模块140连接，上位机110用于为嵌入式软核MICROBLAZE模块140提供FPGA的配置程序；存储单元130与嵌入式软核MICROBLAZE模块140连接，用于存储FPGA的配置程序。

具体地，双向数据链路120可以实现数据的双向传输，实现数据链路的复用。示例性地，双向数据链路120可以为电缆(cable)。存储单元130可以作为FPGA的外部挂载存储单元，用于存储FPGA的配置程序，使得FPGA在上电后从存储单元130中读取FPGA的配置程序。示例性地，存储单元130可以为FLASH。嵌入式软核MICROBLAZE模块140可以嵌入在FPGA中的RISC处理器软核，它具有很强的可配置性和可扩展性。在FPGA升级的过程中，上位机110通过双向数据链路120传输基于嵌入式软核MICROBLAZE模块140编写的FPGA升级的配置程序至嵌入式软核MICROBLAZE模块140，嵌入式软核MICROBLAZE模块140将FPGA的配置程序传输至存储单元130，当FPGA的配置程序写入存储单元130后，上位机110通过双向数据链路120回读嵌入式软核MICROBLAZE模块140的状态，判断FPGA的配置程序是否成功写入存储单元130。当FPGA的配置程序成功写入存储单元130后，在FPGA上电时，FPGA调用存储单元130中的配置程序，实现FPGA的配置程序的升级。因此，在FPGA的升级过程中，可以采用双向数据链路120实现将上位机110提供的FPGA升级的配置程序传输至嵌入式软核MICROBLAZE模块140，并存储至存储单元130中，从而实现了无需JTAG接口、拆卸FPGA和返厂等过程即可实现对FPGA的升级，简化了FPGA配置程序的升级过程。同时还可以将FPGA的升级状态传输至上位机110，以使上位机110根据FPGA的升级状态判断FPGA是否升级成功，即可以根据双向数据链路120反向传输的FPGA的升级状态信息判断FPGA是否升级成功，提高了FPGA的升级可靠性。

另外，嵌入式软核MICROBLAZE模块140支持C/C++语言，在上位机110基于嵌入式软核MICROBLAZE模块140编写FPGA的配置程序的升级代码时，可以使用C/C++语言进行程序开发，降低了编写FPGA的配置程序的升级代码的编写难度，同时使得调试更为方便，缩短开发时间，拓宽了开发流程。

图2为本实用新型实施例提供的另一种FPGA升级系统的结构示意图。如图2所示，FPGA还包括逻辑接口150，双向数据链路120通过逻辑接口150与嵌入式软核MICROBLAZE模块140连接；逻辑接口150具有第一通信协议，双向数据链路120用于根据第一通信协议传输FPGA的配置程序。

具体地，第一通信协议可以为用户根据传输的FPGA的配置程序的升级代码定义的传输协议，也可以为已经存在的传输协议。当逻辑接口150具有第一通信协议时，上位机110在编写FPGA的配置程序的升级代码时可以根据第一通信协议进行编写，从而使得上位机110提供的FPGA的配置程序的升级代码通过逻辑接口150传输至嵌入式软核MICROBLAZE模块140，实现FPGA的配置程序的升级代码的传输。同理，嵌入式软核MICROBLAZE模块140的升级状态信息也可以具有第一通信协议的格式，通过逻辑接口150和双向数据链路120反向传输至上位机110。另外，逻辑接口150具有传输速率快的特点，双向数据链路120通过逻辑接口150与嵌入式软核MICROBLAZE模块140连接，可以保证数据的传输速率。

在其他实施例中，FPGA还包括SPI接口，SPI接口为从机模式，双向数据链路通过SPI接口与嵌入式软核MICROBLAZE模块连接。

具体地，在其他实施例中，逻辑接口还可以用SPI接口替代，并使SPI接口为从机模式，实现数据的接收。当双向数据链路通过SPI接口与嵌入式软核MICROBLAZE模块连接时，可以提高接口的通用性。

继续参考图2，FPGA还包括外围接口160，存储单元130通过外围接口160与嵌入式软核MICROBLAZE模块140连接，外围接口160具有第二通信协议，嵌入式软核MICROBLAZE模块140用于根据第二通信协议传输FPGA的配置程序。

具体地，第二通信协议可以为用户根据传输的FPGA的配置程序的升级代码定义的传输协议，也可以为已经存在的传输协议。第二通信协议和第一通信协议可以相同，也可以不同。当外围接口160具有第二通信协议时，嵌入式软核MICROBLAZE模块140将上位机110传输的升级代码的格式转换为第二通信协议的格式，并传输至存储单元130对存储单元130进行操作，实现FPGA的配置程序的升级代码写入存储单元130。

图3为本实用新型实施例提供的一种嵌入式软核MICROBLAZE模块的结构示意图。如图3所示，嵌入式软核MICROBLAZE模块140包括MICROBLAZE软核141和中断控制单元142；MICROBLAZE软核141用于运行FPGA的配置程序，中断控制单元142与MICROBLAZE软核141连接，中断控制单元142用于根据FPGA的配置程序中断FPGA的当前操作。

具体地，上位机110上的FPGA升级软件启动后，根据需要形成FPGA的升级代码，即为FPGA的配置程序。形成的FPGA的配置程序的可以由VIVADO生成配置文件，然后通过数据链路120传输至FPGA的逻辑接口150，并通过逻辑接口150传输至MICROBLAZE软核141，MICROBLAZE软核141对FPGA的配置程序进行解析，从而得到上位机110发出的命令，并将命令通过外围接口160传输至存储单元130，对存储单元130进行操作。示例性地，上位机110发出的命令中包括命令数据，用于区分上位机110对FPGA的命令类型。当上位机110发出的命令数据包括对应FPGA的配置程序的升级命令时，需要对FPGA的配置程序进行升级，此时中断控制单元142中断FPGA的当前操作，MICROBLAZE软核141读取上位机110发出的命令对FPGA进行升级。

继续参考图3，嵌入式软核MICROBLAZE模块140还包括调试单元143；调试单元143与MICROBLAZE软核141连接，调试单元143用于获取MICROBLAZE软核141的调试信息，并将调试信息输出。

具体地，调试单元143可以获取MICROBLAZE软核141的调试信息，并将调试信息输出，以便FPGA的调试，进一步地节约大量开发时间，拓宽了开发流程。示例性地，调试单元143可以将调试信息反向传输至上位机110，并通过上位机110的显示界面进行显示，以便根据调试信息进一步地对FPGA的配置程序进行调试。

继续参考图3，嵌入式软核MICROBLAZE模块140还包括状态寄存器；状态寄存器与MICROBLAZE软核141连接，用于根据MICROBLAZE软核141的状态和存储单元130的状态确定FPGA的升级状态。

具体地，状态寄存器可以标志FPGA的升级状态。例如，图4为图3提供的FPGA升级系统对应的一种升级流程示意图。如图4所示，当MICROBLAZE软核141加载上位机110提供的配置文件后，可以根据上位机110的配置程序发送升级命令，然后对存储单元130中的数据进行擦除，在擦除过程中调用写使能函数，去除存储单元130的写保护，使得命令数据可以写入到存储单元130中，然后调用擦除函数，对存储单元130进行擦除。示例性地，存储单元130的数据擦除过程大约持续几十到几百毫秒。如果存储单元130中的数据擦除成功，状态寄存器可以标志存储单元130擦除成功的状态，MICROBLAZE软核141中的程序根据状态寄存器的擦除成功的标志进行FPGA的配置程序的传输，对存储单元130进行FPGA的配置程序写入。如果存储单元130中的数据擦除失败，状态寄存器可以标志存储单元130擦除失败的状态，MICROBLAZE软核141中的程序根据状态寄存器的擦除失败的标志对存储单元130再次进行擦除，直至存储单元130中的数据擦除成功。在存储单元130中的数据擦除成功后，MICROBLAZE软核141传输FPGA的配置程序的数据至存储单元130，对存储单元130执行写动作，此时需要再次调用写使能函数，将存储单元130至于数据可写入状态，然后调用写数据函数将FPGA的配置程序写入存储单元130中，完成FPGA的配置程序写入存储单元130的过程，实现FPGA的升级。在FPGA的配置程序写入存储单元130的过程中，如果写入失败，则状态寄存器标志存储单元130写入FPGA的配置程序失败的状态，MICROBLAZE软核141根据状态寄存器的标志再次传输FPGA的配置程序至存储单元130，实现FPGA的配置程序的再次写入，直至FPGA的配置程序写入存储单元130成功。此时回读状态寄存器标志，如果FPGA升级成功，则结束FPGA的升级程序，如果FPGA升级失败，则重新进行升级，MICROBLAZE软核141可以根据上位机110的配置程序再次发送升级命令。

需要说明的是，在存储单元130写入FPGA的配置程序时，MICROBLAZE软核141中的程序可以自动计算数据地址，从而在升级结束后，FPGA根据数据地址调用存储单元130中的配置程序，实现FPGA的升级。

继续参考图3，嵌入式软核MICROBLAZE模块140还包括比对单元；比对单元与MICROBLAZE软核141、存储单元130和状态寄存器连接，用于根据MICROBLAZE软核141中的FPGA配置程序和存储单元130中存储的FPGA配置程序进行比对，并形成错误记录输出至状态寄存器。

具体地，比对单元可以比对MICROBLAZE软核141中的FPGA配置程序和存储单元130中存储的FPGA配置程序，在存储单元130写入FPGA的配置程序时，可以调用读数据函数读取存储单元130中写入的数据，并通过比对单元使其与MICROBLAZE软核141中的FPGA配置程序进行比对校验，如果两者的比对结果不同时，可以形成错误记录并存储至状态寄存器，状态寄存器标志存储单元130写入FPGA的配置程序时的错误记录，并通过反向传输至上位机110，上位机110根据状态寄存器的标志数据和自定义协议判断FPGA是否升级成功。在上位机110判断FPGA升级成功后，将FPGA掉电重启即可完成FPGA升级。

示例性地，在存储单元130写入FPGA的配置程序时，每写完一页数据，就可以调用读数据函数读取存储单元130中写入的当前页数据，并通过比对单元使其与MICROBLAZE软核141中对应的FPGA配置程序进行比对校验，判断当前页的数据是否正确写入。另外，在比对单元进行比对时，可以采用循环冗余校验码(Cyclic Redundancy Check，CRC)校验方法进行比对校验。

继续参考图3，嵌入式软核MICROBLAZE模块140还包括复位单元144；复位单元144与MICROBLAZE软核141连接，复位单元144用于为MICROBLAZE软核141提供复位信号。

具体地，复位单元144可以提供复位信号，对MICROBLAZE软核141进行复位。另外，当FPGA包括SPI核和调试单元143时，在MICROBLAZE软核141运行程序后，复位单元144首先对SPI核和调试单元143等进行复位，实现对SPI核和调试单元143等的初始化。同时，还可以注册中断函数，然后配置SPI核为主机模式，等待配置标志成功后进入主循环，使程序一直运行在监控状态，用于监控升级数据。另外，SPI接口可以由QSPI接口代替。

继续参考图3，嵌入式软核MICROBLAZE模块140还包括时钟单元145；时钟单元145与MICROBLAZE软核141连接，时钟单元145用于为MICROBLAZE软核141提供时钟信号。

具体地，时钟单元145可以生成时钟信号，为MICROBLAZE软核141提供时钟信号。时钟单元145中可以包括倍频器，用于提供MICROBLAZE软核141所需的时钟信号。示例性地，时钟单元145可以将外部时钟(可以为频率大于或等于8MHz的时钟信号)处理为频率为100MHz的时钟信号，为MICROBLAZE软核141提供所需的时钟信号。

继续参考图3，嵌入式软核MICROBLAZE模块140还可以包括通用输入/输出口(General Purpose Input Output，GPIO)，用于接收外部的数据。嵌入式软核MICROBLAZE模块140还可以包括AXI接口连接管理单元，用于对所有的AXI总线进行控制。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims

1.一种FPGA升级系统，其特征在于，包括上位机、双向数据链路、FPGA和存储单元；所述FPGA包括嵌入式软核MICROBLAZE模块；

2.根据权利要求1所述的FPGA升级系统，其特征在于，所述FPGA还包括逻辑接口，所述双向数据链路通过所述逻辑接口与所述嵌入式软核MICROBLAZE模块连接；所述逻辑接口具有第一通信协议，所述双向数据链路用于根据所述第一通信协议传输所述FPGA的配置程序。

3.根据权利要求1所述的FPGA升级系统，其特征在于，所述FPGA还包括SPI接口，所述SPI接口为从机模式，所述双向数据链路通过所述SPI接口与所述嵌入式软核MICROBLAZE模块连接。

4.根据权利要求1所述的FPGA升级系统，其特征在于，所述FPGA还包括外围接口，所述存储单元通过所述外围接口与所述嵌入式软核MICROBLAZE模块连接，所述外围接口具有第二通信协议，所述嵌入式软核MICROBLAZE模块用于根据所述第二通信协议传输所述FPGA的配置程序。

5.根据权利要求1所述的FPGA升级系统，其特征在于，所述嵌入式软核MICROBLAZE模块包括MICROBLAZE软核和中断控制单元；所述MICROBLAZE软核用于运行所述FPGA的配置程序，所述中断控制单元与所述MICROBLAZE软核连接，所述中断控制单元用于根据所述FPGA的配置程序中断所述FPGA的当前操作。

6.根据权利要求5所述的FPGA升级系统，其特征在于，所述嵌入式软核MICROBLAZE模块还包括调试单元；所述调试单元与所述MICROBLAZE软核连接，所述调试单元用于获取所述MICROBLAZE软核的调试信息，并将所述调试信息输出。

7.根据权利要求5所述的FPGA升级系统，其特征在于，所述嵌入式软核MICROBLAZE模块还包括状态寄存器；所述状态寄存器与所述MICROBLAZE软核连接，用于根据所述MICROBLAZE软核的状态和所述存储单元的状态确定所述FPGA的升级状态。

8.根据权利要求7所述的FPGA升级系统，其特征在于，所述嵌入式软核MICROBLAZE模块还包括比对单元；所述比对单元与所述MICROBLAZE软核、所述存储单元和所述状态寄存器连接，用于根据所述MICROBLAZE软核中的FPGA配置程序和所述存储单元中存储的FPGA配置程序进行比对，并形成错误记录输出至所述状态寄存器。

9.根据权利要求5所述的FPGA升级系统，其特征在于，所述嵌入式软核MICROBLAZE模块还包括复位单元；所述复位单元与所述MICROBLAZE软核连接，所述复位单元用于为所述MICROBLAZE软核提供复位信号。

10.根据权利要求5所述的FPGA升级系统，其特征在于，所述嵌入式软核MICROBLAZE模块还包括时钟单元；所述时钟单元与所述MICROBLAZE软核连接，所述时钟单元用于为所述MICROBLAZE软核提供时钟信号。