CN107831486B - 一种激光制导抗干扰处理方法 - Google Patents

Abstract

本发明涉及一种激光制导抗干扰处理方法，使用基于RAM方式的脉冲相关处理方法，在FPGA内部采用并行3路以上6个点的脉冲索引、匹配算法，即使在干扰脉冲达到300KHz的情况下，依然可匹配到正确的目标反射脉冲串，将所用时间控制在1个脉冲间隔以内，即在导引头开机约60ms*(6+1)＝420ms内就可以锁定正确的反射脉冲串，实现良好的反激光高重复频率及随机干扰，达到在激光干扰环境中快速命中目标的作用。

Description

一种激光制导抗干扰处理方法

技术领域

本发明涉及激光制导技术领域，特别涉及一种激光制导抗干扰处理方法。

背景技术

激光制导是基于激光来控制飞行器飞行方向，或引导兵器击中目标的一种激光技术。激光制导的原理是：用激光器发射激光束照射目标，装在弹体的激光接收器接收目标反射的激光信号后，算出弹体的偏移反射激光束的程度，不断调整飞行轨迹，使导弹沿着反射激光前进，最终命中目标。

随着激光制导武器的广泛使用以及对其认识的加深，激光制导的对抗也越发激烈。目前关于激光制导的对抗技术分为多个方面，主要由烟雾干扰、伪装与隐形、欺骗式干扰以及激光告警。其中欺骗式干扰为常用的干扰手段之一，通过模拟信号规则发射编码脉冲，或者发射高重复频率脉冲的激光干扰信号到导弹，从而使导弹内部锁定不了真实的反射信号，无法命中真实目标。

激光发射端一般按照预先设定好的一组编码间隔的脉冲信号进行输出，控制激光器的发送，来产生一组规律的激光信号。在激光武器上的接收导引头通常由光学系统、光电探测器及前放组件、跟踪平台、信息处理模块等部分组成。光学镜组用于激光信号的收集，窄带滤光片用于过滤散光信号；探测器及前放组件用于目标信号提取，探测器通常为四象限PIN或APD光电探测器；跟踪平台用于目标跟踪，主要分为3种：风标式跟踪平台、动力陀螺跟踪平台、框架式稳定跟踪平台；信息处理模块通常包括主放大器、时序控制模块、信号综合处理模块等，主放大器用于脉冲信号的展宽、峰值保持，时序控制模块主要完成信号解码、波门设置、时序控制等功能，信号综合处理模块主要用于实现角误差信号解算、对跟踪平台的控制等功能。

在没有干扰时的脉冲发射以及反射脉冲示意图如图1所示。其中接收反射脉冲只是延时一定时间以及脉冲间隔有一定的抖动误差。在有干扰时的脉冲发射以及反射脉冲示意图如图2所示。其中接收的脉冲信号为反射信号与干扰信号的重叠信号，此时需要额外的处置方法在接收的脉冲信号中找到真实脉冲的目标反射信号。

在一串接收脉冲信号中匹配到真实物体反射脉冲，一般使用相关算法。将输入信号与真实脉冲组当中的连续多个脉冲进行乘加，在结果大于设定的阈值时，表示在接收脉冲中找到真实的信号，此时根据真实信号的码组规律，输出后续的真实脉冲波门，以进行真实脉冲的幅度峰值提取，从而才能计算出目标的角度偏差量，然后控制导弹进行姿态改变以便沿着反射脉冲方向向目标前进。

现有的脉冲相关采用基于移位寄存器的方式进行处理，将输入的数字信号每个采样时刻的采样值移入移位寄存器，然后将移位寄存器中的值与待比较的真实脉冲串进行乘加，在结果大于设定阈值后，认为此时的脉冲串为真实脉冲串中的一部分，从而根据发射编码组来输出接下来的脉冲波门。

现有用于激光制导抗干扰的脉冲相关处理方法，为了防止目标的捕获加以欺骗干扰，激光发射的连续间隔脉冲的周期长，一般周期为1分钟甚至数分钟，激光发射的高脉宽时间一般为1us左右。若发射端1分钟发射1000个脉冲，采用移位寄存器处理方式，100ns量化刻度，搜索匹配3个点则需要移位寄存器为1.8Mbits。在FPGA数字处理芯片内部来处理相关，移位寄存器资源有限，往往达不到1.8Mbits，并且在使用移位寄存器达到一定量时，索引的逻辑变得非常庞大，时序很难满足。况且在强干扰的情况下，3个点是远远不够的，移位寄存器资源更显不足。相反，在FPGA数字处理芯片内部，RAM资源一般很多，例如Xilinx A7系列最大的FPGA芯片，RAM资源可达13Mbits，但移位寄存器只有2Mbits。若能使用RAM来实现相关算法，得力于RAM的专用资源特性，索引延时小，时序容易满足。同时RAM资源多，则匹配的脉冲点数可以更多，甚至可以用多个相关模块来并行处理，以此达到快速锁定目标反射脉冲的效果。

发明内容

本发明的目的是：设计一种激光制导抗干扰处理方法，使用基于RAM方式的脉冲相关处理方法，在FPGA内部采用并行3个及以上的相关模块以及6个真实脉冲间隔点的索引、匹配算法，使即使在干扰脉冲达到300KHz的情况下，依然可匹配到正确的目标反射脉冲串，并将所用时间控制在1个脉冲间隔以内，从而实现良好的反激光高重复频率以及随机干扰，达到在激光干扰环境中快速命中目标的作用。

本发明通过以下技术方案实现：

一种激光制导抗干扰处理方法，其特征在于，在激光发射端产生激光照射目标，接收端接收到反射激光及干扰激光脉冲后，按照以下步骤进行激光制导抗干扰处理：

步骤1)：采用量化逻辑单元对输入脉冲的高电平进行整形，然后根据设定好的量化刻度对整形后的脉冲电平计数、判决，然后量化，获得量化后的数据；

步骤2)：选择量化数据存储池对步骤1)中获得的量化数据进行索引写入，根据步骤1)中获得的量化数据需要匹配真实脉冲的个数来选择对应的量化数据存储池个数，量化数据存储池采用拼接的方式，使每个脉冲索引点分布在不同的量化数据存储池中，选择的量化数据存储池写入采用串接的方式，在上一个存储池用完时，跳到下一个存储池的头继续写入，在所有存储池都用完时，回到第一个存储池的头部覆盖写入；

量化数据存储池的数据读取采用写入时读取当前地址的值的方式，在读取的值为1时，启动匹配状态机开始搜索处理，通过RAM脉冲地址计算逻辑来计算当前码组的提取脉冲点对应的RAM序号以及RAM当中的地址，计算公式如下：

extract_ram_addr＝start_point+pulse_interval

ram_seq＝extract_ram_addr/58000

ram_adr＝extract_ram_addr％58000

步骤3)：通过匹配状态机对步骤2)中获得当前地址值进行索引，在RAM中读取值为1的数时，按照选定码组的连续6个间隔值来索引接下来的6个点，看对应应该出现脉冲的地方是否量化值为1，若所有索引的码序列的6个点都不全为1，则该值为1的点并非真实脉冲点；索引完成后看在此次搜索过程中是否有中间的RAM地址上的数据读取值为1的情况，有则继续将该点作为起始点开始6个间隔脉冲点的索引，若没有，则状态机跳转到空闲态，等待RAM中下一个读取值为1的地址，然后继续上述的流程；若其中一组索引的码序列对应的6个点值都为1，表示该点以及接下来的6个序列脉冲点都为真实信号的反射脉冲点；

步骤4)：当步骤3)中其中一组索引的码序列对应的6个点值都为1时，启动时刻点输出逻辑和码地址输出逻辑，在成功找到6个连续的脉冲间隔的点对应的RAM地址存储值都为1时，执行时刻点输出逻辑，计算当前索引处理成功的时间离第6个脉冲结束时的时间长，将当前索引处理成功时的时间离第6个脉冲结束时的时间长输出作为后续的波门输出逻辑使用；

采用码地址输出逻辑输出当前匹配到的码组序列接下来的码地址点。

进一步，所述步骤1)中采用量化逻辑单元对整形后的高电平进行量化时采用的方法为：在量化刻度内对整形后的脉冲高电平进行计数，当计数值大于限定值时，认为该区间量化结果为1，当计数值小于限定值时，认为该区间量化结果为0。

本发明提供了一种激光制导抗干扰处理方法，与现有技术相比，有益效果在于：本发明设计的一种激光抗干扰处理方法，使用基于RAM方式的脉冲相关处理后，能够在FPGA内部采用并行3个及以上的相关模块以及6个真实脉冲间隔点索引、匹配算法，这样能够在干扰脉冲达到300KHz的情况下，依然能够匹配到正确的目标反射脉冲串，并且所用时间不超过1个脉冲间隔。这在实际的应用过程中，能够很好的反激光高重复频率以及随机干扰，从而达到在激光干扰环境中命中目标的作用。

附图说明

图1为没有干扰时发送、接收脉冲波形示意图。

图2为有干扰时发送、干扰以及接收波形示意图。

图3a为波形整形示意图一。

图3b为波形整形示意图二。

图4为本发明中存储池互联结构示意图。

图5为本发明中RAM存储池中间隔脉冲分布示例。

图6为本发明中匹配状态机工作流程图。

图7为本发明中计算时刻点输出逻辑图。

图8为本发明中多模块并行搜索示意图。

图9为本发明中FPGA数字处理芯片逻辑示意图。

具体实施方式

参阅附图1至图9对本发明做进一步描述。

本发明涉及一种激光制导抗干扰处理方法，其特征在于，在激光发射端产生激光照射目标，接收端接收到反射激光及干扰激光脉冲后，按照以下步骤进行激光制导抗干扰处理：

步骤1)：采用量化逻辑单元对输入脉冲的高电平进行整形，然后根据设定好的量化刻度对整形后的脉冲电平计数、判决，然后量化，获得量化后的数据；

步骤2)：选择量化数据存储池对步骤1)中获得的量化数据进行索引写入，根据步骤1)中获得的量化数据需要匹配真实脉冲的个数来选择对应的量化数据存储池个数，量化数据存储池采用拼接的方式，使每个脉冲索引点分布在不同的量化数据存储池中，选择的量化数据存储池写入采用串接的方式，在上一个存储池用完时，跳到下一个存储池的头继续写入，在所有存储池都用完时，回到第一个存储池的头部覆盖写入；

量化数据存储池的数据读取采用写入时读取当前地址的值的方式，在读取的值为1时，启动匹配状态机开始搜索处理，通过RAM脉冲地址计算逻辑来计算当前码组的提取脉冲点对应的RAM序号以及RAM当中的地址，计算公式如下：

extract_ram_addr＝start_point+pulse_interval

ram_seq＝extract_ram_addr/58000

ram_adr＝extract_ram_addr％58000

步骤3)：通过匹配状态机对步骤2)中获得当前地址值进行索引，在RAM中读取值为1的数时，按照选定码组的连续6个间隔值来索引接下来的6个点，看对应应该出现脉冲的地方是否量化值为1，若所有索引的码序列的6个点都不全为1，则该值为1的点并非真实脉冲点；索引完成后看在此次搜索过程中是否有中间的RAM地址上的数据读取值为1的情况，有则继续将该点作为起始点开始6个间隔脉冲点的索引，若没有，则状态机跳转到空闲态，等待RAM中下一个读取值为1的地址，然后继续上述的流程；若其中一组索引的码序列对应的6个点值都为1，表示该点以及接下来的6个序列脉冲点都为真实信号的反射脉冲点；

步骤4)：当步骤3)中其中一组索引的码序列对应的6个点值都为1时，启动时刻点输出逻辑和码地址输出逻辑，在成功找到6个连续的脉冲间隔的点对应的RAM地址存储值都为1时，执行时刻点输出逻辑，计算当前索引处理成功的时间离第6个脉冲结束时的时间长，将当前索引处理成功时的时间离第6个脉冲结束时的时间长输出作为后续的波门输出逻辑使用；

采用码地址输出逻辑输出当前匹配到的码组序列接下来的码地址点。

进一步，所述步骤1)中采用量化逻辑单元对整形后的高电平进行量化时采用的方法为：在量化刻度内对整形后的脉冲高电平进行计数，当计数值大于限定值时，认为该区间量化结果为1，当计数值小于限定值时，认为该区间量化结果为0。

本发明提供了一种激光制导抗干扰处理方法，与现有技术相比，有益效果在于：本发明设计的一种激光抗干扰处理方法，使用基于RAM方式的脉冲相关处理后，能够在FPGA内部采用并行3个及以上的相关模块以及6个真实脉冲间隔点索引、匹配算法，这样能够在干扰脉冲达到300KHz的情况下，依然能够匹配到正确的目标反射脉冲串，并且所用时间不超过1个脉冲间隔。这在实际的应用过程中，能够很好的反激光高重复频率以及随机干扰，从而达到在激光干扰环境中命中目标的作用。

以下结合实施例对本发明做进一步说明。

实施例1：

使用激光脉冲发送的规则以1000个随机间隔的脉冲发满1分钟为例，也就是平均两个秒冲间隔为60ms，可将随机间隔固定在58～63ms之间，以1us为最小单位。例如脉冲1与脉冲2间的间隔通过随机算法生成为58.866ms，脉冲2与脉冲3间的间隔随机为61.334ms，其它脉冲间的间隔同样使用随机方式生成即可。发送随机间隔脉冲的目的是为了防止规律的编码被目标捕获、解码，然后实施欺骗式干扰。

在激光发射端产生上述的激光照射目标后，在接收端接收到反射激光以及干扰激光的脉冲后，就进入本发明所在的处置模块。本发明的处置方法一般使用数字逻辑芯片FPGA来实现。其主要由5个模块构成，分别为量化逻辑单元、量化数据存储池、匹配状态机、时刻点输出逻辑以及码地址输出逻辑。

量化逻辑单元首先将输入脉冲的高电平进行整形，然后根据设定好的量化刻度对整形后的脉冲电平计数、判决，然后量化。例如1个输入脉冲的高电平只有200ns，若量化刻度为1us，则将输入脉冲的高电平整形为1us，如图3(a)所示，其中T1为整形判断信号有效延时，一般为100ns，T2为整形后的高脉冲长度，此时为1us。

整形后的信号为1us高脉冲，若在整形脉冲中间，还有输入脉冲信号，此时会以后面一个脉冲作为新的起点来输出整形1us后的脉冲，如图3(b)所示，此时整个高脉冲的宽度就大于1us了。

量化的方法为在量化刻度内对整形后的脉冲高电平进行计数，当计数值大于限定值(一般设置为高脉冲的一半，即500ns)时，认为该区间量化结果为1，当计数值小于限定值时，认为该区间量化结果为0，量化的刻度直接决定了系统的量化数据存储池的大小，例如6个匹配点，脉冲间的间隔时间最大为63ms，采用1us量化，则需要0.378MBits的量化数据存储池。

量化数据存储池可扩展成多个，根据需要匹配真实脉冲的个数以及并行处理的并行度来决定。

量化数据存储池采用多个拼接的方式，以便每个脉冲索引点分布在不同的量化数据存储池中，这样在索引时可以单周期索引所有脉冲点的量化值，而不用串行搜索多次。例如6个匹配点，脉冲的间隔范围为58ms到63ms，则需要6个58ms的存储深度池，即58×10³bits大小的RAM，考虑到最大值与最小值的差值为5ms，6个点则需要额外一个30ms的存储深度池，即为3×10⁴bits大小的RAM，结构如图4所示。所有存储池写入采用串接的方式，在上一个存储池用完时，跳到下一个存储池的头继续写入，在所有存储池都用完时，回到第一个存储池的头部覆盖写入。

存储池的数据读取采用写入时读取当前地址的值的方式，在读取的值为1时，便启动匹配状态机开始搜索处理。由于脉冲间隔最小值为58ms，因此连续6个脉冲间隔的脉冲肯定在不同的RAM中，如图5所示。由专门的RAM脉冲地址计算逻辑来计算当前码组的提取脉冲点对应的RAM序号以及RAM当中的地址。计算公式如下：

extract_ram_addr＝start_point+pulse_interval

ram_seq＝extract_ram_addr/58000

ram_adr＝extract_ram_addr％58000

在FPGA中可以采用分段判断的方式来避免除法以及求余数。

匹配状态机实现在RAM中读取值为1的数时，按照选定码组的连续6个间隔值来索引接下来的6个点，看对应应该出现脉冲的地方是否量化值为1。由于码组长度为1000个，则有1000种连续6个间隔的可能，每种码序列都需要进行索引。若所有索引的码序列的6个点都不全为1，则该值为1的点并非真实脉冲点。索引完成后，看在这次搜索过程中是否有中间的RAM地址读取数为1的情况，有则继续将该点作为起始点开始6个间隔脉冲点索引，若没有，则状态机跳转到空闲态，等待RAM中下一个读取值为1的点，然后继续上述的流程。若其中一组索引的码序列对应的6个点值都为1，表示该点以及接下来的6个序列脉冲点都为真实信号的反射脉冲点。此时可以启动时刻点计算逻辑以及码地址输出逻辑工作。匹配状态机工作的流程图如图6所示。

由于6个点肯定存在于不同的RAM中，因此可单周期读取全部6个点的RAM内容，然后进行全1判断，1000组序列也只需要1000个周期，即能完成索引。若系统采用100MHz运行时钟，则所花费的时间为10us，这比串行搜索6次要节约1/6的时间。

时刻点输出逻辑在成功找到6个连续的脉冲间隔的点对应的RAM位置值都为1时工作。其原理是计算当前处理完成对应的时间离第6的脉冲结束有多长，如图7所示，由于写入RAM的方式为环形写入，而起始点后的6个脉冲间隔点也都在RAM中，那么当前搜索的起始点脉冲的时间离第6个点结束间为：RAM一圈写入需要时间A-当前匹配的6个间隔总时间和B。另外状态机搜索运行了一段时间C，需要加上该时间。因此，当前时刻离第6个脉冲结束时刻的时间间隔计算公式为A-B+C。将该时间输出给后续的波门输出逻辑使用。

码地址输出逻辑就是输出当前匹配到的码组序列接下来的码地址点。由于在匹配状态机工作过程中已经知道了当前匹配的起始点，根据该起始点，即可计算出接下来第7个脉冲所对应的地址。即为：code_seq_adr+7。若由于编码规则或者匹配的点数很多，导致时刻点输出逻辑输出的时间大于脉冲间隔7的间隔值时，就需要自动调整到第8个间隔脉冲上，同时将与第6个脉冲结束的间隔时间再减去脉冲7间隔时间D作为输出时刻，即为：A-B+C-D。一般设计码组以及匹配的点个数规则，使最多出现计算间隔时间大于一个脉冲间隔的情况，不会出现大于2个间隔的可能，由此避免增加处理的复杂度。

上述的例子，搜索一次花费的时间为10us，因此理论上两个脉冲间隔大于10us，则所有量化值为1的点都可以参与搜索、匹配，也就是在干扰为100KHz的情况下，也能正确并迅速找到真实的反射脉冲。

若需要提升抗干扰的性能，可使用多个该模块并行工作，一个模块负责1片区域的模式。如图8所示，此时抗干扰频率能3倍提高。

上述的例子，匹配的脉冲容差为刻度误差，即为±1us，若想增加容差范围，可采取索引提取脉冲RAM地址周边多个地址的RAM值，当中心RAM地址值或者周边多个地址的RAM值中有1个或以上为1时，则表示该脉冲位置为真实脉冲高电平位置。当6个脉冲位置都有1时，就可认为搜索到真实的目标反射脉冲。采用串行索引周边的RAM地址会增加搜索的时间，从而会降低系统的抗干扰能力。因此可采用并行多路RAM同时搜索的方式来减少时间，从而达到抗干扰能力与容差都达到需求的范围要求。

按照以上描述，即可对本发明进行应用。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (1)

1.一种激光制导抗干扰处理方法，其特征在于，在激光发射端产生激光照射目标，接收端接收到反射激光及干扰激光脉冲后，按照以下步骤进行激光制导抗干扰处理：

步骤1)：采用量化逻辑单元对输入脉冲的高电平进行整形，然后根据设定好的量化刻度对整形后的脉冲电平计数、判决，然后量化，获得量化后的数据；

步骤2)：选择量化数据存储池对步骤1)中获得的量化数据进行索引写入，根据步骤1)中获得的量化数据需要匹配真实脉冲的个数来选择对应的量化数据存储池个数，量化数据存储池采用拼接的方式，使每个脉冲索引点分布在不同的量化数据存储池中，选择的量化数据存储池写入采用串接的方式，在上一个存储池用完时，跳到下一个存储池的头继续写入，在所有存储池都用完时，回到第一个存储池的头部覆盖写入；

量化数据存储池的数据读取采用写入时读取当前地址的值的方式，在读取的值为1时，启动匹配状态机开始搜索处理，通过RAM脉冲地址计算逻辑来计算当前码组的提取脉冲点对应的RAM序号以及RAM当中的地址，计算公式如下：

extract_ram_addr＝start_point+pulse_interval

ram_seq＝extract_ram_addr/58000

ram_adr＝extract_ram_addr％58000

步骤3)：通过匹配状态机对步骤2)中获得当前地址值进行索引，在RAM中读取值为1的数时，按照选定码组的连续6个间隔值来索引接下来的6个点，看对应应该出现脉冲的地方是否量化值为1，若所有索引的码序列的6个点都不全为1，则该值为1的点并非真实脉冲点；索引完成后看在此次搜索过程中是否有中间的RAM地址上的数据读取值为1的情况，有则继续将该点作为起始点开始6个间隔脉冲点的索引，若没有，则状态机跳转到空闲态，等待RAM中下一个读取值为1的地址，然后继续上述的流程；若其中一组索引的码序列对应的6个点值都为1，表示该点以及接下来的6个序列脉冲点都为真实信号的反射脉冲点；

步骤4)：当步骤3)中其中一组索引的码序列对应的6个点值都为1时，启动时刻点输出逻辑和码地址输出逻辑，在成功找到6个连续的脉冲间隔的点对应的RAM地址存储值都为1时，执行时刻点输出逻辑，计算当前索引处理成功的时间离第6个脉冲结束时的时间长，将当前索引处理成功时的时间离第6个脉冲结束时的时间长输出作为后续的波门输出逻辑使用；

采用码地址输出逻辑输出当前匹配到的码组序列接下来的码地址点；

所述步骤1)中采用量化逻辑单元对整形后的高电平进行量化时采用的方法为：在量化刻度内对整形后的脉冲高电平进行计数，当计数值大于限定值时，认为该区间量化结果为1，当计数值小于限定值时，认为该区间量化结果为0。