CN107785270A - 一种mosfet器件氮化方法 - Google Patents

一种mosfet器件氮化方法 Download PDF

Info

Publication number
CN107785270A
CN107785270A CN201610786019.2A CN201610786019A CN107785270A CN 107785270 A CN107785270 A CN 107785270A CN 201610786019 A CN201610786019 A CN 201610786019A CN 107785270 A CN107785270 A CN 107785270A
Authority
CN
China
Prior art keywords
gas
oxidation
oxidation processes
mosfet element
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610786019.2A
Other languages
English (en)
Other versions
CN107785270B (zh
Inventor
王弋宇
李诚瞻
吴佳
史晶晶
高云斌
陈喜明
赵艳黎
吴煜东
刘可安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201610786019.2A priority Critical patent/CN107785270B/zh
Publication of CN107785270A publication Critical patent/CN107785270A/zh
Application granted granted Critical
Publication of CN107785270B publication Critical patent/CN107785270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种MOSFET器件氮化方法,包括使用含氮气气体对所述MOSFET器件进行氮化处理,优选所述氮化处理在1200‑1500℃,优选1250‑1450℃的温度下进行。根据本发明提供的功率器件氮化方法,通过在器件的氧化过程和/或氧化后在高温下采用氮气进行氮化,简化了氮化钝化气体体系,避免栅介质可靠性和击穿电场强度的降低,避免了氮化气体产生的潜在毒性和毒气泄漏风险,简化了尾气处理系统。

Description

一种MOSFET器件氮化方法
技术领域
本发明涉及功率器件领域,具体涉及一种MOSFET器件的氮化及钝化方法。
背景技术
SiC材料是目前唯一一种可以通过热氧化形成SiO2膜的化合物半导体,这使得SiCMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属-氧化物-半导体场效应晶体管)器件的制造和性能优化可以借鉴成熟的Si工艺。但是,SiC MOSFET器件存在沟道迁移率低的问题,其主要原因是热氧化SiO2/SiC界面态密度过高。SiO2/SiC界面态陷阱的主要起源是氧化层中的近界面缺陷和SiO2/SiC界面处的碳残留。由于SiC晶格中包含碳原子,导致热氧化后界面处有碳的悬挂键或碳簇残留。这些界面态陷阱可以俘获自由电子,并引起库伦散射,导致器件性能衰退。
在Si工艺中,通常通过氮化在栅介质中引入N元素,形成Si-O-N结构,可以有效抑制多晶硅栅中的掺杂扩散到沟道中,同时提升栅介质可靠性。氮化也是目前最主要的钝化SiO2/SiC界面处界面态陷阱的方法。氮化方法的主要原理是将一定浓度的氮原子引入到SiO2/SiC界面处,以钝化界面陷阱。现有技术中,氮化钝化是公认的能有效地降低SiO2/SiC界面态密度的方法,通常采用在NO或N2O气体氛围下进行氧化或高温退火处理。这种方法可以有效地降低SiO2/SiC结构中的界面态密度,并基本保持栅介质的击穿电场强度在可接受的范围。该方法的操作例如可参考L·利普金等人的专利申请CN 1311534C和Mrinal KantiDas等人的专利US申请2002/0102358 A1。
但是,NO和N2O本身具有氧化性,在退火过程中提供N以钝化界面陷阱的同时,也会对SiO2/SiC界面进一步进行氧化,导致新的界面陷阱产生,从而降低氮化钝化的效果。
专利申请US 7727340 B2中研究了使用NH3作为氮化退火气体,结果显示NH3钝化可以降低SiC导带边缘的界面态密度。但是,NH3钝化不仅在界面引入氮原子,在整个介质中也引入过量的N原子,使得SiO2介质的击穿电场强度显著降低。
目前的氮化钝化工艺,主要是基于NO、N2O和NH3气体开展,如图1所示。首先需要使用NO/N2O对SiO2氧化层进行氮化,然后再通过NH3退火进一步对SiO2/SiC界面进行钝化。该氮化钝化工艺存在以下缺点:
1)需要使用不同气体,进行多步氮化钝化,工艺流程复杂;
2)NO是有毒气体;N2O高温下分解也会产生有毒气体NO;NH3易燃,有毒,具有刺激性。因此,退火设备密封性要求较高,设备昂贵,且需要配备复杂的尾气处理系统,工艺过程较危险,工艺成本高。
3)NO和N2O本身具有氧化性,在界面处引入N原子的同时,也会对SiO2/SiC界面进一步进行氧化,导致新的界面陷阱产生,界面态密度也不能被充分降低,从而降低氮化钝化的效果;
4)NH3钝化在整个介质中也引入过量的N原子,导致SiO2介质的击穿电场强度显著降低,降低SiO2栅介质的可靠性。
发明内容
本发明的目的在于提供一种功率器件的氮化及钝化新方法,在氧化或者退火氛围中引入氮气,通过高温氮气处理实现氮化钝化。该方法在简化了氮化工艺的同时,显著提高了工艺安全性。
根据本发明,提供了一种MOSFET器件氮化方法,包括使用含N2气体对所述MOSFET器件进行氮化处理,所述含N2气体含N2 80-100体积%,优选90-100体积%,还优选95-100体积%;优选所述氮化处理在1200-1500℃,优选1250-1450℃的温度下进行。
根据本发明的优选实施方式,所述氮化处理为以下操作中的任意一种:
a)在所述MOSFET器件的氧化处理过程中利用所述含N2气体进行氮化;
b)在所述MOSFET器件的氧化处理之后利用所述含N2气体进行氮化;
c)在所述MOSFET器件的氧化处理过程中和氧化处理之后均利用所述含N2气体进行氮化。
优选地,在所述氮化处理为a)或c)的情况下,所述含N2气体与用于氧化处理的氧化气体的流量比为0.05-1:1,优选0.2-0.5:1,更优选0.2-0.35:1。
根据本发明的优选实施方式,所述氧化处理在高温炉中进行,所述含N2气体单独地或以与氧化气体的混合物形式通入高温炉中,优选所述含N2气体以与氧化气体的混合物形式通入高温炉中,且所述混合物的通入速率为0.5-2(Standard Liter per Minute,每分钟标准升)。
根据本发明,所述氧化处理为以O2为氧化气体的干氧氧化,或者以O2和H2为氧化气体的湿氧氧化;优选氧化处理在1200-1500℃的温度范围和500mbar到1000mbar的压力范围下进行。
优选地,在所述氮化处理为b)或c)的情况下,在氧化处理之后,停止通入氧化气体,以0.5-2slm的速率通入含N2气体,使所述MOSFET器件在所述含N2气体中退火,优选退火30-120分钟。在该步骤中,优选所述含含N2气体为纯氮气。
根据本发明的优选实施方式,所述方法还包括钝化处理步骤:在氧化处理和氮化处理之后,将所述MOSFET器件在惰性气体氛围下进行退火,然后在惰性气体氛围下降温;优选退火温度1200-1500℃,退火时间30-120分钟。
根据本发明的优选实施方式,所述方法还包括:在氧化处理之前,将制备所述MOSFET器件的晶圆进行清洗,优选通过RCA清洗法进行清洗。
进一步地,将清洗后的晶圆置于高温炉中,通入惰性气体使所述晶圆处于惰性气氛中;将高温炉以5-10℃/min的速率升温至氧化处理温度,然后通入氧化气体进行氧化处理。
根据本发明,所述含氮气气体可以包含少量的、例如占总量的1-15体积%的NO、N2O和NH3气体中的一种或几种。但是,根据本发明提供的方法中,可以不实质使用NO、N2O和NH3气体。即,不需要使用NO、N2O或NH3气体参与氮化作用。因此,在本发明的优选实施方式中,所述含氮气气体含100体积%氮气,即为纯氮气。
根据本发明的一些具体实施方式,在所述MOSFET器件的氧化处理之前利用N2进行氮化。
根据本发明提供的方法可用于半导体材料的MOSFET器件,尤其是Si MOSFET器件或SiC MOSFET器件。
本发明提出的是高温氮气退火工艺实现氮化钝化,避免了NO和N2O氮化过程中对SiO2/SiC界面的氧化现象;同时N2退火不同于NH3退火,不会在SiO2介质中引入过量的N原子,对SiO2介质的击穿电场强度几乎没有影响。本发明进一步提出在SiC材料的高温氧化过程中,可以在干氧氧化或者湿法氧化气氛中,通入一定比例的N2成分。因此,在高温氧化的过程中N2扩散到SiO2/SiC界面处发生化学反应引入氮原子,从而实现边氧化边氮化,在缺陷的产生过程中就通过氮化工艺将其钝化,有效地提升了氮化工艺的效率。综上所述,根据本发明提供的功率器件氮化钝化方法,简化了氮化钝化气体体系,提高了氮化钝化效果,避免栅介质可靠性和击穿电场强度的降低,避免了氮化气体产生的潜在毒性和毒气泄漏风险,简化了尾气处理系统,降低了工艺成本。
附图说明
图1是现有技术中常用的MOSFET器件SiC外延片氮化钝化工艺流程图。
图2是根据本发明提供的方法的一个基本原理示意图。其中,图2(a)是MOSFET器件直接氧化后的SiC MOS界面,(b)是在高温氮气处理过程中,N钝化的SiC MOS界面。
图3显示了根据本发明实施例一进行SiC MOSFET器件SiC外延片氮化钝化的方法流程图。
图4显示了根据本发明实施例一处理过的SiC MOSFET器件SiO2/SiC样品的X射线光电子能谱测试(XPS)结果。
图5显示了实施例一中SiO2栅介质击穿电场强度的累计失效统计。
图6显示了参照样品和实施例一中,界面态密度随界面态能级(Et)位置分布,其中Ec为4H-SiC导带底位置。
图7显示了实施例二中SiO2栅介质击穿电场强度的累计失效统计。
图8显示了参照样品和实施例二中,界面态密度随界面态能级(Et)位置分布,其中Ec为4H-SiC导带底位置。
以上附图仅为示例性附图,本发明的范围并不仅限于这些附图所展示的内容。
具体实施方式
为了更加清楚、详细地解释本发明,下面将结合附图和具体实施例对本发明的做进一步说明。
本发明提供的功率器件的新型氮化方法,其使用对象不限于SiC材料,对于Si材料,以及其他化合物半导体材料同样适用。下面将以SiC MOSFET器件为例具体解释本发明。
本发明提出的高温氮气退火工艺实现氮化钝化的方法,不仅对于氧化工艺生成的SiO2介质适用,对于其他方法生长的介质,例如PECVD(plasma enhanced chemical vapordeposition,等离子增强化学气相沉积)、ALD(atomic layer deposition,原子层沉积)和LPCVD(low pressure chemical vapor deposition,低压化学气相沉积)等设备沉积的介质(SiO2、Al2O3、SiON、和HfO2等)同样适用。因此,本发明适用于常规半导体器件中半导体/栅介质界面的氮化处理。下面将以SiO2/SiC界面处的氮化处理为例具体解释本发明。
本发明提出的高温氮气退火工艺实现氮化钝化的方法,不仅仅适用于SiO2/SiC界面处的氮化处理工艺,对于SiC材料或者Si材料的其他需要用到氮化工艺钝化的地方同样使用。例如SiC SBD(schottky barrier diode)二极管的表面氮化钝化工艺同样适用;例如Si材料上SiON栅介质层的形成同样适用。
本发明主要基于以下原理:在高温下N2可以在半导体/栅介质(SiO2/SiC)界面处直接发生化学反应,从而在半导体/栅介质(SiO2/SiC)界面处引入N原子实现氮化钝化,而不需要经过NO/N2O/NH3等特殊气体处理,氮化后SiO2/SiC界面的XPS测试结果如图4所示,清晰地观察到了N 1s峰。
由此,为了克服本领域现有技术中的一些问题,本发明提供了一种MOSFET器件氮化以及钝化方法,包括使用含N2气体对所述MOSFET器件进行氮化处理,所述含N2气体含N280-100体积%,优选90-100体积%,更优选95-100体积%。
根据本发明的一个优选实施方式,所述含N2气体含N2 100体积%,即为N2气体。该优选实施方式可完全避免使用NO/N2O/NH3等气体,故而避免了由这些其他的使用而带来的如前所述的问题。
根据本发明的优选实施方式,所述氮化处理在1100-1600℃,优选1200-1500℃,进一步优选1250-1450℃,例如1300℃、1350℃、1400℃下的温度下进行。
如前所述,现有技术中一般采用NO/N2O/NH3等气体进行氮化处理,由此存在一些技术缺陷。在现有技术采用的常规氧化、钝化条件下,尤其是采用的较低的温度下,使用N2进行氮化并不能取得较好的氮化效果,因此本领域技术人员在现有技术的基础上往往不会选择N2作为氮化气源。然而,本发明人在试验中发现,N2实际上能够部分替代或替代惯用的NO/N2O/NH3等气体进行氮化处理,尤其在高温下,效果更加明显。
根据本发明,所示含氮气气体除了主要含有N2外,也可以含有NO和/或N2O;如含有0-15体积%,例如0.001-10体积%,例如0.01-5体积%,例如0.1-3体积%的NO和/或N2O。
根据本发明的优选实施方式,所述含N2气体为N2。即在该实施方式中,可以不实质使用NO、N2O和NH3气体。进一步地说,不需要使用NO、N2O或NH3气体参与氮化作用。当N2替代全部NO/N2O/NH3等气体作为氮化源时,氮化体系和尾气处理系统得以大大简化。
根据本发明的优选实施方式,所述氮化处理为以下操作中的任意一种:
a)在所述MOSFET器件的氧化处理过程中利用含N2气体进行氮化;
b)在所述MOSFET器件的氧化处理之后利用含N2气体进行氮化;
c)在所述MOSFET器件的氧化处理过程中和氧化处理之后均利用含N2气体进行氮化。
也就是说,在一些具体实施方式中,所述氮化处理为在所述MOSFET器件的氧化处理过程中通入所述含N2气体进行氮化;在另一些具体实施方式中,所述氮化处理为在所述MOSFET器件的氧化处理之后通入所述含N2气体进行氮化;还在另外一些具体实施方式中,所述氮化处理为在所述MOSFET器件的氧化处理过程中和氧化处理之后均通入所述含N2气体进行氮化。
甚至,在一些实施方式中,除了进行上述a)-c)的氮化过程外,在所述MOSFET器件的氧化处理之前还利用N2进行氮化。这样操作可以提前在SiC表面引入N原子,从而在氧化过程中向形成的SiO2/SiC界面和SiO2介质提供N原子。
根据本发明,优选上述氮化处理方式c)。在SiC材料的高温氧化过程中,可以在干氧氧化或者湿法氧化气氛中,通入一定比例的N2成分。因此,在高温氧化的过程中N2扩散到SiO2/SiC界面处发生化学反应引入氮原子,从而实现边氧化边氮化。氧化氮化完成后,继续在惰性气体氛围下进行氧化后退火,提高氧化膜的致密性,提升栅介质的可靠性。
优选地,在所述氮化处理为a)或c)的情况下,所述含N2气体与用于氧化处理的氧化气体的流量比(即相同条件下的体积比,可通过速率来控制)为0.05-1:1,优选0.2-0.5:1,更优选0.2-0.35:1。相应地,在所述含氮气气体为N2的实施方式中,N2与用于氧化处理的氧化气体的流量比为0.05-1:1,优选0.2-0.5:1,更优选0.2-0.35:1。N2比例过大会导致氧化气体被稀释氧化速率较慢,N2的比例过小会导致氧化作用起主导作用,从而起不到氮化处理的作用。
根据本发明的优选实施方式,所述氧化处理在高温炉(氧化炉)中进行,含N2气体单独地或以与氧化气体的混合物形式通入高温炉中,优选含N2气体以与氧化气体的混合物形式通入高温炉中,且所述混合物的通入速率为0.5-2slm。
根据本发明,所述氧化处理为以O2为氧化气体的干氧氧化,或者以O2和H2为氧化气体的湿氧氧化。
优选氧化处理在1200-1500℃的温度范围和500mbar到1000mbar的压力范围下进行。温度较低时N2在SiC界面处的反应速率较慢,不能有效地的SiO2/SiC界面处引入氮原子;温度高于1500℃时接近SiO2的熔点,会导致氧化膜质量退化。
在高温氧化炉中,干氧(O2)或者湿氧(H2和O2点火)气体中,在1200℃-1500℃温度下,在SiC表面氧化生长SiO2介质,其厚度为40nm-120nm。同时,由于在氧化气体中通入一定比例的N2,N2在高温下扩散到氧化形成的SiO2/SiC界面处发生化学反应引入氮原子,从而实现边氧化边氮化。
本发明中使用到高温炉(氧化炉)可以是卧式氧化炉或者立式氧化炉。氧化炉的氧化工艺温度在900℃-1500℃温度范围内,炉管所能承受的最高氧化温度至少需达到1200℃,氧化炉炉管的最低真空度需小于10-3mbar。
优选地,在所述氮化处理为b)或c)的情况下,在氧化处理之后,停止通入氧化气体,以0.5-2slm的速率通入含N2气体,使所述MOSFET器件在所述含N2气体中退火,优选退火30-120分钟。退火温度仍在1200-1500℃的高温下。经过进一步的高温氮气退火处理,钝化SiO2/SiC界面处和SiO2介质中残留的缺陷,提升SiO2/SiC界面和SiO2介质的质量。
优选地,在所述氮化处理为b)或c)的情况下,在氧化处理之后通入的所述含N2气体为纯氮气。
根据本发明的优选实施方式,所述方法还包括:在氧化处理和氮化处理之后,将所述MOSFET器件在惰性气体氛围下进行退火,然后在惰性气体氛围下降温;优选退火温度1200-1500℃,退火时间30-120分钟。该步骤的退火处理在不含N2的惰性气氛,例如Ar气氛下进行。进一步的惰性气体处理有利于释放SiO2介质中的杂质,提高氧化膜的致密性。
然后,不含N2的惰性气体氛围下自然降温至室温,最后取出生长有SiO2介质的SiC外延片。在不含N2的惰性气体氛围下自然降温,避免了降温过程中N2与SiO2/SiC界面处的不稳定反应,从而影响SiO2/SiC界面质量。
根据本发明的优选实施方式,所述方法还包括:在氧化处理之前,将制备所述MOSFET器件的晶圆进行清洗,优选通过RCA清洗法进行清洗。经过清洗工艺去除晶圆表面可能存在的有机物、颗粒和金属杂质等污染物。
RCA标准清洗法是一种湿法化学清洗方法,主要包括以下几种清洗液体和清洗工艺步骤。
(1)SPM溶液:使用一定配比的H2SO4和H2O2混合溶液,例如H2SO4和H2O2的体积比为3:1,在120℃-150℃下清洗,清洗时间为10-60分钟。SPM溶液具有极强的氧化能力,通过SPM溶液清洗可以去除晶圆表面的有机物沾污和金属沾污。
(2)APM溶液:使用一定配比的NH4OH、H2O2和H2O混合液,例如NH4OH、H2O2和H2O的体积比为1:1:5,在120℃-150℃下清洗,清洗时间为10-60分钟。APM溶液是碱性溶液,能去除颗粒和有机物质。
(3)HPM溶液:使用一定配比的HCl、H2O2和H2O混合液,例如HCl、H2O2和H2O的体积比为1:1:6,在65℃-85℃下清洗,清洗时间为10-60分钟。HPM溶液主要用于去除晶圆表面的金属沾污。
(4)HF溶液:使用一定配比的HF溶液,例如HF:H2O体积比为1:100,在20℃-25℃下清洗,清洗时间为15-60秒。HF溶液可以去除晶圆表面的自然氧化膜,同时晶圆本身几乎不被腐蚀。
进一步地,将清洗后的晶圆置于高温炉中,通入惰性气体使所述晶圆处于惰性气氛中;将高温炉以5-10℃/min的速率升温至氧化处理温度,然后通入氧化气体进行氧化处理,使晶圆表面氧化生长SiO2介质。
根据本发明提供的方法可用于半导体材料的MOSFET器件,尤其是Si MOSFET器件或SiC MOSFET器件。
具体实施例一
利用如图3所示的操作流程对SiC MOSFET器件的SiC外延片进行清洗、高温氧化氮化处理、高温氮化处理和退火、冷却处理。
1)SiC外延片清洗
将SiC MOSFET器件的SiC外延片通过RCA清洗工艺,使用SPM溶液、APM溶液、HPM溶液和HF溶液、进行清洗(具体条件如上所述,在此不赘述清洗的操作细节),去除SiC外延片表面可能存在的有机物、颗粒和金属杂质等污染物。
2)SiC外延片氧化氮化处理
将RCA清洗后的SiC外延片置于立式氧化炉中,升温至1350℃温度,升温速率为10℃/min,气体氛围为Ar,炉管内的压力为800mbar。
在氧化炉炉管的温度稳定在设定的氧化温度以后,以0.8slm的速率向炉管内通入氧化气体(O2)。同时以0.2slm的速率向炉管内通入氮气。
3)高温氮气处理
氧化氮化过程完成后,关闭氧化气体,以1.0slm的速率向炉管内通入N2,在纯N2氛围下,在1350℃温度下,退火60分钟。
4)高温惰性气体处理
高温氮化处理后关闭N2,在不含N2的Ar气氛围下,在1300℃温度下,继续进行退火处理60分钟。然后在不含N2的Ar气氛围下自然降温至室温,最后取出生长有栅介质SiO2的SiC外延片。
将得到的生长有栅介质SiO2的SiC外延片进行湿法腐蚀处理,通过HF溶液将SiO2介质的厚度腐蚀到3nm左右,然后对SiO2/SiC界面进行XPS(X-ray PhotoelectronSpectroscopy,X射线光电子能谱)测试。从测试结果可以观测到清晰的N元素的N 1s峰,如图4所示。这说明适量的N原子已经通过高温氮气处理引入到了SiO2/SiC界面处,起到了氮化钝化的作用。
同时,在生长完栅介质SiO2的SiC外延片上形成栅电极、背电极,制备SiC MOS电容。
I-V测试得到的SiO2栅介质击穿电场强度的累计失效统计如图5所示,可以看到90%以上的器件临界击穿电场强度达到了10MV/cm,接近SiO2介质的本征击穿。通过C-V测试,电导法提取的界面态密度分布如图6所示。其中,参照样品只进行了栅介质氧化工艺,没有进行任何其他处理。由图6可以观察到,实施例一中样品相比于参照样品,界面态密度显著下降。
采用本发明提供的氮化处理方法,可以将有效量的N原子引入SiO2/SiC界面,起到氮化钝化的作用;但又不至于在SiO2介质中引入过量的N原子从而对SiO2介质的击穿电场强度产生不良影响。
具体实施例二
1)SiC外延片清洗
将SiC MOSFET器件的SiC外延片通过RCA清洗工艺,使用SPM溶液、HF溶液、APM溶液和HPM溶液进行清洗,去除SiC外延片表面可能存在的有机物、颗粒和金属杂质等污染物。
2)SiC外延片氧化处理
将RCA清洗后的SiC外延片置于立式氧化炉中,升温至1350℃温度,升温速率为10℃/min,气体氛围为Ar,炉管内的压力为800mbar。
在氧化炉炉管的温度稳定在设定的氧化温度以后,以1.0slm的速率向炉管内通入氧化气体(O2和H2)。
3)高温氮气处理
氧化过程完成后,关闭氧化气体,以2.0slm的速率向炉管内通入N2,在纯N2氛围下,在1350℃温度下,退火60分钟。4)高温惰性气体处理
高温氮化处理后关闭N2,在不含N2的Ar气氛围下,在1350℃温度下,继续进行退火处理40分钟。然后在不含N2的Ar气氛围下自然降温至室温,最后取出生长有栅介质SiO2的SiC外延片。
在生长完栅介质SiO2的SiC外延片上形成栅电极、背电极,制备SiC MOS电容。
I-V测试得到的SiO2栅介质击穿电场强度的累计失效统计如图7所示,可以看到大部分介质的临界击穿电场介于8-10MV/cm,相比于实施例一稍差。通过C-V测试,电导法提取的界面态密度分布如图8所示。其中,参照样品只进行了栅介质氧化工艺,没有进行任何其他处理。由图8可以观察到,实施例二中样品相比于参照样品,界面态密度有明显改善,但也比实施例一稍差。
虽然本发明已作了详细描述,但对本领域技术人员来说,在本发明精神和范围内的修改将是显而易见的。此外,应当理解的是,本发明记载的各方面、不同具体实施方式的各部分、和列举的各种特征可被组合或全部或部分互换。在上述的各个具体实施方式中,那些参考另一个具体实施方式的实施方式可适当地与其它实施方式组合,这是将由本领域技术人员所能理解的。此外,本领域技术人员将会理解,前面的描述仅是示例的方式,并不旨在限制本发明。

Claims (11)

1.一种MOSFET器件氮化方法,包括使用含氮气气体对所述MOSFET器件进行氮化处理,所述含氮气气体含氮气80-100体积%,优选95-100体积%;优选所述氮化处理在1200-1500℃,优选1250-1450℃的温度下进行。
2.根据权利要求1所述的方法,其特征在于,所述氮化处理为以下操作中的任意一种:
a)在所述MOSFET器件的氧化处理过程中利用所述含氮气气体进行氮化;
b)在所述MOSFET器件的氧化处理之后利用所述含氮气气体进行氮化;
c)在所述MOSFET器件的氧化处理过程中和氧化处理之后均利用所述含氮气气体进行氮化;
优选c)。
3.根据权利要求2所述的方法,其特征在于,在所述氮化处理为a)或c)的情况下,所述含氮气气体与用于氧化处理的氧化气体的流量比为0.05-1:1,优选0.2-0.5:1。
4.根据权利要求3所述的方法,其特征在于,所述氧化处理在高温炉中进行,所述含氮气气体单独地或以与氧化气体的混合物形式通入高温炉中,优选所述含氮气气体以与氧化气体的混合物形式通入高温炉中,且所述混合物的通入速率为0.5-2slm。
5.根据权利要求2-4中任一项所述的方法,其特征在于,所述氧化处理为以O2为氧化气体的干氧氧化,或者以O2和H2为氧化气体的湿氧氧化;优选氧化处理在1200-1500℃的温度范围和500mbar到1000mbar的压力范围下进行。
6.根据权利要求2所述的方法,其特征在于,在所述氮化处理为b)或c)的情况下,在氧化处理之后,停止通入氧化气体,以0.5-2slm的速率通入含氮气气体,使所述MOSFET器件在所述含氮气气体中退火30-120分钟。
7.根据权利要求1-6中任一项所述的方法,其特征在于,所述方法还包括钝化处理步骤:在氧化处理和氮化处理之后,将所述MOSFET器件在惰性气体氛围下进行退火,然后在惰性气体氛围下降温;优选退火温度1200-1500℃,退火时间30-120分钟。
8.根据权利要求1-7中任一项所述的方法,其特征在于,所述方法还包括:在氧化处理之前,将制备所述MOSFET器件的晶圆进行清洗,优选通过RCA清洗法进行清洗;将清洗后的晶圆置于高温炉中,通入惰性气体使所述晶圆处于惰性气氛中;将高温炉以5-10℃/min的速率升温至氧化处理温度,然后通入氧化气体进行氧化处理。
9.根据权利要求1-8中任一项所述的方法,其特征在于,在所述MOSFET器件的氧化处理之前利用所述含氮气气体进行氮化。
10.根据权利要求1-9中任一项所述的方法,其特征在于,所述MOSFET器件为Si MOSFET器件或SiC MOSFET器件。
11.根据权利要求1-10中任一项所述的方法,其特征在于,所述方法中不实质使用NO、N2O和NH3气体。
CN201610786019.2A 2016-08-31 2016-08-31 一种mosfet器件氮化方法 Active CN107785270B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610786019.2A CN107785270B (zh) 2016-08-31 2016-08-31 一种mosfet器件氮化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610786019.2A CN107785270B (zh) 2016-08-31 2016-08-31 一种mosfet器件氮化方法

Publications (2)

Publication Number Publication Date
CN107785270A true CN107785270A (zh) 2018-03-09
CN107785270B CN107785270B (zh) 2021-05-07

Family

ID=61451043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610786019.2A Active CN107785270B (zh) 2016-08-31 2016-08-31 一种mosfet器件氮化方法

Country Status (1)

Country Link
CN (1) CN107785270B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298629A (en) * 1979-03-09 1981-11-03 Fujitsu Limited Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation
CN105185700A (zh) * 2015-08-11 2015-12-23 上海华力微电子有限公司 超薄栅氧的制备方法
CN105428223A (zh) * 2015-12-09 2016-03-23 西安电子科技大学 一种改善SiC/SiO2界面态密度的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298629A (en) * 1979-03-09 1981-11-03 Fujitsu Limited Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation
CN105185700A (zh) * 2015-08-11 2015-12-23 上海华力微电子有限公司 超薄栅氧的制备方法
CN105428223A (zh) * 2015-12-09 2016-03-23 西安电子科技大学 一种改善SiC/SiO2界面态密度的方法

Also Published As

Publication number Publication date
CN107785270B (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
KR100277005B1 (ko) 반도체 디바이스용 중수소 함유 막 형성방법,금속 산화막 반도체 전계효과 트랜지스터 디바이스 제조방법과 반도체 디바이스 형성방법
US6509283B1 (en) Thermal oxidation method utilizing atomic oxygen to reduce dangling bonds in silicon dioxide grown on silicon
US5891809A (en) Manufacturable dielectric formed using multiple oxidation and anneal steps
CA1141870A (en) Method for forming an insulating film on a semiconductor substrate surface
US8168547B2 (en) Manufacturing method of semiconductor device
EP0264774B1 (en) Improved post-oxidation anneal of silicon dioxide
KR101286309B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
JP3737277B2 (ja) 半導体デバイスを製造する方法
WO2003047000A1 (fr) Dispositif à semi-conducteur et procédé de fabrication
US11688812B2 (en) Semiconductor device with treated interfacial layer on silicon germanium
US20060278940A1 (en) Semiconductor device and manufacturing method thereof
EP1157415A1 (en) Silicon oxynitride film
US8217398B2 (en) Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
US7312139B2 (en) Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device
JP4590556B2 (ja) 半導体装置の製造方法
US20060273387A1 (en) Insulated gate-type semiconductor device and manufacturing method thereof
Ohmi Very high quality thin gate oxide formation technology
CN107785270A (zh) 一种mosfet器件氮化方法
CN100487877C (zh) 半导体器件的制造方法
US20040132316A1 (en) Ultra-thin gate dielectrics
JP4125952B2 (ja) 半導体装置の製造方法
Kar et al. Physics and Technology of High-k Materials 9
Tang et al. Study of the SiO 2/4H-SiC Interface Obtained by Oxidation of Nitrogen Doped Nanoscale Epitaxial Layer
Yamamoto et al. Phosphorus Atomic Layer Doping in Si Using PH3
JP2008283201A (ja) コールドウォール型熱処理炉および絶縁膜形成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200901

Address after: Room 309, semiconductor third line office building, Tianxin high tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant