CN107785238A - InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法 - Google Patents

InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法 Download PDF

Info

Publication number
CN107785238A
CN107785238A CN201710074260.7A CN201710074260A CN107785238A CN 107785238 A CN107785238 A CN 107785238A CN 201710074260 A CN201710074260 A CN 201710074260A CN 107785238 A CN107785238 A CN 107785238A
Authority
CN
China
Prior art keywords
layer
ingaas
substrate
laser
utilizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710074260.7A
Other languages
English (en)
Other versions
CN107785238B (zh
Inventor
蒋道福
宋建军
任远
宣荣喜
胡辉勇
舒斌
张鹤鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Publication of CN107785238A publication Critical patent/CN107785238A/zh
Application granted granted Critical
Publication of CN107785238B publication Critical patent/CN107785238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法。该方法包括：选取Si衬底；生长第一Ge籽晶层；生长第二Ge主体层；加热整个衬底，并利用激光工艺对整个衬底进行晶化，激光工艺参数：波长为808nm，光斑尺寸10mm×1mm，功率为1.5kW/cm2，移动速度为25mm/s；冷却后在Ge/Si虚衬底材料上生长InGaAs材料。本发明采用激光再晶化(Laser Re‑Crystallization，简称LRC)工艺可有效降低Ge/Si虚衬底的位错密度，提高后续生长的InGaAs材料质量。同时，激光再晶化工艺时间短、热预算低，可提升Si衬底上制备InGaAs材料整个工艺的效率。另外，InGaAs材料作为沟道的NMOS器件、InGaAs作为N沟道，Ge及应变GeSn作为P沟道的CMOS器件具有很高的电子和空穴迁移率，可显著提升晶体管的速度与频率特性，并降低电路整体的功耗。

Description

InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备 方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法。
背景技术
随着信息技术的发展，新的材料不断涌现和应用。Ⅲ-Ⅴ族化合物半导体材料，如InGaAs半导体，具有很多优点因而在现代电子学与光电子学方面具有非常大的应用价值：
（1）InGaAs的电子迁移率很高，目前国际上采用InGaAs沟道的NMOS器件的沟道迁移率（6000cm2/Vs）是Si-NMOS的10倍，并且最大饱和电流要比相同结构尺寸的Si-NMOS器件高2~3倍；
（2）InGaAs材料结合了GaAs的低漏电特性和InAs的高载流子传输特性，适宜作导电沟道；
（3）InGaAs随In的组分不同，其光谱响应的截至波长可在0.87—3.5μm范围内变化，量子效率高，抗辐照特性好，可作为短波红外探测材料；
（4）InGaAs材料稳定性好，可以利用多种先进的材料制备技术如液相外延（LPE）、气相外延（VPE）、金属有机化学气相淀积（MOCVD）、分子束外延（MBE）等制备。
为了制备高质量InGaAs，我们首先要找到合适的衬底。目前多数研究中使用的衬底为GaAs或InP，目的是缩小晶格失配。但这些衬底材料成本较高，不利于大量生产。Si单晶成本低廉，且机械强度和热性质好，因而适宜选作为衬底。但由于InGaAs与Si晶格失配大，将无法获得高质量的InGaAs。Ge虽与InGaAs的晶格失配相对较小，但与Si衬底相比，Ge衬底偏贵，且机械性能和热稳定性差。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法。
具体地，本发明一个实施例提出的一种基于Ge/Si衬底的InGaAs薄膜材料的制备方法法，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却所述整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层；
S108、720℃的条件下通入H2以去除Ge表面的氧化物；之后在650℃下，以H2为载气，采用三甲基铟(TMIn)、三甲基稼(TMGa)和砷烷(AsH3)为反应源，利用MOCVD工艺外延20nm的InGaAs材料。
本发明另一个实施例提出的一种InGaAs材料，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层及InGaAs层；其中，所述InGaAs材料由上述实施例所述的方法制备形成。
本发明另一个实施例提出的一种基于InGaAs材料作为沟道的NMOS器件的制备方法，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积100nm SiO2层；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却所述整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层；
S108、采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S109、利用CVD工艺在所述单晶Si衬底内淀积SiO2材料形成场氧化层；
S110、720℃的条件下在Ge衬底通入H2以去除Ge表面的氧化物；之后在650℃下，以H2为载气，采用三甲基铟(TMIn)、三甲基稼(TMGa)和砷烷(AsH3)为反应源，二乙基锌(DEZn)为P型掺杂剂，利用MOCVD工艺外延20nm的P型InGaAs材料；
S111、在250℃温度下，在所述InGaAs层表面采用原子层淀积工艺淀积厚度为3nmHfO2材料；
S112、利用电子束蒸发工艺淀积厚度为10nm的Ni材料；
S113、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成金属栅极；
S114、利用自对准工艺，向所述HfO2材料注入浓度为1017/cm3的N型杂质，在所述InGaAs层形成源漏区；
S115、在250℃氮气环境下利用快速热退火工艺激活所述源漏区中的杂质；
S116、采用硝酸和氢氟酸刻蚀所述源漏区表面上的所述HfO2材料；
S117、在整体衬底上生长PSG材料形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化；
S118、采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S118、利用电子束蒸发工艺淀积厚度为10 nm Ni，形成源漏接触；
S119、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S120、利用CVD工艺淀积厚度为20nm的SiN材料以形成隔离，最终形成所述基于InGaAs材料作为沟道的NMOS器件。
本发明另一个实施例提出的一种基于InGaAs材料作为沟道的NMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、InGaAs层、栅氧化层、金属栅极层；其中，所述NMOS器件由上述实施例所述的方法制备形成。
本发明又一个实施例提出的一种基于InGaAs材料作为沟道的CMOS器件，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积100nm SiO2层；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却所述整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层；
S108、采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S109、利用CVD工艺在所述单晶Si衬底内淀积SiO2材料形成场氧化层；
S110、在650℃温度下，在所述NMOS凹槽内在所述第二Ge主体层表面利用MOCVD工艺生长20nm的P型InGaAs层；
S111、在500~600°C温度下，利用减压CVD工艺生长在所述第二Ge主体层表面淀积厚度为20nm的N型Ge层；
S112、在250℃温度下，在所述P型InGaAs层和所述N型Ge层表面采用原子层淀积工艺淀积厚度为3nmHfO2材料；
S113、利用电子束蒸发工艺淀积厚度为10nm的Ni材料；
S114、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成NMOS金属栅极和PMOS金属栅极；
S115、利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质，在所述P型InGaAs层内形成NMOS源漏区；
S116、利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质，在所述N型Ge层内形成PMOS源漏区；
S117、在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区和所述PMOS源漏区中的杂质；
S118、采用硝酸和氢氟酸刻蚀所述NMOS源漏区和所述PMOS源漏区表面上的所述HfO2材料；
S119、在整体衬底上生长厚度为200nm的PSG材料形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化；
S120、采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S121、利用电子束蒸发工艺淀积厚度为10 nm Ni，形成NMOS源漏接触和PMOS源漏接触；
S122、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S123、利用CVD工艺淀积厚度为20nm的SiN材料以形成NMOS隔离和PMOS隔离，最终形成所述基于InGaAs材料作为沟道的CMOS器件。
本发明又一个实施例提出的一种基于InGaAs材料作为沟道的CMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、InGaAs层、栅氧化层、金属栅极层；其中，所述CMOS器件由上述实施例所述的方法制备形成。
本发明又一个实施例提出的一种基于InGaAs材料作为沟道的CMOS器件，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积100nm SiO2层；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层；
S107、采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、利用CVD工艺在所述单晶Si衬底内淀积SiO2材料形成场氧化层；
S109、在650℃温度下，以H2为载气，采用三甲基铟、三甲基稼和砷烷为反应源，二乙基锌为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在所述第二Ge主体层上外延20nm的InGaAs层；
S110、在所述InGaAs层表面通入等离子气体PH3，时间为1min，在所述InGaAs层表面生长钝化层；
S111、在所述NMOS凹槽内采用减压CVD工艺在所述所述第二Ge主体层上生长厚度为20nm的GeSn层；
S112、利用快速热氧化工艺在所述GeSn层表面生长厚度为2nm的GeSnO2界面层；
S113、在250℃温度下，在所述GeSn层和所述InGaAs层表面利用原子层淀积工艺淀积厚度为3nmHfO2材料；
S114、利用电子束蒸发工艺在所述HfO2材料表面淀积厚度为10nm的Ni材料；
S115、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成NMOS金属栅极和PMOS金属栅极；
S116、利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质，在所述InGaAs层内形成NMOS源漏区；
S117、利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质，在所述GeSn层内形成PMOS源漏区；
S118、在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区和所述PMOS源漏区中的杂质；
S119、采用硝酸和氢氟酸刻蚀所述NMOS源漏区和所述PMOS源漏区表面上的所述HfO2材料；
S120、在整体衬底上生长厚度为200nm的PSG材料形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化；
S121、采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S122、利用电子束蒸发工艺淀积厚度为10 nm Ni，形成NMOS源漏接触和PMOS源漏接触；
S123、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S124、利用CVD工艺淀积厚度为20nm的SiN材料以形成NMOS隔离和PMOS隔离，最终形成所述基于InGaAs材料作为沟道的CMOS器件。
本发明又一个实施例提出的一种基于InGaAs材料作为沟道的CMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、GeSn层、InGaAs层、栅氧化层、金属栅极层；其中，所述CMOS器件由上述实施例所述的方法制备形成。
本发明又一个实施例提出的一种InGaAs材料的制备方法，包括：
选取Si衬底；
在第一温度下，所述Ge衬底表面生长第一Ge籽晶层；
在第二温度下，在所述第一Ge籽晶层表面生长第二Ge主体层；
加热整个衬底，并利用激光工艺对整个衬底进行晶化，所述激光工艺的参数包括：激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
冷却形成Ge/Si虚衬底材料；
在所述Ge/Si虚衬底材料表面生长InGaAs材料。
在发明的一个实施例中，所述第一温度的范围为275°C~325°C；所述第二温度的范围为500℃~600℃。
在发明的一个实施例中，在所述第一Ge籽晶层表面生长第二Ge主体层之后，还包括：
在所述第二Ge主体层表面生长SiO2层；
相应地，冷却形成Ge/Si虚衬底材料，包括：
冷却包括所述SiO2层的整个衬底；
利用刻蚀工艺去除所述第二Ge主体层表面的所述SiO2层，形成所述Ge/Si虚衬底材料。
在本发明的一个实施例中，在所述Ge/Si虚衬底材料表面生长InGaAs材料，包括：
在650℃温度下，在所述第二Ge主体层表面利用MOCVD工艺生长所述InGaAs材料。
上述实施例，本发明采用激光再晶化(Laser Re-Crystallization，简称LRC)工艺可有效降低Ge/Si虚衬底的位错密度，进而可提高后续生长的InGaAs材料薄膜质量。同时，激光再晶化工艺时间短、热预算低，可提升Si衬底上InGaAs材料整个制程的工艺效率。另外，基于InGaAs材料作为沟道的NMOS器件、InGaAs作为N沟道，Ge作为P沟道的CMOS器件具有很高的空穴和电子迁移率，可显著提升晶体管的速度与频率特性，并降低电路整体的功耗。
具体有益效果如下：
1）本发明采用的激光晶化工艺具有选择性高，控制精度高，晶化速度快，工艺步骤简单，工艺周期短，热预算低等优点；
2) 本发明通过连续激光辅助晶化Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度和表面粗糙度；
3）InGaAs具有很高的电子迁移率，可显著提升晶体管的速度与频率特性，并降低电路整体的功耗；
4）InGaAs作为NMOS沟道材料，克服了Ge作为NMOS沟道材料时栅极高K界面性能差、难以形成重掺杂浅结、接触电阻率等弱点；
5）利用Ge/Si虚衬底，保持了与Si工艺的兼容性。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种InGaAs材料的工艺流程图；
图2为本发明实施例提供的一种激光晶化工艺的示意图；
图3为本发明实施例提供的一种激光晶化装置的结构示意图；
图4a-图4e为本发明实施例提供的一种InGaAs材料的工艺示意图；
图5a-图5t为本发明实施例提供的一种基于InGaAs材料作为沟道的NMOS器件的工艺示意图；
图6a-图6V为本发明实施例提供的一种基于InGaAs材料作为沟道的CMOS器件的工艺示意图；
图7a-图7x为本发明实施例提供的一种应变GeSn CMOS器件制备工艺的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例提供的一种InGaAs材料的工艺流程图。该方法包括如下步骤：
步骤a、选取Si衬底；
步骤b、在第一温度下，所述Ge衬底表面生长第一Ge籽晶层；
步骤c、在第二温度下，在所述第一Ge籽晶层表面生长第二Ge主体层；
步骤d、加热整个衬底，并利用激光工艺对整个衬底进行晶化，所述激光工艺的参数包括：激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
步骤e、冷却形成所述Ge/Si虚衬底材料；
步骤f、在所述Ge/Si虚衬底材料表面生长InGaAs材料。
其中，步骤b和步骤c中，所述第一温度小于所述第二温度。进一步地，所述第一温度的范围为275°C~325°C；所述第二温度的范围为500℃~600℃。
可选地，在步骤c之后，还可以包括：
步骤x、在所述第二Ge主体层表面生长SiO2层；
相应地，步骤e可以包括：
步骤e1、冷却包括所述SiO2层的整个衬底；
步骤e2、利用刻蚀工艺去除所述第二Ge主体层表面的所述SiO2层，形成所述Ge/Si虚衬底材料。
其中，所述Ge衬底表面生长第一Ge籽晶层及在所述第一Ge籽晶层表面生长第二Ge主体层中，所述生长工艺可以为CVD工艺或者磁控溅射工艺。
另外，加热整个衬底的温度为700℃。
另外，步骤f可以包括：
在650℃温度下，在所述第二Ge主体层表面利用MOCVD工艺生长所述InGaAs材料。其中，In的组分可以为0.65，Ga的组分可以为0.35，即InGaAs材料为In0.65Ga0.35As。
另外，所述激光工艺使用的设备为808nm半导体激光器。
本发明的工作原理及有益效果具体为：
Si衬底上制备弛豫Ge缓冲层相对成熟，也是最常见的方法是两步生长法。该方法先低温外延一薄层Ge，抑制由于大的晶格失配引起的岛状生长。之后再高温生长主体Ge外延层。与传统渐变缓冲层生长方法相比，该方法减小了渐变层厚度，并且使得Ge外延层表面粗糙度显著降低。
但是，两步生长法仍然无法解决Ge外延层中大量螺位错的出现，所以还常需要结合循环退火工艺以减小Ge外延层螺位错密度。然而，循环退火工艺只适用于几个微米厚度的Ge外延层，对于薄Ge外延层来说，会出现Si-Ge互扩问题。另外，循环退火工艺的引入在减小位错密度的同时，还会导致Ge/Si缓冲层表面粗糙度的增加。同时，该方法还存在工艺周期长，热预算高等缺点。
难以获得低位错密度Ge/Si虚衬底的本质是由于Si与Ge之间的失配位错大，界面位错缺陷在外延层逐渐增厚的过程中，会纵向延伸至Ge的表面，进而导致Ge/Si虚衬底晶体质量降低。因此，为了消除纵向外延产生的位错缺陷，可采用Ge/Si快速热融化再结晶的方法，横向释放Ge与Si之间的位错失配，进而高质量的Ge/Si虚衬底为InGaAs材料的生长提供了有利条件。
为此，请参见图2，图2为本发明实施例提供的一种激光晶化工艺的示意图。先用磁控溅射工艺或者CVD工艺经两步法形成薄的Ge外延层，再用连续激光晶化横向释放Ge与Si之间的位错失配，从而减少外延层中由于晶格失配引起的位错，制备出品质优良的Ge/Si虚衬底。
请参见图3，图3为本发明实施例提供的一种激光晶化装置的结构示意图；本发明的激光晶化过程可以使用808nm半导体激光器，装置如图3所示。激光通过全反射棱镜照向样品台，并通过凸透镜聚焦到样品上，从而防止了在受热过程中薄膜融化后的液体受重力影响而流动对结晶产生的影响。激光晶化时，步进电机带动样品台移动，使样品逐块晶化。
利用激光再晶化LRC技术辅助制备高质量虚Ge衬底，要求激光作用下虚Ge层温度至少达到熔点，且尽量靠近烧熔点，达到理想晶化的近完全熔融状态，保证Ge晶粒的后续完美结晶。同时，外延层下面的Si衬底层不能达到熔点，保证了激光晶化对衬底不产生影响。因此，确定合理的激光晶化相关工艺参数(如激光功率密度、移动速度等)，控制外延层温度分布，将是该工艺成败的关键。
本实施例，通过上述加工工艺，至少具备如下优点：
1）本发明通过连续激光辅助晶化制备Ge/Si虚衬底，可有效降低Ge/Si虚衬底的位错密度，进而可提高后续生长的InGaAs材料质量；
2）本发明所采用激光再晶化工艺具有晶化时间短、热预算低的优点，可提升Si衬底上InGaAs材料整个制程的工艺效率。
另外，需要强调说明的是，本发明的激光再晶化(Laser Re-Crystallization,简称LRC)工艺与激光退火(laser annealing)工艺有显著区别。激光退火工艺，属于热退火工艺范畴。其采用激光作为热源，仅对半导体进行加热处理，未产生相变过程。而本发明激光再晶化工艺处理过程中，半导体材料会发生两次相变--熔融液化而后
再固相结晶。因而，此二者工艺在本质上有显著的区别。
实施例二
请参见图4a-图4e，图4a-图4e为本发明实施例提供的一种InGaAs材料的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的InGaAs材料的工艺流程进行介绍。该方法包括：
S101、衬底选取。如图4a所示，选取一定厚度的单晶硅(Si)衬底片001为初始材料；
S102、外延层生长。如图4b所示，在275℃~325℃下在Si衬底上利用化学气相沉淀外延生长厚度为40-50nm的第一Ge籽晶层；在500℃~600℃下，再利用化学气相沉淀在上述Ge层上外延生长厚度为150~250nm的第二Ge主体层002；
S103、保护层的制备。如图4c所示，利用化学气相淀积(CVD)的方法在表面淀积150nm的二氧化硅(SiO2)003；
S104、外延层的晶化。在图4c的基础上先将材料加热至700℃，然后连续激光晶化带有SiO2氧化层的Ge/Si虚衬底，其中激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，而后使材料自然冷却。连续激光晶化使得Ge外延层的位错密度大大降低；
S105、保护层的刻蚀。如图4d所示，利用干法刻蚀工艺刻蚀图4c中的SiO2氧化层003，得到高质量的Ge/Si虚衬底；
S106、InGaAs材料的生长。如图4e所示，在720℃的条件下通入H2以去除Ge表面的氧化物；之后在650℃下，以H2为载气，采用三甲基铟(TMIn)、三甲基稼(TMGa)和砷烷(AsH3)为反应源，二乙基锌(DEZn)为P型掺杂剂，利用MOCVD工艺在第二Ge主体层上外延20nm的InGaAs材料004。
实施例三
请参见图5a-图5t，图5a-图5t为本发明实施例提供的一种基于InGaAs材料作为沟道的NMOS器件的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的基于InGaAs材料作为沟道的NMOS器件的工艺流程进行介绍。该方法包括：
S101、如图5a，选取单晶Si衬底101；
S102、如图5b，在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层102；
S103、如图5c，在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层102(需要说明的是，图中为了方便查看将第一Ge籽晶层和第二Ge主体层合为一层，总体命名编号为102)；
S104、如图5d，利用CVD工艺在所述第二Ge主体层102表面上淀积100nm SiO2层103；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、如图5e，利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层104；
S107、如图5f，采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、如图5g，利用CVD工艺在所述单晶Si衬底内淀积SiO2材料105形成场氧化层；
S109110、InGaAs外延层生长。如图5h，在720℃的条件下通入H2以去除Ge表面的氧化物；之后在650℃下，以H2为载气，采用三甲基铟(TMIn)、三甲基稼(TMGa)和砷烷(AsH3)为反应源，二乙基锌(DEZn)为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在第二Ge主体层上外延20nm的P型InGaAs层106。
S110、氧化铪（HfO2）淀积。如图5i，在250℃温度下，在所述InGaAs层表面采用原子层淀积工艺淀积厚度为3nm HfO2材料107。
S111、淀积栅极金属。如图5j，利用电子束蒸发工艺淀积厚度为10nm的Ni材料108。
S112、刻蚀栅金属。如图5k，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成金属栅极。
S113、离子注入。如图5l，利用自对准工艺，向所述HfO2材料107注入浓度为1017/cm3的N型杂质。
S114、退火。如图5m，在250℃氮气环境下利用快速热退火工艺激活所述源漏区中的杂质，在所述InGaAs层形成源漏区109。
S115、氧化层刻蚀。如图5n，采用硝酸和氢氟酸刻蚀所述源漏区表面上的所述HfO2材料107。
S116、淀积PSG。如图5o，在整体衬底上生长PSG材料110形成隔离材料，如图5p，并在200℃氮气环境下回流1min，达到平坦化。
S117、刻蚀PSG。如图5q，采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔。
S118、淀积金属。如图5r，利用电子束蒸发工艺淀积厚度为10 nm Ni 111，形成源漏接触；
S119、刻蚀金属。如图5s，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni 111；
S120、淀积氮化硅。如图5t，利用CVD工艺淀积厚度为20nm的SiN材料112以形成隔离，最终形成所述基于InGaAs材料作为沟道的NMOS器件。
另外，本实施例还提供了一种基于InGaAs材料作为沟道的NMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、InGaAs层、栅氧化层、金属栅极层；其中，所述NMOS器件由上述实施例所述的方法制备形成。
实施例四
请参见图6a-图6V，图6a-图6V为本发明实施例提供的一种基于InGaAs材料作为沟道的CMOS器件的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的基于InGaAs材料作为沟道的CMOS器件的工艺流程进行介绍。该方法包括：
S101、如图6a，选取单晶Si衬底101；
S102、如图6b，在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层102；
S103、如图6c，在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层102(需要说明的是，图中为了方便查看将第一Ge籽晶层和第二Ge主体层合为一层，总体命名编号为102)；
S104、如图6d，利用CVD工艺在所述第二Ge主体层102表面上淀积100nm SiO2层103；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、如图6e，利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层104；
S107、如图6f，采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、如图6g，利用CVD工艺在所述单晶Si衬底内淀积SiO2材料105形成场氧化层；
S109、InGaAs外延层生长。如图6h，在720℃的条件下通入H2以去除Ge表面的氧化物；之后在650℃下，以H2为载气，采用三甲基铟(TMIn)、三甲基稼(TMGa)和砷烷(AsH3)为反应源，二乙基锌(DEZn)为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在第二Ge主体层上103外延20nm的P型InGaAs层106。
S110、Ge外延层生长。如图6i，在500~600°C温度下，利用减压CVD工艺生长在所述第二Ge主体层103表面淀积厚度为20nm的N型Ge层107。
S111、氧化铪（HfO2）淀积。如图6j，在250℃温度下，在所述P型
层106和所述N型Ge层107表面采用原子层淀积工艺淀积厚度为3nm HfO2材料108。
S112、淀积栅极金属。如图6k，利用电子束蒸发工艺淀积厚度为10nm的Ni材料109。
S113、刻蚀栅金属。如图6l，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料109形成NMOS金属栅极和PMOS金属栅极。
S114、离子注入。如图6m，利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质。
S115、如图6n，利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质。
S116、退火。如图6o，在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区和所述PMOS源漏区中的杂质，在所述P型InGaAs层106内形成NMOS源漏区110，在所述N型Ge层107内形成PMOS源漏区111。
S117、氧化层刻蚀。如图6p，采用硝酸和氢氟酸刻蚀所述NMOS源漏区110和所述PMOS源漏区111表面上的所述HfO2材料108。
S118、淀积PSG。如图6q，在整体衬底上生长厚度为200nm的PSG材料112形成隔离材料，如图6r，并在200℃氮气环境下回流1min，达到平坦化。
S119、刻蚀PSG。如图6s，采用硝酸和氢氟酸刻蚀所述PSG材料112形成源漏接触孔。
S120、淀积金属。如图6t，利用电子束蒸发工艺淀积厚度为10 nm Ni 113，形成NMOS源漏接触和PMOS源漏接触。
S121、刻蚀金属。如图6u，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni 113。
S122、淀积氮化硅。如图6v，利用CVD工艺淀积厚度为20nm的SiN材料114以形成NMOS隔离和PMOS隔离，最终形成所述基于InGaAs材料作为沟道的CMOS器件。
另外，本实施例还提供了一种基于InGaAs材料作为沟道的CMOS器件，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、InGaAs层、栅氧化层、金属栅极层；其中，所述CMOS器件由上述实施例所述的方法制备形成。
实施例五
请参见图7a-图7x，图7a-图7x为本发明实施例提供的一种应变GeSn CMOS器件制备工艺的工艺示意图，该方法包括：
S101、如图7a，选取单晶Si衬底101；
S102、如图7b，在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层102；
S103、如图7c，在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层102(需要说明的是，图中为了方便查看将第一Ge籽晶层和第二Ge主体层合为一层，总体命名编号为102)；
S104、如图7d，利用CVD工艺在所述第二Ge主体层102表面上淀积100nm SiO2层103；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、如图7e，利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层104；
S107、如图7f，采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、如图7g，利用CVD工艺在所述单晶Si衬底内淀积SiO2材料105形成场氧化层；
S109、如图7h，在650℃温度下，以H2为载气，采用三甲基铟、三甲基稼和砷烷为反应源，二乙基锌为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在所述第二Ge主体层上外延20nm的InGaAs层106；
S110、如图7i，在所述InGaAs层表面通入等离子气体PH3，时间为1min，在所述InGaAs层表面生长钝化层107；
S111、如图7j，在所述PMOS凹槽内采用MOCVD工艺在所述所述第二Ge主体层上生长厚度为20nm的GeSn层108；
S112、如图7k，利用快速热氧化工艺在所述GeSn层表面生长厚度为2nm的GeSnO2界面层109；
S113、如图7l，在250℃温度下，在所述GeSn层和所述InGaAs层表面利用原子层淀积工艺淀积厚度为3nmHfO2材料110；
S114、如图7m，利用电子束蒸发工艺在所述HfO2材料110表面淀积厚度为10nm的Ni材料111；
S115、如图7n，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成NMOS金属栅极和PMOS金属栅极；
S116、如图7o，利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质，在所述InGaAs层内形成NMOS源漏区；
S117、如图7p，利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质，在所述GeSn层内形成PMOS源漏区；
S118、如图7q，在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区112和所述PMOS源漏区113中的杂质；
S119、如图7r，采用硝酸和氢氟酸刻蚀所述NMOS源漏区和所述PMOS源漏区表面上的所述HfO2材料110；
S120、如图7s，在整体衬底上生长厚度为200nm的PSG材料114形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化，如图6t；
S121、如图7u，采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S122、如图7v，利用电子束蒸发工艺淀积厚度为10 nm Ni 115，形成NMOS源漏接触和PMOS源漏接触；
S123、如图7w，采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S124、如图7x，利用CVD工艺淀积厚度为20nm的SiN材料116以形成NMOS隔离和PMOS隔离，最终形成所述基于InGaAs材料作为沟道的CMOS器件。
综上所述，本文中应用了具体个例对本发明InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种InGaAs材料的制备方法，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述单晶Si衬底上生长40~50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150~250nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层；
S105、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却所述整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层；
S108、在720℃的条件下通入H2以去除Ge表面的氧化物；之后在650℃下，以H2为载气，采用三甲基铟(TMIn)、三甲基稼(TMGa)和砷烷(AsH3)为反应源，利用MOCVD工艺在第二Ge主体层上外延20nm的InGaAs材料。
2.一种InGaAs材料，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层及InGaAs层；其中，所述InGaAs材料由权利要求1所述的方法制备形成。
3.一种基于InGaAs材料作为沟道的NMOS器件的制备方法，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积100nm SiO2层；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、自然冷却所述整个衬底材料；
S107、利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层；
S108、采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S109、利用CVD工艺在所述单晶Si衬底内淀积SiO2材料形成场氧化层；
S110、在720℃的条件下通入H2以去除Ge表面的氧化物；之后在650℃下，以H2为载气，采用三甲基铟(TMIn)、三甲基稼(TMGa)和砷烷(AsH3)为反应源，二乙基锌(DEZn)为P型掺杂剂，利用MOCVD工艺在第二Ge主体层上外延20nm的P型InGaAs材料；
S111、在250℃温度下，在所述InGaAs层表面采用原子层淀积工艺淀积厚度为3nmHfO2材料；
S112、利用电子束蒸发工艺淀积厚度为10nm的Ni材料；
S113、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成金属栅极；
S114、利用自对准工艺，向所述HfO2材料注入浓度为1017/cm3的N型杂质，在所述InGaAs层形成源漏区；
S115、在250℃氮气环境下利用快速热退火工艺激活所述源漏区中的杂质；
S116、采用硝酸和氢氟酸刻蚀所述源漏区表面上的所述HfO2材料；
S117、在整体衬底上生长PSG材料形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化；
S118、采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S118、利用电子束蒸发工艺淀积厚度为10 nm Ni，形成源漏接触；
S119、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S120、利用CVD工艺淀积厚度为20nm的SiN材料以形成隔离，最终形成所述基于InGaAs材料作为沟道的NMOS器件。
4.一种基于InGaAs材料作为沟道的NMOS器件，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、InGaAs层、栅氧化层、金属栅极层；其中，所述NMOS器件由权利要求3所述的方法制备形成。
5.一种基于InGaAs材料作为沟道的CMOS器件，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积100nm SiO2层；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层；
S107、采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、利用CVD工艺在所述单晶Si衬底内淀积SiO2材料形成场氧化层；
S109、利用干法刻蚀工艺刻蚀所述SiO2层；
S110、在720℃的条件下通入H2以去除Ge表面的氧化物；之后在650℃下，以H2为载气，采用三甲基铟(TMIn)、三甲基稼(TMGa)和砷烷(AsH3)为反应源，二乙基锌(DEZn)为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在第二Ge主体层上外延20nm的P型InGaAs材料；
S111、在500~600°C温度下，利用减压CVD工艺生长在所述第二Ge主体层表面淀积厚度为20nm的N型Ge层；
S112、在250℃温度下，在所述P型InGaAs层和所述N型Ge层表面采用原子层淀积工艺淀积厚度为3nmHfO2材料；
S113、利用电子束蒸发工艺淀积厚度为10nm的Ni材料；
S114、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成NMOS金属栅极和PMOS金属栅极；
S115、利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质，在所述P型InGaAs层内形成NMOS源漏区；
S116、利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质，在所述N型Ge层内形成PMOS源漏区；
S117、在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区和所述PMOS源漏区中的杂质；
S118、采用硝酸和氢氟酸刻蚀所述NMOS源漏区和所述PMOS源漏区表面上的所述HfO2材料；
S119、在整体衬底上生长厚度为200nm的PSG材料形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化；
S120、采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S121、利用电子束蒸发工艺淀积厚度为10 nm Ni，形成NMOS源漏接触和PMOS源漏接触；
S122、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S123、利用CVD工艺淀积厚度为20nm的SiN材料以形成NMOS隔离和PMOS隔离，最终形成所述基于InGaAs材料作为沟道的CMOS器件。
6.一种基于InGaAs材料作为沟道的CMOS器件，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、InGaAs层、栅氧化层、金属栅极层；其中，所述CMOS器件由权利要求5所述的方法制备形成。
7.一种基于InGaAs材料作为沟道的CMOS器件的制备方法，其特征在于，包括：
S101、选取单晶Si衬底；
S102、在275°C~325°C温度下，利用CVD工艺在所述生长50nm的第一Ge籽晶层；
S103、在500°C~600°C温度下，利用CVD工艺在在所述第一Ge籽晶层表面生长150nm的第二Ge主体层；
S104、利用CVD工艺在所述第二Ge主体层表面上淀积100nm SiO2层；
S105、将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
S106、利用干法刻蚀工艺刻蚀所述SiO2层，形成晶化后的Ge层；
S107、采用硝酸和氢氟酸刻蚀所述Ge/Si衬底形成深度为200nm的凹槽；
S108、利用CVD工艺在所述单晶Si衬底内淀积SiO2材料形成场氧化层；
S109、在650℃温度下，以H2为载气，采用三甲基铟、三甲基稼和砷烷为反应源，二乙基锌为P型掺杂剂，在所述NMOS凹槽内利用MOCVD工艺在所述第二Ge主体层上外延20nm的InGaAs层；
S110、在所述InGaAs层表面通入等离子气体PH3，时间为1min，在所述InGaAs层表面生长钝化层；
S111、在所述PMOS凹槽内采用减压CVD工艺在所述所述第二Ge主体层上生长厚度为20nm的GeSn层；
S112、利用快速热氧化工艺在所述GeSn层表面生长厚度为2nm的GeSnO2界面层；
S113、在250℃温度下，在所述GeSn层和所述InGaAs层表面利用原子层淀积工艺淀积厚度为3nmHfO2材料；
S114、利用电子束蒸发工艺在所述HfO2材料表面淀积厚度为10nm的Ni材料；
S115、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分Ni材料形成NMOS金属栅极和PMOS金属栅极；
S116、利用自对准工艺，向所述NMOS凹槽表面注入浓度为1017/cm3的N型杂质，在所述InGaAs层内形成NMOS源漏区；
S117、利用自对准工艺，向所述PMOS凹槽表面注入浓度为1017/cm3的P型杂质，在所述GeSn层内形成PMOS源漏区；
S118、在250℃氮气环境下利用快速热退火工艺激活所述NMOS源漏区和所述PMOS源漏区中的杂质；
S119、采用硝酸和氢氟酸刻蚀所述NMOS源漏区和所述PMOS源漏区表面上的所述HfO2材料；
S120、在整体衬底上生长厚度为200nm的PSG材料形成隔离材料，并在200℃氮气环境下回流1min，达到平坦化；
S121、采用硝酸和氢氟酸刻蚀所述PSG材料形成源漏接触孔；
S122、利用电子束蒸发工艺淀积厚度为10 nm Ni，形成NMOS源漏接触和PMOS源漏接触；
S123、采用浓度为96%的浓硫酸利用选择性湿法工艺去除部分区域的的Ni；
S124、利用CVD工艺淀积厚度为20nm的SiN材料以形成NMOS隔离和PMOS隔离，最终形成所述基于InGaAs材料作为沟道的CMOS器件。
8.一种基于InGaAs材料作为沟道的CMOS器件，其特征在于，包括：单晶Si衬底、第一Ge籽晶层、第二Ge主体层、GeSn层、InGaAs层、栅氧化层、金属栅极层；其中，所述CMOS器件由权利要求7所述的方法制备形成。
9.一种InGaAs材料的制备方法，其特征在于，包括：
选取Si衬底；
在第一温度下，所述Ge衬底表面生长第一Ge籽晶层；
在第二温度下，在所述第一Ge籽晶层表面生长第二Ge主体层；
加热整个衬底，并利用激光工艺对整个衬底进行晶化，所述激光工艺的参数包括：激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s；
冷却形成Ge/Si虚衬底材料；
在所述Ge/Si虚衬底材料表面生长InGaAs材料。
10.如权利要求9所述的方法，其特征在于，在所述第一Ge籽晶层表面生长第二Ge主体层之后，还包括：
在所述第二Ge主体层表面生长SiO2层；
相应地，冷却形成Ge/Si虚衬底材料，包括：
冷却包括所述SiO2层的整个衬底；
利用刻蚀工艺去除所述第二Ge主体层表面的所述SiO2层，形成所述Ge/Si虚衬底材料。
CN201710074260.7A 2016-08-25 2017-02-10 InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法 Active CN107785238B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2016107277368 2016-08-25
CN201610727736 2016-08-25

Publications (2)

Publication Number Publication Date
CN107785238A true CN107785238A (zh) 2018-03-09
CN107785238B CN107785238B (zh) 2020-07-24

Family

ID=61437649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710074260.7A Active CN107785238B (zh) 2016-08-25 2017-02-10 InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107785238B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372356B1 (en) * 1998-06-04 2002-04-16 Xerox Corporation Compliant substrates for growing lattice mismatched films
US20020072140A1 (en) * 2000-12-08 2002-06-13 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US20110129959A1 (en) * 2009-11-30 2011-06-02 Applied Materials, Inc. Crystallization processing for semiconductor applications
CN102790084A (zh) * 2011-05-16 2012-11-21 中国科学院上海微系统与信息技术研究所 锗和iii-v混合共平面的soi半导体结构及其制备方法
CN104465756A (zh) * 2013-09-12 2015-03-25 台湾积体电路制造股份有限公司 MOSFET源极/漏极区中的δ掺杂层
US20160211649A1 (en) * 2011-08-12 2016-07-21 Acorn Technologies, Inc. Tensile strained semiconductor photon emission and detection devices and integrated photonics system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372356B1 (en) * 1998-06-04 2002-04-16 Xerox Corporation Compliant substrates for growing lattice mismatched films
US20020072140A1 (en) * 2000-12-08 2002-06-13 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US20110129959A1 (en) * 2009-11-30 2011-06-02 Applied Materials, Inc. Crystallization processing for semiconductor applications
CN102790084A (zh) * 2011-05-16 2012-11-21 中国科学院上海微系统与信息技术研究所 锗和iii-v混合共平面的soi半导体结构及其制备方法
US20160211649A1 (en) * 2011-08-12 2016-07-21 Acorn Technologies, Inc. Tensile strained semiconductor photon emission and detection devices and integrated photonics system
CN104465756A (zh) * 2013-09-12 2015-03-25 台湾积体电路制造股份有限公司 MOSFET源极/漏极区中的δ掺杂层

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄志伟等: "《激光退火改善Si上外延Ge晶体质量》", 《第十一届硅基光电子材料及器件研讨会》 *

Also Published As

Publication number Publication date
CN107785238B (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
JP6405325B2 (ja) 半導体構造のドープ方法
JP5601595B2 (ja) シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
US9716004B2 (en) Crystal laminate structure and method for producing same
KR20190021154A (ko) 도핑된 게르마늄 주석 반도체 증착 방법 및 관련된 반도체 소자 구조
CN102386246B (zh) 一种p型导电氧化锌薄膜材料及制备方法
Brunco et al. Germanium: The past and possibly a future material for microelectronics
US6806158B2 (en) Mixed crystal layer growing method and device, and semiconductor device
Abedin et al. Epitaxial growth of Ge strain relaxed buffer on Si with low threading dislocation density
CN107785238B (zh) InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法
CN107818978B (zh) 应变GeSn NMOS器件及其制备方法
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
CN103794644A (zh) 一种磷化铟基双异质结双极晶体管结构及制备方法
JP2848404B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法
US9985159B2 (en) Passivated contact formation using ion implantation
JP3592922B2 (ja) 化合物半導体基板
JPH11163399A (ja) 化合物半導体基板
Pangal et al. Thin-film transistors in polycrystalline silicon by blanket and local source/drain hydrogen plasma-seeded crystallization
WO2017023514A1 (en) Structure for relaxed sige buffers including method and apparatus for forming
Duffy et al. Processing of germanium for integrated circuits
JP2705374B2 (ja) Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法
Gonzatti et al. Plasma Implantation Technology for Upcoming Ultra Shallow and Highly Doped Fully Depleted Silicon On Insulator Transistors
Lee et al. Highly manufacturable silicon vertical diode switches for new memories using selective epitaxial growth with batch-type equipment
CN117286583A (zh) 一种基于掺杂形核层的锗锡化合物材料生长方法
CN107359122A (zh) Mn掺杂异质结自旋场效应晶体管的制备方法
JPS634608A (ja) 半導体薄膜製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant