CN107768297B - 半导体结构的转移方法 - Google Patents

半导体结构的转移方法 Download PDF

Info

Publication number
CN107768297B
CN107768297B CN201710701036.6A CN201710701036A CN107768297B CN 107768297 B CN107768297 B CN 107768297B CN 201710701036 A CN201710701036 A CN 201710701036A CN 107768297 B CN107768297 B CN 107768297B
Authority
CN
China
Prior art keywords
semiconductor structure
adhesive layer
transferring
electromagnetic wave
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710701036.6A
Other languages
English (en)
Other versions
CN107768297A (zh
Inventor
陈立宜
李欣薇
林师勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/238,706 external-priority patent/US9722134B1/en
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of CN107768297A publication Critical patent/CN107768297A/zh
Application granted granted Critical
Publication of CN107768297B publication Critical patent/CN107768297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种半导体结构的转移方法，包含以下步骤。首先，在承载基板上涂布粘着层。接着，在粘着层上设置半导体结构，其中粘着层在配置之后包含粘着剂成分及界面活性剂成分。半导体结构包含主体及底部电极，底部电极在设置后位于主体及粘着层之间。然后，朝粘着层照射至少一个电磁波，以降低粘着层对半导体结构的粘着力，但仍维持该半导体结构于该粘着层上的位置在可控制的范围内。其中承载基板、半导体结构及底部电极在紫外线与红外线之间具有通带。最后，在粘着层的粘着力降低后，将半导体结构自粘着层转移至接收基板。本发明的半导体结构的转移方法通过照射电磁波以降低粘着层的粘着力，使转移更容易。

Description

半导体结构的转移方法
技术领域
本发明是关于一种在成长基板及接收基板之间转移至少一个半导体结构的方法
背景技术
电子封装技术正朝向进一步地缩小迈进，其中微型元件封装已成为当今的重要领域，任何技术上的改进皆为众所盼望。
发明内容
传统转移微型元件的方法是通过基板接合(Wafer Bonding)将微型元件自转移基板转移至接收基板。转移方法的其中一种实施方法为直接转移，也就是直接将微型元件阵列自转移基板接合至接收基板，之后再将转移基板移除。另一种实施方法为“间接转移”。此方法包含两次接合/剥离的步骤。在间接转移中，转置头可将位于中间承载基板上的部分微型元件阵列拾起，然后再将微型元件阵列接合至接收基板，接着再把转置头移除。
本发明的目的在于提供一种通过照射电磁波以降低粘着层的粘着力，使转移更容易的半导体结构的转移方法。
依照本发明一些实施例，提供至少一个半导体结构的转移方法。此方法包含：在承载基板上涂布粘着层。在该粘着层上设置半导体结构，使得半导体结构暂时粘附于粘着层上，其中粘着层至少在前述设置后包含至少一种粘着剂成分及至少一种界面活性剂成分。半导体结构包含主体及底部电极，底部电极在前述设置后位于主体及粘着层之间。朝粘着层照射至少一个第一电磁波，以降低粘着层对半导体结构的粘着力，但仍维持半导体结构于粘着层上的位置在可控制的范围内，其中承载基板及主体和底部电极的组合中的至少一个在紫外线与红外线之间具有通带。接着，在粘着层的粘着力降低后，将半导体结构自粘着层转移至接收基板。
本发明上述实施方式通过照射至少一个电磁波，以降低粘着层对半导体结构的粘着力。于此同时，暂时粘附于粘着层上的半导体结构的位置，在进行工艺时将会维持在可控制的范围内，因此在粘着层的粘着力降低后，可轻易将半导体结构自粘着层转移至接收基板。
附图说明
通过参照附图阅读以下对实施例的详细描述，可以更全面地理解本发明：
图1至图4及图6A至图9绘示依照本发明一实施例的至少一个半导体结构的转移方法的中间步骤的剖面示意图。
图5绘示依照本发明一实施例的经切割工艺的半导体结构及粘着层的放大剖面示意图。
图10及图11绘示依照本发明另一实施例的半导体结构的转移方法的中间步骤的剖面示意图。
图12绘示依照本发明另一实施例的半导体结构的转移方法的中间步骤的剖面示意图。
图13绘示依照本发明另一实施例的半导体结构的转移方法的中间步骤的剖面示意图。
图14A绘示依照本发明一实施例的半导体结构的转移方法中当转置头将要接触半导体结构的中间步骤的剖面示意图。
图14B绘示依照本发明一实施例的半导体结构的转移方法中当转置头接触半导体结构的中间步骤的剖面示意图。
图15A绘示依照本发明一实施例的半导体结构的转移方法中当转置头将要接触半导体结构的中间步骤的剖面示意图。
图15B绘示依照本发明一实施例的半导体结构的转移方法中当转置头接触半导体结构的中间步骤的剖面示意图。
图16A至图16I绘示依照本发明一些实施例的照射电磁波的时间段的时间示意图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1至图4及图6A至图9是根据本发明的一些实施例的至少一个半导体结构的转移方法的中间步骤的剖面示意图。如图1所绘示，制造者可在成长基板510上形成半导体结构400。半导体结构400为尚未进行晶片切割工艺的半导体结构。
接着，如图2所绘示，制造者可在承载基板110上涂布粘着层120。将半导体结构400与成长基板510接触粘着层120，使得半导体结构400暂时粘附于粘着层120上。
在一些实施例中，承载基板110的材料可由玻璃、聚碳酸酯(Polycarbonate，PC)、透明塑料、熔融硅石、蓝宝石、透明陶瓷，或其任意组合所组成。
具体而言，粘着层120至少在将半导体结构400设置在粘着层120上之后包含至少一种粘着剂成分及至少一种界面活性剂成分。在一些实施例中，在将粘着层120涂布到承载基板110之前，将界面活性剂成分与粘着剂成分混合。本发明的实施例不限于此。稍后将讨论把界面活性剂成分添加到粘着层120的其它实施例。
粘着剂成分是由具有粘着能力的有机物所组成。更具体地说，粘着层120的材质可为环氧树脂、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、聚硅氧烷、硅胶等，或其任意组合。
在一些实施例中，界面活性剂成分包含，例如，至少一种含氟界面活性剂成分(fluorosurfactant component)；或例如，至少一种硅氧烷界面活性剂成分(siliconesurfactant component)；或例如，至少一种烃界面活性剂成分(hydrocarbon surfactantcomponent)等。具体而言，含氟界面活性剂成分的表面组成包含官能团，例如，-CF3或-CF2CF2-。烃界面活性剂成分的表面组成包含，例如，-CH3or-CH2CH2-。硅氧烷界面活性剂成分的表面组成包含，例如，-(Si(CH3)2O)n-。
粘着层120的厚度在约0.5μm至约100μm的范围内。粘着层120与半导体结构400的粘着力在约0atm至约1×103atm的范围内。粘着层120是由旋转涂布机、狭缝涂布机等，或其任意组合以进行涂布。
如图2及图3所绘示，制造者可自暂时粘附于粘着层120的半导体结构400上移除成长基板510。具体而言，成长基板510可通过激光剥离工艺、化学剥离工艺或其任意组合移除，但并不限于此。在其它实施方式中，制造者也可以选择其它方法移除成长基板510。
如图4所绘示，切割半导体结构400以形成经切割工艺的半导体结构400。切割半导体结构400可通过化学干蚀刻，湿蚀刻，激光，机械切割或其它方法进行。切割半导体结构400可通过感应耦合式电浆蚀刻(Induced Coupled Plasma，ICP)，湿蚀刻或其它方法进行。
具体而言，经切割工艺的半导体结构400为发光二极管。更具体地说，经切割工艺的半导体结构400为薄型发光二极管(Thin Light-emitting Diode)。每一个经切割工艺的半导体结构400的厚度在约0.5μm至约100μm的范围内。经切割工艺的半导体结构400可以是垂直发光二极管。每个经切割工艺的半导体结构400的剖面面积可在约0.25μm2至约1mm2的范围内。
图5绘示依照本发明一实施例的经切割工艺的半导体结构400及粘着层120的放大剖面示意图。如图5所绘示，经切割工艺的半导体结构400包含底部电极410及主体450。主体450设置在底部电极410上。将半导体结构400设置在粘着层120上之后，底部电极410设置在主体450及粘着层120之间。主体450包含第一半导体层420、第二半导体层430及主动层440。第一半导体层420设置在底部电极410上。主动层440设置在第一半导体层420上。第二半导体层430设置在主动层440上。换言之，主动层440设置在第一半导体层420及第二半导体层430之间。主动层440是配置用以发光。第二半导体层430是配置用以接触并与顶部电极电性连接。
本发明的实施例并不限于此。在一些其它实施例中，可以在半导体结构400与粘着层120接触前对半导体结构400进行切割。
接着，在粘着层120上照射至少一个电磁波，以适当地降低粘着层120的粘着力。在一实施例中，电磁波可由粘着层120的相对两侧照射向粘着层120，如图6A所示。或者，在另一实施例中，电磁波可由粘着层120的单侧照射向粘着层120，如图6B所示。
如图6A所绘示，至少一个电磁波700及至少一个电磁波701中的至少一个照射粘着层120以降低粘着层120对每一个半导体结构400的粘着力，但仍维持半导体结构400在粘着层120上的位置分别在可控制的范围内。具体而言，粘着层120对每个半导体结构400的降低的粘着力比每个半导体结构400的重量大几倍，且可估计在降低粘着力期间的膨胀或收缩尺度，使得半导体结构400于粘着层120上的位置分别维持的可控制的范围内。
在一些实施例中，只有电磁波701照射粘着层120。在一些实施例中，电磁波700及电磁波701皆照射粘着层120。
承载基板110及主体450和底部电极410的组合中的至少一个在紫外线与红外线之间具有通带。
在一些实施例中，承载基板110的通带及电磁波700的波段至少部分重叠。
在一些实施例中，底部电极410的通带、主体450的通带，以及电磁波701的波段至少部分重叠。
在一些实施例中，承载基板110的通带及电磁波700的波段至少部分重叠；且底部电极410的通带、主体450的通带，以及电磁波701的波段至少部分重叠。在一些实施例中，承载基板110的通带在约150nm至约1800nm的范围之间。底部电极410的通带在约150nm至约1800nm的范围之间。主体450的通带在约150nm至约1800nm的范围之间。电磁波700具有约150nm至约1800nm之间的波段范围。电磁波701具有约150nm至约1800nm之间的波段范围。本发明的实施例并不限于此。所属领域中具有通常知识者可依据实际应用对承载基板110、底部电极410、主体450、电磁波700及电磁波701进行适当的修改。
具体而言，电磁波701自粘着层120与承载基板110相反的一侧照射。电磁波700自粘着层120面向承载基板110的一侧照射。
由于粘着层120可以通过电磁波700及/或电磁波701自粘着层120的两侧照射，可依照承载基板110、粘着层120、半导体结构400、底部电极410及制造设备的特性，选择电磁波700及/或电磁波701以照射粘着层120。
如图6B所绘示，由于电磁波可能无法通过半导体结构400，因此电磁波700自承载基板110与粘着层120相对的一侧照射。电磁波700接着穿过承载基板110至粘着层120。
具体而言，每一个半导体结构400在紫外线与红外线之间具有阻带，承载基板110在紫外线与红外线之间具有通带，且承载基板110的通带及每一个半导体结构400中的阻带至少部分重叠。在一些其它实施例中，每个半导体结构400完全不透明。
更具体地说，承载基板110的通带在约150nm至约1800nm的范围之间。每个半导体结构400的阻带在约150nm至约1800nm的范围之间。电磁波700具有约150nm至约1800nm之间的波段范围。
接续图6A或是图6B的实施例，当电磁波700及/或电磁波701照射到粘着层120时，粘着剂成分交联以形成网络(固化)。因此，网络可将界面活性剂成分推向粘着层120的顶表面120t移动，顶表面120t为粘着层120面向半导体结构400的顶表面120t。
具体而言，粘着层120对半导体结构400的降低的粘着力小于粘着层120对承载基板110的粘着力，此意味着粘着层120之面向半导体结构400的顶表面120t上的表面能小于粘着层120的面向承载基板110的底表面上的表面能。因此，当粘着剂成分交联形成网络时，将驱使界面活性剂成分朝向面向半导体结构400的顶表面120t(顶表面120t为粘着层120面向半导体结构400的一面)，而不是朝向面向承载基板110的底表面(底表面为粘着层120面向承载基板110的一面)。
在一些实施例中，在粘着层120的粘着力降低之前，粘着层120对每个半导体结构400的粘着力约为1大气压；而粘着层120对每个半导体结构400的降低的粘着力为低于0.1大气压。
在粘着层120的粘着力降低之前和之后，粘着层120具有小于或等于约30GPa的杨氏系数。
在粘着层120的粘着力降低前，制造者可对暂时粘附于粘着层120的半导体结构400进行至少一个工艺(例如激光剥离工艺或晶片切割工艺)。由于粘着层120对半导体结构400仍具有粘着力，因此在进行工艺时，半导体结构400将仍会被粘着层120维持在可控制的区域内，或者说半导体结构400之间的相对位置仍会被粘着层120维持在可控制的范围内。此外，由于相对于晶片(半导体结构400)较低的杨氏系数，粘着层120页可作为吸收外力(例如机械力)的缓冲层。
如图7所绘示，制造者可将转置头200放在半导体结构400上，且让转置头200接触半导体结构400。在此同时，粘着层120将产生形变，借此在转置头200接触半导体结构400时吸收转置头200施加于半导体结构400上的冲击力。
如图8所绘示，制造者可致动转置头200进而对至部分的半导体结构400(即半导体结构400a)产生夹持力。接着，通过转置头200自粘着层120拾起半导体结构400a。在一些实施例中，半导体结构400a将转移至接收基板上，但并不限于此。在其它实施例中，半导体结构400a可能是受损元件，因此半导体结构400a在被拾起后将被丢弃。
具体而言，由于粘着层120包含界面活性剂成分，所以在电磁波700及/或电磁波701照射至粘着层120后，可以进一步降低粘着层120对每个半导体结构400的粘着力。因此，半导体结构400a更容易用转置头200自粘着层120拾起。
接着，如图9所绘示，制造者可将半导体结构400a释放于接收基板结构300上。具体而言，半导体结构400a将分别释放于接收基板结构300的特定位置上，亦即于接收基板310上的导电焊垫320。
转置头200的夹持力为静电力、真空力、粘着力、机械力、磁力等，或其任意组合。
在一些实施例中，接收基板结构300为主动元件阵列基板，因此接收基板结构300与半导体结构400a将形成显示面板，但并不限于此。在一些其它实施例中，接收基板结构300与半导体结构400a可形成发光装置。此外，接收基板结构300可为被动元件阵列基板。
在一些实施例中，仅有半导体结构400a(部分的半导体结构400)转移至接收基板310上，但并不限于此。另外，在其它实施方式中，所有的半导体结构400皆转移至接收基板310上。
由于粘着层120的粘着力与缓冲功能，每个暂时粘附于粘着层120上的半导体结构400，其位置在进行工艺时将会被维持在可控制的范围内，使得转置头200能轻易地与半导体结构400对位。此外，在转置头200接触半导体结构400时，转置头200施加于半导体结构400上的冲击力将可被粘着层120吸收，因此半导体结构400将不会因转置头200的撞击而损坏，因而工艺合格率得以提升。
除此之外，由于粘着层120包含界面活性剂成分，所以在电磁波700及/或电磁波701照射至半导体结构400后，可以进一步降低粘着层120对每个半导体结构400的粘着力。因此，半导体结构400a更容易用转置头200自粘着层120拾起。
如图9所绘示，在一些实施例中，转移至接收基板结构300的半导体结构400a为微型发光二极管(LEDs)，因此，半导体结构400a及接收基板结构300形成微型发光二极管结构800。微型发光二极管结构800包含接收基板310、至少一个导电焊垫320，至少一个半导体结构400a(亦即至少一个微型LED)以及残余材料121。导电焊垫320是在接收基板310上。半导体结构400a是在导电焊垫320上。残余材料121是在导电焊垫320及半导体结构400a之间。具体而言，残余材料121包含至少一种作为粘着层120中的残余界面活性剂成分的界面活性剂成分。
具体而言，界面活性剂成分可自残余材料121扩散至导电焊垫320。导电焊垫320中的界面活性剂成分的浓度在面向半导体结构400a的导电焊垫320的顶表面处是最高的。随着导电焊垫320之面向半导体结构400a的测量位置和顶表面之间的距离变大，导电焊垫320中的界面活性剂成分的浓度逐渐减小。
在一些实施例中，界面活性剂成分包含，例如，至少一种含氟界面活性剂成分；或例如，至少一种硅氧烷界面活性剂成分；或例如，至少一种烃界面活性剂成分之类，或其任意组合。具体而言，含氟界面活性剂成分的表面组成包含，例如，-CF3或-CF2CF2-。烃界面活性剂成分的表面组成包含，例如，-CH3或-CH2CH2-。硅氧烷界面活性剂成分的表面组成包含，例如，-(Si(CH3)2O)n-。
残余材料121可进一步包含残余粘着剂，其为粘着层120中残余的光反应粘着剂成分。
如图8所绘示，残余材料121是在半导体结构400a的底表面400b上。当半导体结构400a转移至接收基板结构300时，具有界面活性剂成分于其中的残余材料121可防止小颗粒，灰尘等物污染半导体结构400a的底表面400b。
图10及图11绘示依照本发明一些实施例的半导体结构400的转移方法的中间步骤的剖面示意图。如图3所绘示，若暂时粘附于粘着层120的半导体结构400需倒置，其附加操作如下所示。
如图3及图10所绘示，将粘着层620涂布置承载基板610上。接着，在粘着层120对半导体结构400的粘着力降低之后，半导体结构400与粘着层620接触。粘着层120及620是变形以在接触期间吸收半导体结构400上的粘着层120及620的冲击力。
接着，如图11所绘示，由于粘着层620与半导体结构400的粘着力，粘着层620将半导体结构400暂时粘附至其上，并且移除具有承载基板110的粘着层120。以下操作类似于如图4、第6图至图9所绘示的上述操作。
具体而言，粘着层120的降低的粘着力较半导体结构400的重量为重，使得当粘着层120倒置或于处理过程中时，半导体结构400不会自粘着层120脱离。
本发明的实施例不限于此。在其它实施例中，于粘着层120对半导体结构400的粘着力降低之前，半导体结构400接触粘着层620。接着，降低粘着层120对半导体结构400的粘着力。
在一些实施例中，在切割半导体结构400之后执行图10及图11的操作。
图12绘示依照本发明一些实施例的半导体结构400的转移方法的中间步骤的剖面示意图。在一些实施例中，界面活性剂成分可间接地添加至粘着层120的顶表面。如图12所绘示，在将半导体结构400设置在粘着层120上之前，界面活性剂成分120s设置在半导体结构400的底表面400b上。接着，如图2所绘示，在将半导体结构400设置在粘着层120上之后，半导体结构400的底表面400b与粘着层120接触。在将半导体结构400设置在粘着层120上之后，将界面活性剂成分120s添加至粘着层120的顶表面。
图13绘示依照本发明一些实施例的半导体结构400的转移方法的中间步骤的剖面示意图。在一些实施例中，界面活性剂成分可直接添加至粘着层120的顶表面。如图13所绘示，在将半导体结构400设置在粘着层120上之前，界面活性剂成分120s已设置在粘着层120的顶表面120t上。也就是说，界面活性剂成分120s在半导体结构400设置在粘着层120上之前已直接施加到粘着层120的顶表面120t上。粘着层120的顶表面120t是在半导体结构400设置在粘着层上之后与半导体结构400接触的面。
在一些实施例中，涂布至承载基板110上的粘着层120可不具有界面活性剂成分。界面活性剂成分是在将粘着层120涂布至承载基板110上之后，间接(如图12所绘示)、直接(如图13所示)或两者皆有地加入至粘着层120的顶表面。然而，本发明的实施例不限于此。前述将界面活性剂成分添加至粘着层120中的方法是可组合的。举例而言，在一些实施例中，将界面活性剂成分及粘着剂成分混合并涂布至承载基板110上以形成粘着层120，接着再将更多的界面活性剂成分间接(如图12所绘示)、直接(如图13所绘示)或两者皆有地添加至粘着层120的顶表面。
粘着层120也具有校准的功能。图14A绘示依照本发明一些实施例的半导体结构400的转移方法中当转置头200将要接触半导体结构400的中间步骤的剖面示意图。图14B绘示依照本发明一些实施例的半导体结构400的转移方法中当转置头200接触半导体结构400的中间步骤的剖面示意图。如图14A所绘示，在半导体结构400暂时粘附于粘着层120时，半导体结构400可能不是平整地设置在粘着层120上。如图14B所绘示，当转置头200接触半导体结构400时，粘着层120将会产生形变而使半导体结构400平整地对齐于转置头200，使得半导体结构400平整地对齐于转置头200，因此转置头200将得以轻易地拾起半导体结构400。
图15A绘示依照本发明一些实施例的半导体结构400的转移方法中当转置头200将要接触半导体结构的中间步骤的剖面示意图。图15B绘示依照本发明一些实施例的半导体结构400的转移方法，当转置头200接触半导体结构400的中间步骤的剖面示意图。如图15A所绘示，不同的半导体结构400可能并非设置于相同的高度，这使得部分设置在较低高度的半导体结构400由于其与转置头200之间的间隙，使得部分的半导体结构400不能被转置头200所拾起。如图15B所绘示，当转置头200接触半导体结构400时，粘着层120将产生形变而使半导体结构400平整地对齐于转置头200以消除半导体结构400和转置头200之间的间隙，保持转置头200的夹持力，使得半导体结构400对齐于转置头200，因此转置头200得以轻易地拾起半导体结构400。
图16A至图16I绘示依照本发明一些实施例的照射电磁波的时间段的时间示意图。如图6A及图16A至图16I所绘示，时间段710代表照射电磁波701的时间段，时间段720代表照射电磁波700的时间段。在一些实施例中，照射电磁波701的时间段710及照射电磁波700的时间段720例如不重叠(例如图16A至第16C图所绘示)。电磁波701可首先照射(例如图16A所绘示)。电磁波700可首先照射(例如第16B图所绘示)。电磁波700及701可交替照射(例如图16C所绘示)。电磁波700可照射一次或多于一次。电磁波701可照射一次或多于一次。电磁波700的照射次数及电磁波701的照射次数可相同也可不同。
在一些实施例中，照射电磁波701的时间段710及照射电磁波700的时间段720至少部分重叠(例如图16D至图16I所绘示)。照射电磁波700及701可同时开始(例如图16D及图16E所绘示)。照射电磁波700和701可不同时间开始(例如图16F至图16I所绘示)。照射电磁波701的时间段710及照射电磁波700的时间段720可以完全重叠(例如图16D所绘示)。照射电磁波701的时间段710和照射电磁波700的时间段720可以部分重叠(例如图16E、图16F、图16G、图16H及图16I所绘示)。电磁波701可首先照射(例如图16F所绘示)。电磁波700可首先照射(例如图16G所绘示)。电磁波700及701可交替照射(例如图16I所绘示)。电磁波700及701的照射可同时结束(例如图16D及图16H所绘示)。电磁波700及701的照射可不同时结束(例如图16A至第16C图、图16E、图16F、图16G及图16I所绘示)。电磁波700可照射一次或多在一次。电磁波701可照射一次或多于一次。电磁波700的照射次数及电磁波701的照射次数可相同也可不同。
由于粘着层120的粘着力与缓冲能力，让暂时粘附于粘着层120上的半导体结构400的位置，在进行工艺时将会维持在可控制的范围内，使得转置头200可轻易地与半导体结构400对位。此外，在转置头200接触半导体结构400时，转置头200施加于半导体结构400上的冲击力将会被粘着层120所吸收，使得半导体结构400将不会因为转置头200的撞击而损坏，也因此工艺合格率将得以提升。
除此之外，由于粘着层120包含界面活性剂成分，所以在电磁波700及/或电磁波701照射至半导体结构400后，可以进一步降低粘着层120对每个半导体结构400的粘着力。因此，半导体结构400更容易用转置头200自粘着层120拾起。
更进一步地，由于粘着层120可以通过电磁波700及/或电磁波701自粘着层120的两侧照射，可依照承载基板110、粘着层120、半导体结构400、底部电极410及制造设备的特性，选择电磁波700及/或电磁波701以照射粘着层120。
本发明上述实施方式通过照射至少一个电磁波，以降低粘着层对半导体结构的粘着力。于此同时，暂时粘附于粘着层上的半导体结构的位置，在进行工艺时将会维持在可控制的范围内，因此在粘着层的粘着力降低后，可轻易将半导体结构自粘着层转移至接收基板。此外，通过粘着层的粘着力与缓冲能力，让暂时粘附于粘着层上的半导体结构的位置，在进行工艺时将会维持在可控制的范围内，因此转置头可轻易地与半导体结构对位。再者，在转置头接触半导体结构时，转置头施加于半导体结构上的冲击力将会被粘着层所吸收，因此半导体结构将不会因为转置头的撞击而损坏。于是，工艺合格率将得以提升。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (18)

1.一种半导体结构的转移方法，其特征在于，包含：
在承载基板上涂布粘着层；
在所述粘着层上设置半导体结构，使得所述半导体结构暂时粘附于所述粘着层上，其中所述粘着层至少在所述设置后包含至少一种粘着剂成分及至少一种界面活性剂成分，所述半导体结构包含主体及底部电极，所述底部电极在所述设置后位于所述主体及所述粘着层之间；
朝所述粘着层照射至少一个第一电磁波，以降低所述粘着层对所述半导体结构的粘着力，但仍维持所述半导体结构于所述粘着层上的位置在可控制的范围内，其中所述承载基板及所述主体和所述底部电极的组合中的至少一个在紫外线与红外线之间具有通带，所述承载基板的所述通带及所述第一电磁波的波段至少部分重叠；以及
在所述粘着层的粘着力降低后，将所述半导体结构自所述粘着层转移至接收基板。
2.如权利要求1所述的半导体结构的转移方法，其特征在于，所述底部电极的所述通带、所述主体的所述通带，以及所述第一电磁波的波段至少部分重叠。
3.如权利要求2所述的半导体结构的转移方法，其特征在于，还包含：
朝所述粘着层照射至少一个第二电磁波以降低所述粘着层对所述半导体结构的粘着力，但仍维持所述半导体结构于所述粘着层上的位置在可控制的范围内，其中所述承载基板的所述通带及所述第二电磁波的波段至少部分重叠。
4.如权利要求3所述的半导体结构的转移方法，其特征在于，照射所述第一电磁波的时间段及照射所述第二电磁波的时间段不重叠。
5.如权利要求3所述的半导体结构的转移方法，其特征在于，照射所述第一电磁波的时间段及照射所述第二电磁波的时间段至少部分重叠。
6.如权利要求1所述的半导体结构的转移方法，其特征在于，还包含：
在涂布之前将所述界面活性剂成分与所述粘着剂成分混合。
7.如权利要求1所述的半导体结构的转移方法，其特征在于，还包含：
在设置所述半导体结构在所述粘着层上之前，将所述界面活性剂成分设置在所述半导体结构的底表面上，其中，在所述半导体结构设置在所述粘着层上之后，所述半导体结构的所述底表面与所述粘着层接触。
8.如权利要求1所述的半导体结构的转移方法，其特征在于，还包含：
在设置所述半导体结构在所述粘着层上之前，将所述界面活性剂成分设置在所述粘着层的顶表面上，其中，将所述半导体结构设置在所述粘着层上之后，所述粘着层的所述顶表面与所述半导体结构接触。
9.如权利要求1所述的半导体结构的转移方法，其特征在于，所述界面活性剂成分包含至少一种含氟界面活性剂成分、至少一种硅氧烷界面活性剂成分、至少一种烃界面活性剂成分或其任意组合。
10.如权利要求1所述的半导体结构的转移方法，其特征在于，所述界面活性剂成分包含至少一种含氟界面活性剂成分、至少一种硅氧烷界面活性剂成分或其任意组合。
11.如权利要求1所述的半导体结构的转移方法，其特征在于，所述界面活性剂成分包含至少一种含氟界面活性剂成分。
12.如权利要求1所述的半导体结构的转移方法，其特征在于，照向所述粘着层的所述第一电磁波驱使所述界面活性剂成分朝向所述粘着层的顶表面移动，所述顶表面为所述粘着层面向所述半导体结构的一面。
13.如权利要求1所述的半导体结构的转移方法，其特征在于，所述粘着层对所述半导体结构的降低的粘着力小于所述粘着层对所述承载基板的粘着力。
14.如权利要求3所述的半导体结构的转移方法，其特征在于，所述粘着层具有与所述承载基板相反的一侧及面向所述承载基板的一侧，所述第二电磁波自所述粘着层与所述承载基板相反的一侧朝所述粘着层照射。
15.如权利要求1所述的半导体结构的转移方法，其特征在于，所述粘着层具有与所述承载基板相反的一侧及面向所述承载基板的一侧，所述第一电磁波自所述粘着层面向所述承载基板的一侧朝所述粘着层方向照射。
16.如权利要求15所述的半导体结构的转移方法，其特征在于，所述半导体结构在紫外线与红外线之间具有阻带，或者所述半导体结构完全不透光，所述承载基板在紫外线与红外线之间具有所述通带。
17.如权利要求16所述的半导体结构的转移方法，其特征在于，所述承载基板的所述通带及所述半导体结构的所述阻带至少部分重叠。
18.如权利要求1所述的半导体结构的转移方法，其特征在于，所述半导体结构为尚未进行晶片切割工艺的半导体结构；
所述半导体结构的转移方法还包含：
在所述粘着层对所述半导体结构的粘着力降低之前，对暂时粘附于所述粘着层的所述尚未进行晶片切割工艺的半导体结构进行切割。
CN201710701036.6A 2016-08-16 2017-08-16 半导体结构的转移方法 Active CN107768297B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/238,706 2016-08-16
US15/238,706 US9722134B1 (en) 2016-08-16 2016-08-16 Method for transferring semiconductor structure
US15/599,482 US9997399B2 (en) 2016-08-16 2017-05-19 Method for transferring semiconductor structure
US15/599,482 2017-05-19

Publications (2)

Publication Number Publication Date
CN107768297A CN107768297A (zh) 2018-03-06
CN107768297B true CN107768297B (zh) 2021-01-05

Family

ID=61192060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710701036.6A Active CN107768297B (zh) 2016-08-16 2017-08-16 半导体结构的转移方法

Country Status (2)

Country Link
US (1) US9997399B2 (zh)
CN (1) CN107768297B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707016B (zh) * 2018-04-15 2022-04-12 鸿富锦精密工业（深圳）有限公司 微型器件的转移装置及微型器件的转移方法
CN110098289A (zh) * 2019-05-07 2019-08-06 京东方科技集团股份有限公司 一种转移装置及显示基板的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997021243A1 (en) * 1995-12-04 1997-06-12 Hitachi, Ltd. Method for processing semiconductor wafer, method for manufacturing ic card, and carrier
CN101044030A (zh) * 2004-10-20 2007-09-26 E.I.内穆尔杜邦公司 辐射诱导的热转移用供体元件
JP2010045287A (ja) * 2008-08-18 2010-02-25 Sony Corp 素子の移載方法
CN102334392A (zh) * 2009-06-30 2012-01-25 Dic株式会社 电子部件的制造方法及通过该方法制造的电子部件
CN104795319A (zh) * 2014-01-20 2015-07-22 精材科技股份有限公司 半导体装置及其制造方法
CN105632985A (zh) * 2014-11-23 2016-06-01 美科米尚技术有限公司 元件的转移方法
CN105789122A (zh) * 2014-12-12 2016-07-20 财团法人工业技术研究院 光电元件的转移方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594853B2 (ja) 1999-11-08 2004-12-02 日東電工株式会社 加熱剥離型粘着シート
DE10128923A1 (de) * 2001-06-15 2003-01-23 Philips Corp Intellectual Pty Verfahren zum Umsetzen eines im wesentlichen scheibenförmigen Werkstücks und Vorrichtung zur Durchführung dieses Verfahrens
DE112004002162T5 (de) 2003-12-02 2007-02-01 Sekisui Chemical Co., Ltd. Verfahren zur Herstellung eines Halbleiterchips
US7799699B2 (en) * 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7943491B2 (en) * 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
JP3826145B2 (ja) * 2004-07-16 2006-09-27 株式会社クラレ 集光フィルム、液晶パネルおよびバックライト並びに集光フィルムの製造方法
US20070000595A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Adhesive substrate and method for using
US8776717B2 (en) * 2005-10-11 2014-07-15 Intermolecular, Inc. Systems for discretized processing of regions of a substrate
US20080122119A1 (en) 2006-08-31 2008-05-29 Avery Dennison Corporation Method and apparatus for creating rfid devices using masking techniques
TWI438827B (zh) * 2006-09-20 2014-05-21 Univ Illinois 用於製造可印刷半導體結構、裝置及裝置元件的脫離對策
KR101519038B1 (ko) * 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
EP2158079B1 (en) * 2007-06-08 2018-05-02 Philips Lighting Holding B.V. Light output device
US8476668B2 (en) * 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
US8865489B2 (en) * 2009-05-12 2014-10-21 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US8518204B2 (en) 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
WO2013172328A1 (ja) * 2012-05-14 2013-11-21 リンテック株式会社 接着性樹脂層付シートおよび半導体装置の製造方法
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US9217926B2 (en) * 2013-11-19 2015-12-22 Orthogonal, Inc. Method of patterning a base layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997021243A1 (en) * 1995-12-04 1997-06-12 Hitachi, Ltd. Method for processing semiconductor wafer, method for manufacturing ic card, and carrier
CN101044030A (zh) * 2004-10-20 2007-09-26 E.I.内穆尔杜邦公司 辐射诱导的热转移用供体元件
JP2010045287A (ja) * 2008-08-18 2010-02-25 Sony Corp 素子の移載方法
CN102334392A (zh) * 2009-06-30 2012-01-25 Dic株式会社 电子部件的制造方法及通过该方法制造的电子部件
CN104795319A (zh) * 2014-01-20 2015-07-22 精材科技股份有限公司 半导体装置及其制造方法
CN105632985A (zh) * 2014-11-23 2016-06-01 美科米尚技术有限公司 元件的转移方法
CN105789122A (zh) * 2014-12-12 2016-07-20 财团法人工业技术研究院 光电元件的转移方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Low-temperature wafer-level transfer bonding;Niklaus, F 等;《JOURNAL OF MICROELECTROMECHANICAL SYSTEMS》;20011231;第10卷(第4期);全文 *
硅衬底氮化镓基LED薄膜转移至柔性黏结层基板后其应力及发光性能变化的研究;黄斌斌 等;《物理学报》;20150728;第64卷(第17期);全文 *

Also Published As

Publication number Publication date
US20180053684A1 (en) 2018-02-22
CN107768297A (zh) 2018-03-06
US9997399B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
KR101754528B1 (ko) 건식 접착구조를 갖는 ｌｅｄ 구조체 어레이의 전사체와 이를 이용한 ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체
TWI358775B (zh)
US9722134B1 (en) Method for transferring semiconductor structure
KR100681838B1 (ko) 양면점착시트에 고정된 물품의 박리방법 및 박리장치
US7462551B2 (en) Adhesive system for supporting thin silicon wafer
KR101937036B1 (ko) Ｌｅｄ 구조체 어레이의 이송방법 및 ｌｅｄ 구조체
WO2016078430A1 (en) Method for transferring device
US6767764B2 (en) Microelectromechanical system device packaging method
KR100878059B1 (ko) 초기 지지물로부터 최종 지지물로 적어도 하나의 요소를선택적으로 이송하는 방법
US20020076873A1 (en) Method and device for protecting micro electromechanical systems structures during dicing of a wafer
WO2008047732A1 (fr) Dispositif de serrage stationnaire, procédé de saisie de puce et appareil de saisie de puce
CN107768297B (zh) 半导体结构的转移方法
KR20140000249A (ko) 적층체, 및 그 적층체의 분리 방법
KR102004748B1 (ko) 마이크로 ｌｅｄ 전사 방법
US20130307137A1 (en) Chip package and method for forming the same
CN109585310B (zh) 半导体结构及其形成方法
CN109950367B (zh) 元件转移方法
US20140235000A1 (en) Method of grinding substrate and method of manufacturing semiconductor light emitting device using the same
CN110556345B (zh) 柔性器件的制作方法
KR102593231B1 (ko) 점착성 기재 및 점착성 기재의 제조방법
CN110556399B (zh) 柔性器件的过渡装置、制备方法及柔性器件贴片的方法
KR20180002498A (ko) 지지체 분리 장치, 및 지지체 분리 방법
KR20220168156A (ko) 디바이스 칩의 제조 방법
TWI822316B (zh) 加工基板的方法
JP4615475B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant