CN107749101A - 电锁隔离电路 - Google Patents
电锁隔离电路 Download PDFInfo
- Publication number
- CN107749101A CN107749101A CN201710923108.1A CN201710923108A CN107749101A CN 107749101 A CN107749101 A CN 107749101A CN 201710923108 A CN201710923108 A CN 201710923108A CN 107749101 A CN107749101 A CN 107749101A
- Authority
- CN
- China
- Prior art keywords
- electric capacity
- port
- load
- circuit
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 58
- 238000001914 filtration Methods 0.000 claims description 40
- 230000005611 electricity Effects 0.000 claims description 15
- 230000002265 prevention Effects 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 14
- 239000003381 stabilizer Substances 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 101100163833 Arabidopsis thaliana ARP6 gene Proteins 0.000 description 3
- 101710118890 Photosystem II reaction center protein Ycf12 Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C9/00—Individual registration on entry or exit
- G07C9/00174—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Filters And Equalizers (AREA)
Abstract
本发明提供一种电锁隔离电路,包括隔离模块,隔离模块设于芯片的数据输出端口和数据接收端口之间,隔离电路用于将数据输出端口与数据接收端口之间的干扰进行隔离;负载调节模块,负载调节模块设于芯片的射频输出端口和射频接收端口之间,当射频输出端口输出的射频信号发生了变化时,通过调节负载调节模块以控制射频接收端口正常的接收到射频信号,本发明通过负载调节模块的设计,以使电锁隔离电路具有较好的通用性,具体的,当由于不同电锁导致射频输出信号不同时,可通过负载调节模块调节对应的负载大小,以控制负载调节模块输出对应的射频输出信号,以保障了电锁正常工作的能力。
Description
技术领域
本发明涉及电子电路技术领域,特别涉及一种电锁隔离电路。
背景技术
随着时代的发展人们生活水平的不断提高,芯片的使用也越来越频繁,而在芯片的使用过程中常常因为各种原因导致芯片的引脚之间会发生干扰现象,进而容易导致芯片的正常功能受到影响,且容易导致芯片的损坏,尤其是电锁中的芯片,当数据输出端口与数据接收端口之间的干扰过大时,会使得电锁不能正常的工作,因此人们对电锁中芯片引脚之间的干扰隔离问题越来越重视。
现有的电锁隔离电路中单一隔离电路只针对一种电锁起到隔离效果,进而使得电锁隔离电路的灵活性较低,且当厂家生产多种电锁时需要生产出不同配套的电锁隔离电路,进而增大了电锁隔离电路的生产成本。
发明内容
基于此,本发明的目的在于提供一种具有通用性能的电锁隔离电路。
一种电锁隔离电路,包括:
隔离模块,所述隔离模块设于芯片的数据输出端口和数据接收端口之间,所述隔离模块用于将所述数据输出端口与所述数据接收端口之间的干扰进行隔离;
负载调节模块,所述负载调节模块设于所述芯片的射频输出端口和射频接收端口之间,当所述射频输出端口输出的射频信号的电平发生变化时,所述负载调节模块通过对应调节负载的大小,以使所述射频接收端口接收到稳定的射频信号。
上述电锁隔离电路,通过所述隔离模块的设计,以使将所述数据输出端口与所述数据接收端口之间的电路拆分为两个独立的电路,以达到消除所述数据输出端口与所述数据接收端口之间干扰的作用,进而保障了电锁芯片的正常工作,通过所述负载调节模块的设计,以使所述电锁隔离电路具有较好的通用性,具体的,当由于不同电锁导致射频输出信号不同时,可通过所述负载调节模块调节对应的负载大小,以控制所述负载调节模块输出对应的射频输出信号,以保障了电锁正常工作的能力,进而当厂家在生产不同的电锁时,只需要通过对应的调节所述负载调节模块上负载的大小就可继续保障不同电锁的正常工作,进而提高了所述电锁隔离电路的灵活性,且降低了生产成本。
进一步地,所述隔离模块包括与所述数据输出端口电性连接的第一电容、与所述第一电容电性连接的继电器和与所述继电器输出端电性连接的第二电容,所述继电器采用光耦继电器,且所述继电器的第二端口和第四端口均与地相连,所述继电器的第三端口和第一端口分别与所述数据输出端口、所述数据输入端口电性连接;
通过所述继电器的设计,以使将所述数据输出端口和所述数据接收端口之间进行隔离,进而当所述数据输出端口或所述数据接收端口上由于干扰导致信号的出错时,使得并不会对另一正常的端口进行影响,进而提高了电锁芯片功能的稳定性。通过采用所述光耦继电器的设计,以使未对所述数据输出端口与所述数据接收端口之间的电感性能进行影响,且所述光耦继电器无噪声,控制速度快,使用寿命长,体积小。
进一步地,所述电锁隔离电路还包括滤波模块,所述滤波模块与所述芯片的通信接收端口电性连接,所述滤波模块用于过滤向所述通信接收端口发送的通信信号;
通过所述滤波模块的设计,以使对所述通信接收端口上接收到的信号进行滤波作用,进而提高了所述通信接收端口的抗干扰能力。
进一步地,所述负载调节模块包括负载电路、分别与所述负载电路电性连接的调节电路、第一滤波电路、第二滤波电路、第三滤波电路和第四滤波电路;
通过所述调节电路的设计,以方便了对所述负载电路上的负载进行调节,进而提高了所述电锁隔离电路的负载调节效率,且通过所述第一滤波电路、所述第二滤波电路、所述第三滤波电路和所述第四滤波电路的设计,以使有效的对所述负载电路和所述调节电路上的电压进行过滤,进而提高了所述负载调节模块电路结构的稳定性。
进一步地,所述调节电路包括电阻、与所述电阻电性连接的插座和分别设于所述电阻与所述插座之间的第一稳压管和第二稳压管,所述插座上设有第一跳线帽和第二跳线帽;
通过所述第一稳压管和所述第二稳压管的设计,以使有效的对所述调节模块内的电压进行稳定控制,提高了所述负载调节模块电路结构的稳定性,通过所述插座的设计,以使所述第一跳线帽和所述第二跳线帽与所述调节电路电性连接,且通过所述第一跳线帽和所述第二跳线帽的设计,以使对所述负载电路上负载值的大小进行有效的控制,进而使得所述电锁隔离电路具有较好的通用性,且提高了所述电锁隔离电路的灵活性。
进一步地,所述负载电路包括与所述芯片的第一射频输出端口电性连接的第一子负载电路和与所述芯片的第二射频输出端口电性连接的第二子负载电路;
通过所述第一子负载电路和所述第二子负载电路的设计,以使方便了对所述第一射频输出端口和所述第二射频输出端口上负载的调节。
进一步地,所述第一子负载电路包括第一电感、与所述第一电感串联的第二电感和与所述第二电感串联的第三电容,所述第二子负载电路包括第三电感、与所述第三电感串联的第四电感和与所述第四电感串联的第四电容,所述第三电容与所述第四电容之间设有第五电容,所述第五电容的输出端与所述调节电路电性连接;
通过所述第一电感、所述第二电感、第三电感和所述第四电感的设计,以使可有效的对所述第一子负载电路和所述第二子负载电路上的电流进行调节。
进一步地,所述第一子负载电路与所述第二子负载电路之间设有第五过滤电路,所述第五过滤电路包括串联在所述第一电感与所述第二电感之间的第十四电容和与所述第十四电容串联的第十五电容,且所述第十五电容串联在所述第三电感与所述第四电感之间;
通过所述第五过滤电路的设计,以使防止了所述第一子负载电路与所述第二子负载电路之间的干扰,进而提高了所述负载电路结构的稳定性。
进一步地,所述第一过滤电路包括第六电容和与所述第六电容并联的第七电容,所述第六电容和所述第七电容的输入端设于所述第四电感与所述第四电容之间,所述第六电容和所述第七电容的输出端与地相连,所述第二过滤电路包括第八电容和与所述第八电容并联的第九电容,所述第八电容和所述第九电容的输入端设于所述第二电感与所述第三电容之间,所述第八电容和所述第九电容的输出端与地相连;
通过所述第六电容、所述第七电容、所述第八电容和所述第九电容的设计,以使保障了所述第一过滤电路和所述第二过滤电路的滤波功能。
进一步地,所述第三过滤模块包括与所述第五电容串联的第十电容和与所述第十电容串联的第十一电容,所述第十电容与所述第十一电容之间设有第一负载射频端口,所述第一负载射频端口与所述芯片的第一射频接收端口电性连接,所述第四过滤模块包括与所述第五电容串联的第十二电容和与所述第十二电容串联的第十三电容,所述第十二电容与所述第十三电容之间设有第二负载射频端口,所述第二负载射频端口与所述芯片的第二射频接收端口电性连接;
通过所述第十电容、所述第十一电容、所述第十二电容和所述第十三电容的设计,以使保障了所述第三过滤电路和所述第四过滤电路的滤波功能,且通过所述第一负载射频端口和所述第二负载射频端口的设计,以使有效的分别将射频信号发送至所述第一射频接收端口和所述第二射频接收端口上。
附图说明
图1为本发明第一实施例提供的电锁隔离电路的模块结构示意图;
图2为本发明第一实施例提供的电锁隔离电路的电路结构示意图
图3为图2中负载调节模块的电路结构示意图;
图4为图3中负载电路的结构示意图;
图5为本发明第二实施例提供的负载调节模块的电路结构示意图;
主要元素符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于更好地理解本发明,下面将结合相关实施例附图对本发明进行进一步地解释。附图中给出了本发明的实施例,但本发明并不仅限于上述的优选实施例。相反,提供这些实施例的目的是为了使本发明的公开面更加得充分。
请参阅图1至图4,本发明第一实施例提供一种电锁隔离电路100,包括:
隔离模块10,所述隔离模块10设于芯片40的数据输出端TXO口和数据接收端口TXI之间,所述隔离模块10用于将所述数据输出端口TXO与所述数据接收端口TXI之间的干扰进行隔离,以保障所述芯片40的正常工作,优选的,所述芯片40为电锁芯片。
负载调节模块20,所述负载调节模块20设于所述芯片40的射频输出端口和射频接收端口之间,当所述射频输出端口输出的射频信号的电平发生变化时,所述负载调节模块20通过对应调节负载的大小,以使所述射频接收端口接收到稳定的射频信号,使得所述电锁隔离电路100可以运用于不同的电锁中,进而使得降低了厂家的生产成本,且提高了所述电锁隔离电路100的灵活性。
滤波模块30,所述滤波模块30与所述芯片40的通信接收端口电性连接,所述滤波模块30用于过滤向所述通信接收端口发送的通信信号,以防止由于电频波动较大导致的所述通信接收端口的损坏,进而提高了所述芯片40的使用寿命。
本实施例中,所述隔离模块10包括与所述数据输出端口TXO电性连接的第一电容C1、与所述第一电容C1电性连接的继电器Y1和与所述继电器Y1输出端电性连接的第二电容C2,通过所述继电器Y1的设计,以使将所述数据输出端口TXO和所述数据接收端口TXI之间进行隔离,进而当所述数据输出端口TXO或所述数据接收端口TXI上由于干扰导致信号的出错时,使得并不会对另一正常的端口进行影响,进而提高了电锁芯片功能的稳定性。
所述继电器Y1采用光耦继电器,且所述继电器Y1的第二端口和第四端口均与地相连,所述继电器Y1的第三端口和第一端口分别与所述数据输出端口TXO、所述数据输入端口TXI电性连接,通过采用所述光耦继电器的设计,以使未对所述数据输出端口TXO与所述数据接收端口TXI之间的电感性能进行影响,且所述光耦继电器无噪声,控制速度快,使用寿命长,体积小。
所述负载调节模块20包括负载电路21、分别与所述负载电路21电性连接的调节电路22、第一滤波电路23、第二滤波电路24、第三滤波电路25和第四滤波电路26,通过所述调节电路22的设计,以方便了对所述负载电路21上的负载进行调节,进而提高了所述电锁隔离电路100的负载调节效率,且通过所述第一滤波电路23、所述第二滤波电路24、所述第三滤波电路25和所述第四滤波电路26的设计,以使有效的对所述负载电路21和所述调节电路22上的电压进行过滤,进而提高了所述负载调节模块20电路结构的稳定性。
所述调节电路22包括电阻R1、与所述电阻R1电性连接的插座J1和分别设于所述电阻R1与所述插座J1之间的第一稳压管ESD1和第二稳压管ESD2,所述插座J1上设有第一跳线帽和第二跳线帽,通过所述第一稳压管ESD1和所述第二稳压管ESD2的设计,以使有效的对所述调节模块22内的电压进行稳定控制,提高了所述负载调节模块20电路结构的稳定性,优选的,所述第一稳压管ESD1和所述第二稳压管ESD2均采用双向稳压二极管,通过所述插座J1的设计,以使所述第一跳线帽和所述第二跳线帽与所述调节电路22电性连接,且通过所述第一跳线帽和所述第二跳线帽的设计,以使对所述负载电路21上负载值的大小进行有效的控制,进而使得所述电锁隔离电路100具有较好的通用性,且提高了所述电锁隔离电路100的灵活性。
所述负载电路21包括与所述芯片40的第一射频输出端口RF01电性连接的第一子负载电路211和与所述芯片40的第二射频输出端口RF02电性连接的第二子负载电路212,通过所述第一子负载电路211和所述第二子负载电路212的设计,以使方便了对所述第一射频输出端口RF01和所述第二射频输出端口RF02上负载的调节。
优选的,所述第一子负载电路211包括第一电感L1、与所述第一电感L1串联的第二电感L2和与所述第二电感L2串联的第三电容C3,所述第二子负载电路212包括第三电感L3、与所述第三电感L3串联的第四电感L4和与所述第四电感L4串联的第四电容C4,所述第三电容C3与所述第四电容C4之间设有第五电容C5,所述第五电容C5的输出端与所述调节电路22电性连接,通过所述第一电感L1、所述第二电感L2、第三电感L3和所述第四电感L4的设计,以使可有效的对所述第一子负载电路211和所述第二子负载电路212上的电流进行调节。
本实施例中,所述第一过滤电路23包括第六电容C6和与所述第六电容C6并联的第七电容C7,所述第六电容C6和所述第七电容C7的输入端设于所述第四电感L4与所述第四电容C4之间,所述第六电容C6和所述第七电容C7的输出端与地相连,所述第二过滤电路24包括第八电容C8和与所述第八电容C8并联的第九电容C9,所述第八电容C8和所述第九电容C9的输入端设于所述第二电感L2与所述第三电容C3之间,所述第八电容C8和所述第九电容C9的输出端与地相连,通过所述第六电容C6、所述第七电容C7、所述第八电容C8和所述第九电容C9的设计,以使保障了所述第一过滤电路23和所述第二过滤电路24的滤波功能。
具体的,所述第三过滤模块25包括与所述第五电容C5串联的第十电容C10和与所述第十电容C10串联的第十一电容C11,所述第十电容C10与所述第十一电容C11之间设有第一负载射频端口102,所述第一负载射频端口102与所述芯片40的第一射频接收端口RF11电性连接,所述第四过滤模块26包括与所述第五电容C5串联的第十二电容C12和与所述第十二电容C12串联的第十三电容C13,所述第十二电容C12与所述第十三电容C13之间设有第二负载射频端口101,所述第二负载射频端口101与所述芯片40的第二射频接收端口RF12电性连接,通过所述第十电容C10、所述第十一电容C11、所述第十二电容C12和所述第十三电容C13的设计,以使保障了所述第三过滤电路25和所述第四过滤电路26的滤波功能,且通过所述第一负载射频端口102和所述第二负载射频端口101的设计,以使有效的分别将射频信号发送至所述第一射频接收端口RF11和所述第二射频接收端口RF12上。
本实施例中所述过滤模块30包括分别与所述通信接收端口的第一子端口TRIM1-3、第二子端口TRIM2-3、第三子端口TRIM1-2、第四子端口TRIM2-2、第五子端口TRIM1-1、第六子端口TRIM2-1、第七子端口TRIM1-0和第八子端口TRIM2-0电性连接的第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第二十电容C20、第二十一电容C21、第二十二电容C22和第二十三电容C23。
本实施例通过所述隔离模块10的设计,以使将所述数据输出端口TXO与所述数据接收端口TXI之间的电路拆分为两个独立的电路,以达到消除所述数据输出端口TXO与所述数据接收端口TXI之间干扰的作用,进而保障了电锁芯片的正常工作,通过所述负载调节模块20的设计,以使所述电锁隔离电路100具有较好的通用性,具体的,当由于不同电锁导致射频输出信号不同时,可通过所述负载调节模块20调节对应的负载大小,以控制所述负载调节模块20输出对应的射频输出信号,以保障了电锁正常工作的能力,进而当厂家在生产不同的电锁时,只需要通过对应的调节所述负载调节模块20上负载的大就可继续保障不同电锁的正常工作,进而提高了所述电锁隔离电路100的灵活性,且降低了生产成本,通过所述滤波模块30的设计,以使对所述通信接收端口上接收到的信号进行滤波作用,进而提高了所述通信接收端口的抗干扰能力。
请参阅图5,为本发明第二实施例提供的负载调节模块20的电路结构示意图,该第二实施例与第一实施例的结构大抵相同,其区别在于,本实施例中所述第一子负载电路211与所述第二子负载电路212之间设有第五过滤电路27,所述第五过滤电路27包括串联在所述第一电感L1与所述第二电感L2之间的第十四电容C14和与所述第十四电容C14串联的第十五电容C15,且所述第十五电容C15串联在所述第三电感L3与所述第四电感L4之间。
本实施例中通过所述第五过滤电路28的设计,以使防止了所述第一子负载电路211与所述第二子负载电路212之间的干扰,进而提高了所述负载电路21结构的稳定性。
上述实施例描述了本发明的技术原理,这些描述只是为了解释本发明的原理,而不能以任何方式解释为本发明保护范围的限制。基于此处的解释,本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其他具体实施方式,这些方式都将落入本发明的保护范围内。
Claims (10)
1.一种电锁隔离电路,其特征在于,包括:
隔离模块,所述隔离模块设于芯片的数据输出端口和数据接收端口之间,所述隔离模块用于将所述数据输出端口与所述数据接收端口之间的干扰进行隔离;
负载调节模块,所述负载调节模块设于所述芯片的射频输出端口和射频接收端口之间,当所述射频输出端口输出的射频信号的电平发生变化时,所述负载调节模块通过对应调节负载的大小,以使所述射频接收端口接收到稳定的射频信号。
2.根据权利要求1所述的电锁隔离电路,其特征在于,所述隔离模块包括与所述数据输出端口电性连接的第一电容、与所述第一电容电性连接的继电器和与所述继电器输出端电性连接的第二电容,所述继电器采用光耦继电器,且所述继电器的第二端口和第四端口均与地相连,所述继电器的第三端口和第一端口分别与所述数据输出端口、所述数据输入端口电性连接。
3.根据权利要求2所述的电锁隔离电路,其特征在于,所述电锁隔离电路还包括滤波模块,所述滤波模块与所述芯片的通信接收端口电性连接,所述滤波模块用于过滤向所述通信接收端口发送的通信信号。
4.根据权利要求1所述的电锁隔离电路,其特征在于,所述负载调节模块包括负载电路、分别与所述负载电路电性连接的调节电路、第一滤波电路、第二滤波电路、第三滤波电路和第四滤波电路。
5.根据权利要求4所述的电锁隔离电路,其特征在于,所述调节电路包括电阻、与所述电阻电性连接的插座和分别设于所述电阻与所述插座之间的第一稳压管和第二稳压管,所述插座上设有第一跳线帽和第二跳线帽。
6.根据权利要求4所述的电锁隔离电路,其特征在于,所述负载电路包括与所述芯片的第一射频输出端口电性连接的第一子负载电路和与所述芯片的第二射频输出端口电性连接的第二子负载电路。
7.根据权利要求6所述的电锁隔离电路,其特征在于,所述第一子负载电路包括第一电感、与所述第一电感串联的第二电感和与所述第二电感串联的第三电容,所述第二子负载电路包括第三电感、与所述第三电感串联的第四电感和与所述第四电感串联的第四电容,所述第三电容与所述第四电容之间设有第五电容,所述第五电容的输出端与所述调节电路电性连接。
8.根据权利要求7所述的电锁隔离电路,其特征在于,所述第一子负载电路与所述第二子负载电路之间设有第五过滤电路,所述第五过滤电路包括串联在所述第一电感与所述第二电感之间的第十四电容和与所述第十四电容串联的第十五电容,且所述第十五电容串联在所述第三电感与所述第四电感之间。
9.根据权利要求7所述的电锁隔离电路,其特征在于,所述第一过滤电路包括第六电容和与所述第六电容并联的第七电容,所述第六电容和所述第七电容的输入端设于所述第四电感与所述第四电容之间,所述第六电容和所述第七电容的输出端与地相连,所述第二过滤电路包括第八电容和与所述第八电容并联的第九电容,所述第八电容和所述第九电容的输入端设于所述第二电感与所述第三电容之间,所述第八电容和所述第九电容的输出端与地相连。
10.根据权利要求7所述的电锁隔离电路,其特征在于,所述第三过滤模块包括与所述第五电容串联的第十电容和与所述第十电容串联的第十一电容,所述第十电容与所述第十一电容之间设有第一负载射频端口,所述第一负载射频端口与所述芯片的第一射频接收端口电性连接,所述第四过滤模块包括与所述第五电容串联的第十二电容和与所述第十二电容串联的第十三电容,所述第十二电容与所述第十三电容之间设有第二负载射频端口,所述第二负载射频端口与所述芯片的第二射频接收端口电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710923108.1A CN107749101B (zh) | 2017-09-30 | 2017-09-30 | 电锁隔离电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710923108.1A CN107749101B (zh) | 2017-09-30 | 2017-09-30 | 电锁隔离电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107749101A true CN107749101A (zh) | 2018-03-02 |
CN107749101B CN107749101B (zh) | 2020-06-26 |
Family
ID=61255424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710923108.1A Active CN107749101B (zh) | 2017-09-30 | 2017-09-30 | 电锁隔离电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107749101B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090032688A (ko) * | 2007-09-28 | 2009-04-01 | 주식회사 아이레보 | 분리 가능한 메인 작동부를 구비하는 디지털 도어록 장치 |
CN202696648U (zh) * | 2012-07-13 | 2013-01-23 | 四川九洲电器集团有限责任公司 | 可调毫米波功率均衡器 |
CN103166671A (zh) * | 2013-03-29 | 2013-06-19 | 上海华兴数字科技有限公司 | 无线收发电路 |
CN104392524A (zh) * | 2014-11-24 | 2015-03-04 | 西南科技大学 | 一种带不间断电源的电控门禁锁硬件装置 |
CN104579307A (zh) * | 2014-11-28 | 2015-04-29 | 中国电子科技集团公司第五十四研究所 | 一种射频无源电感的q值提升电路 |
CN105551116A (zh) * | 2014-10-30 | 2016-05-04 | 陕西高华知本化工科技有限公司 | 一种智能门禁系统 |
-
2017
- 2017-09-30 CN CN201710923108.1A patent/CN107749101B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090032688A (ko) * | 2007-09-28 | 2009-04-01 | 주식회사 아이레보 | 분리 가능한 메인 작동부를 구비하는 디지털 도어록 장치 |
CN202696648U (zh) * | 2012-07-13 | 2013-01-23 | 四川九洲电器集团有限责任公司 | 可调毫米波功率均衡器 |
CN103166671A (zh) * | 2013-03-29 | 2013-06-19 | 上海华兴数字科技有限公司 | 无线收发电路 |
CN105551116A (zh) * | 2014-10-30 | 2016-05-04 | 陕西高华知本化工科技有限公司 | 一种智能门禁系统 |
CN104392524A (zh) * | 2014-11-24 | 2015-03-04 | 西南科技大学 | 一种带不间断电源的电控门禁锁硬件装置 |
CN104579307A (zh) * | 2014-11-28 | 2015-04-29 | 中国电子科技集团公司第五十四研究所 | 一种射频无源电感的q值提升电路 |
Also Published As
Publication number | Publication date |
---|---|
CN107749101B (zh) | 2020-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN214376427U (zh) | 总线阻抗匹配电路及总线系统 | |
CN107749101A (zh) | 电锁隔离电路 | |
CN107332675A (zh) | 无网络变压器的PoE设备 | |
CN201986058U (zh) | 一种lnb供电电路及电视机 | |
CN116483766A (zh) | 一种收费系统接口的切换电路及方法 | |
CN101256621A (zh) | 共用天线电路、读卡器及其切换方法 | |
CN207835483U (zh) | 一种can总线接口电路 | |
CN103118143B (zh) | 串行接口和以太网接口的复用电路 | |
CN206224464U (zh) | 一种具有抗干扰能力的通信装置 | |
CN207283569U (zh) | 无网络变压器的以太网口通信电路 | |
CN207302037U (zh) | 一种基于单芯片的集成光电口的网卡 | |
CN202550527U (zh) | 智能型电机专用驱动器485通信电路 | |
CN210958331U (zh) | 一种串行口之间相互转换的电路 | |
CN210202037U (zh) | 一种电源保护电路及一种蓝牙耳机 | |
CN107579832A (zh) | 无网络变压器的以太网口通信电路 | |
CN204089847U (zh) | 一种iad装置 | |
CN107239428A (zh) | Can接口电路 | |
CN206164519U (zh) | 一种四输出微波变频电路及四输出变频器 | |
CN207853914U (zh) | 无网络变压器的PoE设备 | |
CN211406162U (zh) | 一种串口与音视频输出共用接口电路 | |
CN218471302U (zh) | 一种隔离电路 | |
CN219718254U (zh) | Can卡及信号转换设备 | |
CN217307685U (zh) | 高速率rs485自收发通讯装置 | |
CN213814659U (zh) | Rs232串口转i2c接口的适配器 | |
CN217404398U (zh) | 一种减少占用芯片端口使用的485通讯电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |