CN107735990B - 解调器电路和用于解调的方法 - Google Patents

Abstract

在一个实施例中，一种解调器电路包括：用于接收包络信号(Senv)的输入(11)；用于在其输出(9)处提供开关参考信号(Sref1)的单元(REF)，开关参考信号(Sref1)根据包络信号(Senv)并且根据解调器电路的输出信号(Sout)来被提供，单元(REF)耦合到输入(11)；滤波器部件(RC)，其连接到用于提供开关参考信号(Sref1)的单元(REF)的输出(9)，滤波器部件(RC)用于根据开关参考信号(Sref1)来提供经滤波的开关参考信号(Sref2)；以及比较器(CMP)，具有耦合到解调器电路的输入(11)的第一输入(13)、耦合到滤波器部件(RC)的输出的第二输入(14)，并且具有用于提供输出信号(Sout)的输出(12)。输出信号(Sout)取决于经滤波的开关参考信号(Sref2)与包络信号(Senv)之间的差异。还规定了相应的用于解调的方法。

Description

解调器电路和用于解调的方法

技术领域

本申请的领域是射频识别RFID技术。特别地，本申请涉及解调器电路和用于解调的方法，特别是涉及幅移键控ASK调制信号的解调。

背景技术

所规定的电路和方法可以用于支持点对点P2P通信模式和/或卡仿真模式的无源应答器解调器、有源应答器解调器和近场通信NFC设备。

ASK是数字形式的幅度调制AM。本申请中使用的调制为ASK，但是术语AM和ASK可互换地使用。

在高频HF中，从询问器/读取器到标签或P2P、启动器到目标的RFID/NFC系统信令受到由读取器对载波信号的幅度调制影响。在ISO 14443B、FeliCa和ISO 15693的情况下，使用在8％至30％之间的AM指数。在一些协议中，限制更严格。在数据速率为106kbps的ISO14443A的情况下，幅度调制为100％，允许高达5％的残留信号，这实际上对应于所谓的开关键控OOK。

调制指数是幅度调制信号上的调制电平的指示符。它是关于未调制载波信号的幅度变化程度的度量。调制指数根据与本申请相关的RFID标准(例如NFCIP-1标准)被定义为峰值和最小信号幅度之差与峰值和最小信号幅度之和的商。这在下面的调制指数公式中表示：

其中a表示调制信号的峰值幅度a，而b表示调制信号的最小幅度b。

调制指数可能以百分比来表示。例如，8％的调制指数可以表示为14.8％的调制深度。

除了幅度调制指数的这个基本差异之外，ISO规定的协议在数据信令结构方面也有很大差异。

ISO 14443A和NFC论坛NFC-A技术基于使用改进的米勒脉冲位置编码的OOK调制。图1示出了根据ISO 14443A的具有帧起始SOF、数据和帧结束EOF的调制载波信号。图2描绘了相应的包络信号。载波本身由于其高的频率而无法识别出。可以看出，作为通信的报头的SOF符号仅由一个脉冲组成。EOF由非调制周期标记。

ISO 14443B和NFC论坛NFC-B技术采用直接位编码。图3描绘了相应地调制的载波信号，图4示出了相应的包络信号。SOF符号由十到十一位的低位、后跟二到三位的高位组成。EOF由一些低位表示。

也称为NFC-F技术的FeliCa协议是完全不同的。数据被曼彻斯特编码在212KHz或424KHz的子载波时钟上。SOF具有一串48个或更多个未调制的子载波时钟。数据的开始由子载波的第一相位变化标记。EOF用数据来发信号通知。图5示出了所得到的调制载波信号，图6示出了相应的包络信号。

由于使用OOK和ASK，通常采用两种类型的解调器：OOK解调器和ASK解调器。ASK解调器必须在允许的调制指数的范围内操作，例如在FeliCa的情况下为8-30％并且在ISO14443B的情况下为8-14％。在ISO 14443B的情况下，由于SOF的结构，解调器必须以足够小的定时失真来检测甚至第一幅度变化。另一方面，FeliCa信令允许解调器使用启动时钟信号来执行解调器的稳定。因此，启动时钟上的定时失真可能高于允许的定时失真，但是在几个(例如，十个)时钟之后降低到允许的电平以下。由解调器引入的可以由后续的数字信号处理容忍的时间失真或脉冲宽度PW失真对于ISO 14443B和FeliCa是十分不同的。解调器的定时失真主要是由非理想的(即倾斜的)AM信号形状引起的。在ISO 14443B的情况下将AM信号的允许的坡度比看作位持续时间的百分比，倾斜可能需要多达两倍的16个载波周期，其相当于9.44μs的位持续时间内的大约为3.6μs，其占据大约25％的位持续时间。FeliCa 212允许为4.8μs的位持续时间内的2μs的2倍的最大斜率，其构成了大约为80％的位持续时间。

对ISO 14443B解调的要求是接收每个，也即，即使第一AM调制转换正确和具有足够低的PW失真。然而，对PW失真的要求并不像FeliCa协议那么严格。

FeliCa协议对于PW失真的要求非常严格，但是解调器可以使用几个启动AM调制时钟脉冲，作为稳定解调器的一种手段。需要这种稳定，因为输入的包络信号在初始信号电平(即在AM信号的幅度)方面有很大不同，因为所使用的AM调制指数不同并且AM包络信号倾斜。

为了满足这些冲突的要求，通常在已知的解决方案中采用不同结构的两个AM解调器。

在用于ISO 14443B的现有技术的解调器中，ASK调制信号被整流和滤波以生成包络信号。解调的工作原理是将包络信号与通过对包络信号进行低通滤波而生成的参考信号相比较。参考电压生成的时间常数是可调的，并且可以跟踪数据速率。包络和参考信号的比较在比较器上执行，该比较器输出数字化的解调信号。比较器的输出也用作比较器阈值电压符号的控制，该符号被添加到参考电压以产生迟滞。阈值电压幅度取决于比较器的偏移。比较器的输出连接到噪声去除电路，噪声去除电路通过延迟输出信号来拒绝短脉冲。相应的现有技术的解调器的操作在图7中示出。在第一调制脉冲之前，参考信号稳定到与包络信号相同的电平。迟滞被设置为使得具有迟滞的阈值电压低于包络信号。当比较器检测到相交事件时，它将使迟滞反转，使得阈值电压高于包络信号。参考电压用具有预定义的时间常数的滤波器滤波。不幸的是，解调器不适合于ISO 14443A信号。

用于FeliCa的现有技术的解调器通常使用信号的AC耦合来实现解调所需要的稳定性。这样的AC耦合的ASK解调器电路由天线、作为包络检测器的整流二极管、串联连接的电容器、放大器和数据分割器组成。由天线接收的RF信号首先由二极管整流，并且然后通过电容器。电容器切除DC分量，并且仅使AC分量通过，以作为包络信号的微分器。所得到的微分信号被放大并且提供给数据分割器，数据分割器使用预定阈值并且将模拟信号转换成数据符号“0”和“1”。相应的信号在图8中示出。数据分割器具有窗口比较器，窗口比较器具有上和下参考。当微分信号利用下降沿与下参考信号相交时，数字化的信号将其电平变为高电平。一旦微分信号利用上升沿与上参考信号相交，它就会将数字信号的电平变为低电平。当下限参考值与上升沿相交并且上参考信号与下降沿相交时，数字化的信号的电平不变。

由于使用两个解调器导致实现的成本增加，本发明的目的之一是定义单个解调器电路和相应的方法，其满足如上所述的HF RFID中使用的不同标准的冲突要求。

发明内容

目的是通过独立专利权利要求的主题来解决的。在从属权利要求中限定了实施例和发展。

除非另有说明，否则上述定义也适用于以下实施例的描述。

在一个实施例中，解调器电路包括用于接收包络信号的输入、用于在其输出处提供开关参考信号的单元、滤波器部件和比较器。用于提供开关参考信号的单元耦合到输入。开关参考信号根据包络信号并且根据解调器电路的输出信号来被提供。滤波器部件连接到用于提供开关参考信号的单元的输出。滤波器部件用于根据开关参考信号来提供经滤波的开关参考信号。比较器具有耦合到解调器电路的输入的第一输入、耦合到滤波器部件的输出的第二输入和用于提供输出信号的输出，输出信号取决于经滤波的开关参考信号与包络信号之间的差异。

解调器接收包络信号，并且从包络信号生成开关参考信号。上述开关参考信号被滤波以生成经滤波的开关参考信号，经滤波的开关参考信号表示要由比较器使用的慢跟踪参考。上述比较在包络信号与经滤波的开关参考信号之间进行。该比较的结果被反映在也用于生成开关参考信号的输出信号中。

由于随后被滤波的开关参考信号的产生，所提出的解调器电路能够实现AC耦合的解调器的特征和具有双时间常数的DC耦合的解调器的特征，如以上在单个解调器中描述的。因此，所提出的解调器能够解调ISO 14443A、ISO 14443B和FeliCa读取器信号。

比较器也称为数据分割器。

包络信号包括经整流的幅移键控ASK调制模拟信号。

包络信号例如由读取器生成，并且通过以本领域技术人员已知的方式整流经ASK调制的读取器信号而在应答器中获得。

输出信号包括数字基带信号。

解调器电路的输出信号随后可以提供给解码器，以对由读取器设备发送的数据进行解码。

在发展中，滤波器部件包括具有第一可变电阻器和电容器的低通滤波器。第一可变电阻器与电容器之间的连接节点形成滤波器部件的输出。

开关参考信号被低通滤波，以生成经滤波的开关参考信号。滤波器部件的RC网络保持与包络信号相比较的经滤波的开关参考信号的值。借助于可变电阻器，可以例如利用由包络信号反射的调制信号的数据速率来调节滤波器的时间常数。

在一个实施例中，用于提供开关参考信号的单元包括用于提供增加信号的上变频器块和用于提供减小信号的下变频器块。上变频器块耦合到解调器电路的输入，并且经由第一开关耦合到单元的输出。下变频器块耦合到解调器电路的输入，并且经由第二开关耦合到单元的输出。

增加信号由上变频器块生成，并且以切换的方式提供给单元的输出。减小信号借助于下变频器块生成，并且以切换的方式提供给单元的输出。

本申请中引用的所有信号可以包括例如电压。因此，例如，任何信号的电平表示电压电平。

在开发中，上变频器块包括具有可调放大率的放大器。下变频器块包括具有可调衰减率的衰减器。

上变频器块放大包络信号，以提供增加信号。下变频器块衰减包络信号，以提供减小信号。

在示例性实现中，放大器和衰减器由运算放大器实现。

在替代实施例中，用于提供开关参考信号的单元包括电阻分压器，电阻分压器具有串联连接的第二、第三和第四电阻器。第二电阻器连接到解调器电路的输入。第四电阻器连接到接地电位端子。减小信号在第三和第四电阻器之间的第一连接点处被抽取，并且经由第二开关提供给单元的输出。增加信号在解调器电路的输入处被抽取，并且经由第一开关提供给单元的输出。包络信号在第二和第三电阻器之间的第二连接点处被抽取。第二、第三和第四电阻器中的每个具有可调电阻。

增加和减小信号借助于电阻分压器来生成。可调电阻用于相对于包络信号适配相应信号的增加或减小的电平。

在发展中，增加信号和减小信号均根据包络信号来提供。增加信号的电平以第一可调比率高于包络信号的电平。减小信号的电平以第二可调比率低于包络信号的电平。

在使用上变频器块中的放大器和下变频器块中的衰减器的先前描述的替代方案中，第一可调比率以可调放大率的形式实现。第二可调比率通过可调衰减率来实现。

在具有电阻分压器的第二替代方案中，第一和第二可调比率通过所讨论的电阻器的电阻的比率来实现。

在示例中，增加信号的电平是包络信号的电平的105％，并且减小信号的电平是包络信号的电平的95％。优选地，第一和第二可调比率被选择为符合需要被支持的最小调制指数或符合期望的噪声水平。

在开发中，第一开关由输出信号控制，而第二开关由反相输出信号控制，使得开关参考信号包括增加或减小信号。

一旦借助于输出信号闭合第一开关，则第二开关断开并且增加信号被提供给滤波器部件并且形成用于与包络信号相比较的基础。在第一开关按照输出信号的控制被断开的情况下，第二开关闭合，并且减小信号被提供给滤波器部件并且随后形成用于与包络信号相比较的基础。

特别地，第一和第二开关借助于比较器的输出信号来控制，使得与衰减的包络信号相对应的减小信号在其中比较器的输出为逻辑低的非调制状态的下连接到滤波器部件，而与放大的包络信号相对应的增加信号在其中比较器的输出为逻辑高的调制状态下连接到滤波器部件。

每当开关参考信号从增加信号切换到减小信号时，滤波器部件实现经滤波的开关参考信号的缓慢转变，反之亦然。

在开发中，比较器具有内建迟滞。

内建迟滞避免了输出信号中的毛刺。因此，在示例实现中，输出信号可以直接用于控制第一和第二开关。

在一个实施例中，一种用于解调的方法包括以下步骤：提供包络信号，根据包络信号并且根据输出信号来生成开关参考信号，对开关参考信号进行滤波以提供经滤波的开关参考信号，以及将经滤波的开关参考信号与包络信号相比较，并且根据比较来提供输出信号。

由于包络信号与其相比较的阈值(即经滤波的开关参考信号)可以根据比较的结果在不同的电平之间进行切换，所以所提出的方法能够实现包络信号的AC耦合的解调以及DC耦合的解调。

所提出的方法可以借助于例如所述的解调器电路来实现。

在开发中，开关参考信号的生成包括：

增加包络信号的电平以便提供增加信号，

减小包络信号的电平以便提供减小信号，

根据输出信号的电平，提供增加信号或减小信号作为开关参考信号。

在替代实施例中，生成开关参考信号包括：

使用包络信号作为增加信号，

减小包络信号的电平，

进一步减小包络信号的电平以便提供减小信号。

在两种替代方案中，根据输出信号的电平，增加信号或减小信号被提供作为开关参考信号。

在另一实施例中，开关参考信号初始包括减小信号。

由此，当没有叠加在包络信号上的调制时，在比较中使用具有低于包络信号的电平的减小信号。因此，当接收到第一调制脉冲时，解调如同被设计用于解调ISO 14443B信号的具有双时间常数的DC耦合的解调一样工作。

在接收到FeliCa前导码的情况下，解调从减小信号的阈值开始，并且缓慢地稳定到大约在调制深度的中间的阈值，而不管调制指数如何。因此，它如同AC耦合的解调一样工作。

附图说明

下面的文本参考附图使用示例性实施例详细地解释所提出的原理。在功能上相同或具有相同效果的部件和电路元件具有相同的附图标记。只要电路部分或部件在功能上彼此相对应，在下面的每个图中将不再重复对它们的描述。

图1示出了根据ISO 14443A(NFC-A)调制的RF信号，

图2示出了与图1的调制信号相对应的包络信号，

图3示出了根据ISO 14443B(NFC-B)调制的RF信号，

图4示出了与图3的调制信号相对应的包络信号，

图5示出了根据FeliCa(NFC-F)调制的RF信号，

图6示出了与图5的调制信号相对应的包络信号，

图7示出了针对ISO 14443B设计的现有技术的解调器的信号，

图8示出了现有技术的AC耦合的解调器的信号，

图9示出了所提出的解调器电路的第一示例性实施例，

图10示出了所提出的解调器电路的第二示例性实施例，

图11示出了与图9和10的实施例相对应的信号，以及

图12示出了与图9和10的实施例相对应的信号。

具体实施方式

图9示出了所提出的解调器电路的第一示例性实施例。解调器电路包括用于接收包络信号Senv的输入11、用于提供开关参考信号Srefl的单元REF、滤波器部件RC、比较器CMP、和用于提供输出信号Sout的输出12。单元REF耦合到输入11。单元REF具有上变频器块UP、下变频器块DWN、第一开关SW1、第二开关SW2和输出9。滤波器部件RC具有第一可变电阻器R1和电容器C1。第一可变电阻器R1的一个端子耦合到单元REF的输出。第一可变电阻器R1的第二端子连接到电容器C1的一个端子。电容器C1的另一端子连接到参考电位端子10。比较器CMP具有耦合到输入11的第一输入13。比较器CMP还具有耦合到滤波器部件RC的输出的第二输入14，上述输出由第一可变电阻器R1与电容器C1之间的连接点表示。比较器CMP的输出形成输出12。滤波器部件RC实现用于开关参考信号Srefl的低通滤波器。在滤波器部件RC的输出处提供有经滤波的开关参考信号Sref2。输出信号Sout用于控制单元REF的第一和第二开关SW1、SW2。其中，第二开关SW2由输出信号Sout的反相来控制。

上变频器块UP一方面连接到输入11，并且另一方面经由第一开关SW1连接到单元REF的输出9。下变频器块DWN在一侧耦合到解调器电路的输入11，并且在另一侧经由第二开关SW2耦合到单元REF的输出9。上变频器块UP提供增加信号Sup，而下变频器块DWN提供减小信号Sdwn。

包络信号Senv被提供给解调器电路的输入11。包络信号Senv直接传递给比较器CMP的第一输入。此外，包络信号Senv在单元REF中被处理，即，包络信号Senv在上变频器块UP中被放大并且被提供作为增加信号Sup，并且包络信号Senv在下变频器块DWN中被衰减并且被提供作为减小信号Sdwn。取决于数字输出信号Sout的状态，第一开关SW1或第二开关SW2闭合。每当输出信号Sout处于逻辑低时，表示包络信号Senv的衰减版本的减小信号Sdwn连接到滤波器部件RC。在输出信号Sout为逻辑高的情况下，第一开关SW1闭合，并且表示包络信号Senv的放大版本的增加信号Sup连接到滤波器部件RC。因此，取决于输出信号Sout的状态，开关参考信号Srefl包括增加信号Sup或减小信号Sdwn。

开关参考信号Srefl在滤波器部件RC中进行低通滤波，并且作为经滤波的开关参考信号Sref2提供给比较器CMP的第二输入14。

比较器CMP将包络信号Senv与经滤波的开关参考信号Sref2相比较，并且提供输出信号Sout作为结果。

所提出的解调器使用两个附加信号(即增加信号Sup和减小信号Sdwn)以产生参考，即经滤波的开关参考信号Sref2，包络信号Senv与经滤波的开关参考信号Sref2相比较以用于数字化。滤波器部件RC保持参考值。增加信号Sup与减小信号Sdwn之间的切换由解调比较器CMP的状态来控制。初始，在任何信令开始之前，减小信号Sdwn用于开关参考信号Sref1。这模拟了典型的ISO 14443B解调器的操作，如在现有技术的实现中那样。解调器甚至能够检测幅度的第一变化。一旦比较器CMP检测到由AM调制引起的包络信号Senv的幅度变化，则开关参考信号Srefl被切换到增加信号Sup。

简言之，所描述的解调器电路能够通过将包络信号Senv与从包络信号Senv的放大或包络信号Senv的衰减而生成的经滤波的开关参考信号Sref2相比较、来将ASK调制的模拟包络信号Senv解调成包含数字数据的数字输出信号Sout，其中需要对哪个信号进行滤波的决定借助于输出信号Sout来推断。

因此，所描述的解调器电路在一个单个部件中实现了现有技术的AC耦合的解调器和现有技术的DC解调器的功能。因此实现被简化了并且更便宜。

图10示出了所提出的解调器电路的第二示例性实施例。图10的实施例与图9中描述的实施例相对应，除了用于提供开关参考信号Srefl的单元REF的实现和可选的毛刺滤波器GF。在图10中，单元REF包括电阻分压器，该电阻分压器具有串联连接的第二、第三和第四电阻器R2、R3、R4。第二电阻器R2连接到解调器电路的输入11，并且经由第二连接点16连接到第三电阻器R3。第三电阻器R3的另一端子经由第一连接点15连接到第四电阻器R4。第四电阻器R4也连接到参考电位端子10。第二、第三和第四电阻器R2、R3、R4中的每个具有可调电阻。第一开关SW1耦合在输入11与单元REF的输出9之间。第二开关SW2连接在第一连接点15与单元REF的输出9之间。增加信号Sup在解调器电路的输入11处被抽取，并且经由第一开关SW1提供给单元REF的输出9。包络信号Senv在第二连接点16处被抽取，并且被直接提供给比较器CMP的第一输入13。减小信号在第一连接点15处被抽取，并且经由第二开关SW2提供给单元REF的输出9。

在该示例性实施例中，解调器电路的输入11处的包络信号Senv用作增加信号Sup。借助于电阻分压器R2、R3、R4，与增加信号Sup相比，包络信号Senv具有略微降低的电平，并且用作比较器CMP的第一输入13处的包络信号Senv。此外，借助于电阻分压器R2、R3、R4，减小信号Sdwn被生成并且以切换的方式提供给单元REF的输出9。因此，比较器CMP的第一输入13处的包络信号Senv的电平在经由滤波器部件RC交替地提供给比较器CMP的第二输入14的增加信号Sup的电平和减小信号Sdwn的电平之间。

使用可变电阻器R2、R3、R4的目的是能够选择和调节包络信号Senv的放大和衰减率。

毛刺滤波器GF一方面连接到比较器CMP的输出12，并且另一方面连接到第一和第二开关SW1、SW2。毛刺滤波器GF在其转换期间对输出信号Sout的可能毛刺进行滤波。因此，避免了在输出信号Sout稳定到其预期值之前出现的输出信号Sout的不期望的脉冲。

下面参考图11和12描述第一和第二示例性实施例的操作。

图11示出了与图9和10中的实施例相对应的信号图。参考时间来对信号电平进行描绘。如上所述，信号电平可以由电压电平表示。图11的上部示出了包络信号Senv、增加信号Sup、减小信号Sdwn和经滤波的开关参考信号Sref2。图11的下部描绘了表示从包络信号Senv确定的数字化值的输出信号Sout。

在该示例中，包络信号Senv以因子1.05被放大，以提供增加信号Sup。此外，包络信号Senv以衰减因子0.95被衰减，以提供减小信号Sdwn。可以看出，在开始时，减小信号Sdwn用于开关参考信号，并且被滤波成在比较时使用的经滤波的开关参考信号Sref2。在第一点1处，包络信号Senv与经滤波的开关参考信号Sref2相交。因此，比较器的输出切换并且输出信号Sout的电平变化。增加信号Sup随后用于提供经滤波的开关参考信号Sref2。

一旦包络信号Senv在点2处再次与经滤波的开关参考信号Sref2的电平相交，则比较器输出切换并且输出信号Sout再次改变其电平，这导致在生成经滤波的开关参考信号Sref2时使用减小信号Sdwn。

此外，一旦包络信号Senv与参考Sref2相交，则上述参考Sref2开始向增加信号Sup的电平放电。在包络信号Senv的上升沿，参考Sref2开始充电直到减小信号Sdwn的电平。

对于到达解调器电路的初始脉冲，电路作为具有被缩放到初始包络信号Senv幅度的固定的比较阈值的解调器进行操作。这是解调ISO14443B型信号所需要的基本特性，特别是用于检测SOF。随着包络信号Senv的前进，参考Sref2被移位以使得输出信号Sout的脉宽失真最小化，脉宽失真对于FeliCa信号的解调是很常见的。

因此，与包络信号Senv相比较，经滤波的开关参考信号Sref2的使用解决了在单个解调器电路内根据现有的ISO和NFC标准解调不同类型的信令(特别是识别SOF)的问题。

增加信号高于包络信号Senv以及减小信号Sdwn低于包络信号Senv的因子的选择取决于解调器电路需要检测的最小AM调制。在所描述的实施例中，以示例性方式使用因子1.05，这表示解调器应该在与高于2.5％的调制指数相对应的高于5％的包络信号Senv的幅度变化上触发。所描述的因子或比率可以适应于更高或更低的所需要的最小调制电平。上述适应可以通过调节在第一示例性实施例的放大器或衰减器中使用的放大和衰减率或者通过调节第二示例性实施例中的可变电阻器的电阻值来实现。

由滤波器部件RC实现的时间常数根据要解调的信号的定时来选择。在输入处的FeliCa信号的情况下，将时间常数选择为比位的持续时间长几倍。时间常数的修改通过调节可变电阻器R1的电阻值来实现。

图12示出了与图9和10的实施例相对应的信号图。该图描绘了在存在具有其典型的未调制的子载波时钟脉冲的FeliCa SOF的情况下所提出的解调器电路的行为。

如上所述，初始使用减小信号Sdwn来提供经滤波的开关参考信号Sref2。在该示例中，减小信号Sdwn与包络信号Senv乘以因子0.95相对应。在比较中使用的经滤波的开关参考信号Sref2的电平从其初始值逐渐变化到与经调制的和非调制的包络信号Senv电平之间的中点相对应的电平，即，与增加和减小信号Sup、Sdwn的电平之间的中点相对应的电平。经滤波的开关参考信号Sref2的电平以50％的调制深度稳定。因此，输出信号具有50％的占空比或比率，以产生具有非常低或甚至没有PW失真的输出信号。这在解调FeliCa信号时很重要。

附图标记列表

1，2：时间点

10：参考电位端子

11，13，14：输入

9，12：输出

15，16：连接点

REF：单元

RC：滤波器部件

CMP：比较器

UP，DWN：变频块

R1，R2，R3，R4：电阻器

C1：电容器

SW1，SW2：开关

Senv，Sup，Sdwn：信号

Srefl，Sref2，Sout：信号

GF：毛刺滤波器

Claims (13)

1.一种解调器电路，包括：

输入(11)，用于接收包络信号(Senv)，

单元(REF)，用于在所述单元(REF)的输出(9)处提供开关参考信号(Sref1)，所述开关参考信号(Sref1)根据所述包络信号(Senv)并且根据所述解调器电路的输出信号(Sout)来被提供，所述单元(REF)耦合到所述输入(11)，

滤波器部件(RC)，其连接到用于提供所述开关参考信号(Sref1)的所述单元(REF)的输出(9)，所述滤波器部件(RC)用于根据所述开关参考信号(Sref1)来提供经滤波的开关参考信号(Sref2)，以及

比较器(CMP)，具有耦合到所述解调器电路的输入(11)的第一输入(13)、耦合到所述滤波器部件(RC)的输出的第二输入(14)，并且具有用于提供所述输出信号(Sout)的输出(12)，所述输出信号(Sout)取决于所述经滤波的开关参考信号(Sref2)与所述包络信号(Senv)之间的差异，

其中用于提供所述开关参考信号(Sref1)的所述单元(REF)包括：

用于提供增加信号(Sup)的上变频器块(UP)，所述上变频器块(UP)耦合到所述解调器电路的输入(11)并且经由第一开关(SW1)耦合到所述单元(REF)的输出(9)，以及

用于提供减小信号(Sdwn)的下变频器块(DWN)，所述下变频器块(DWN)耦合到所述解调器电路的输入(11)并且经由第二开关(SW2)耦合到所述单元(REF)的输出(9)。

2.根据权利要求1所述的解调器电路，

其中所述上变频器块(UP)包括具有可调放大率的放大器，并且其中所述下变频器块(DWN)包括具有可调衰减率的衰减器。

3.一种解调器电路，包括：

输入(11)，用于接收包络信号(Senv)，

单元(REF)，用于在所述单元(REF)的输出(9)处提供开关参考信号(Sref1)，所述开关参考信号(Sref1)根据所述包络信号(Senv)并且根据所述解调器电路的输出信号(Sout)来被提供，所述单元(REF)耦合到所述输入(11)，

滤波器部件(RC)，其连接到用于提供所述开关参考信号(Sref1)的所述单元(REF)的输出(9)，所述滤波器部件(RC)用于根据所述开关参考信号(Sref1)来提供经滤波的开关参考信号(Sref2)，以及

比较器(CMP)，具有耦合到所述解调器电路的输入(11)的第一输入(13)、耦合到所述滤波器部件(RC)的输出的第二输入(14)，并且具有用于提供所述输出信号(Sout)的输出(12)，所述输出信号(Sout)取决于所述经滤波的开关参考信号(Sref2)与所述包络信号(Senv)之间的差异，

其中用于提供所述开关参考信号(Sref1)的所述单元(REF)包括具有串联连接的第二电阻器、第三电阻器和第四电阻器的电阻分压器(R2，R3，R4)，所述第二电阻器(R2)连接到所述解调器电路的输入(11)，并且所述第四电阻器(R4)连接到接地电位端子(10)，

其中减小信号(Sdwn)在所述第三电阻器(R3)和所述第四电阻器(R4)之间的第一连接点(15)处被抽取，并且经由第二开关(SW2)被提供给所述单元(REF)的输出(9)，

其中增加信号(Sup)在所述解调器电路的输入(11)处被抽取，并且经由第一开关(SW1)被提供给所述单元(REF)的输出(9)，

其中所述包络信号(Senv)在所述第二电阻器(R2)和所述第三电阻器(R3)之间的第二连接点(16)处被抽取，

其中所述第二电阻器(R2)、所述第三电阻器(R3)和所述第四电阻器(R4)中的每个电阻器具有可调电阻。

4.根据权利要求1-3中任一项所述的解调器电路，

其中所述包络信号(Senv)包括经整流的幅移键控ASK调制模拟信号。

5.根据权利要求1-3中任一项所述的解调器电路，

其中所述输出信号(Sout)包括数字基带信号。

6.根据权利要求1-3中任一项所述的解调器电路，

其中所述滤波器部件(RC)包括低通滤波器，所述低通滤波器具有第一可变电阻器(R1)和电容器(C1)，并且其中所述第一可变电阻器(R1)与所述电容器(C1)之间的连接节点形成所述滤波器部件(RC)的输出。

7.根据权利要求1-3中任一项所述的解调器电路，

其中所述增加信号(Sup)和所述减小信号(Sdwn)均根据所述包络信号(Senv)被提供，

其中所述增加信号(Sup)的电平以第一可调比率高于所述包络信号(Senv)的电平，并且

其中所述减小信号(Sdwn)的电平以第二可调比率低于所述包络信号(Senv)的电平。

8.根据权利要求1-3中任一项所述的解调器电路，

其中所述第一开关(SW1)由所述输出信号(Sout)控制，并且所述第二开关(SW2)由经反相的输出信号(Sout)控制，使得所述开关参考信号(Sref1)包括所述增加信号(Sup)或所述减小信号(Sdwn)。

9.根据权利要求1-3中任一项所述的解调器电路，

其中所述比较器(CMP)具有内建迟滞。

10.一种用于解调的方法，包括以下步骤：

提供包络信号(Senv)，

根据所述包络信号(Senv)并且根据输出信号(Sout)来生成开关参考信号(Sref1)，

对所述开关参考信号(Sref1)进行滤波，以提供经滤波的开关参考信号(Sref2)，以及

将所述经滤波的开关参考信号(Sref2)与所述包络信号(Senv)相比较，并且根据所述比较来提供所述输出信号(Sout)，

其中生成所述开关参考信号(Sref1)包括：

增加所述包络信号(Senv)的电平，以便提供增加信号(Sup)，

减小所述包络信号(Senv)的电平，以便提供减小信号(Sdwn)。

11.一种用于解调的方法，包括以下步骤：

提供包络信号(Senv)，

减小所述包络信号(Senv)的电平，以便提供第二包络信号，

根据所述包络信号(Senv)并且根据输出信号(Sout)来生成开关参考信号(Sref1)，

对所述开关参考信号(Sref1)进行滤波，以提供经滤波的开关参考信号(Sref2)，以及

将所述经滤波的开关参考信号(Sref2)与所述第二包络信号相比较，并且根据所述比较来提供所述输出信号(Sout)，

其中生成所述开关参考信号(Sref1)包括：

提供增加信号(Sup)，所述增加信号(Sup)为所述包络信号，以及

进一步减小所述包络信号(Senv)的电平，以便提供减小信号(Sdwn)。

12.根据权利要求10或11所述的方法，

根据所述输出信号(Sout)的电平，提供所述增加信号(Sup)或所述减小信号(Sdwn)作为所述开关参考信号(Sref1)。

13.根据权利要求12所述的方法，

其中所述开关参考信号(Sref1)初始包括所述减小信号(Sdwn)。

Images