CN103795346A

CN103795346A - 射频识别中的检波解调电路

Info

Publication number: CN103795346A
Application number: CN201210434805.8A
Authority: CN
Inventors: 傅志军; 马和良
Original assignee: Shanghai Huahong Integrated Circuit Co Ltd
Current assignee: Shanghai Huahong Integrated Circuit Co Ltd
Priority date: 2012-11-02
Filing date: 2012-11-02
Publication date: 2014-05-14

Abstract

本发明公开了一种射频识别中的检波解调电路，包括：一耦合电路，一检波电路和一滤波比较电路；所述检波电路，包括：第一NMOS管，其栅极和漏极与副端电感的一端相连接；第二NMOS管，其栅极和漏极与副端电感的另一端相连接；所述第一NMOS管的源极和第二NMOS管的源极与第一电阻的一端相连接；该第一电阻的另一端与第四电阻的一端和第二电容的一端相连接，其连接的端点记为A1；所述第二电容的另一端接地；所述第四电阻的另一端与第三NMOS管的栅极和漏极相连接，第三NMOS管的源极接地。本发明能更有利于解调电路的解调。

Description

射频识别中的检波解调电路

技术领域

本发明涉及模拟集成电路中的检波解调电路领域，特别是涉及一种射频识别中的检波解调电路。

背景技术

在射频识别中，由于射频识别卡片大都是无源的，所以射频识别卡片电路的设计就相当关键和重要。在射频识别中，读卡机发出来的是带凹槽的正弦波信号，也可以理解成调幅信号，射频识别卡片需要耦合读卡机发出来的正弦波信号，一方面需要从正弦波信号中获得稳定的电源电压，供给其他电路模块正常工作所需的电压；另一方面需要将正弦波信号波形中的凹槽检波并解调出来，解调出正确的数字信号送给数字电路继续处理。

参见图1所示，现有的用于射频识别的检波解调电路，包括：由原端电感L1，副端电感L2和电容C1组成的耦合电路；由NMOS晶体管M1～M6，PMOS晶体管M6～M8，电阻R1，电容C2组成的检波电路；由一迟滞比较器CZBJ，电阻R2、R3，电容C3、C4组成的滤波比较电路。

所述检波电路中NMOS晶体管M1和M2进行初步的信号检波，其它器件对检波后的凹槽包络波形进行进一步处理。NMOS晶体管M3，M4和M5构成三路电流通路；当工作场强较小时，NMOS晶体管M3这路开启；当工作场强增大时，NMOS晶体管M4这路也开启，当工作场强再增大时，三路电流通路就同时开启；通过电阻R1分压从而保证A点在一个适当的电位上。NMOS晶体管M3，M4和M5的栅极都是接同一个偏置电压VB。PMOS晶体管M6，M7和M8都是二极管连接方式，随着A点电压增大会自动开启所述三路电流通路。电容C2为高频滤波电容。

当凹槽来临的时候，上述检波电路并不会有大电流去拉凹槽包络，对凹槽包络的形状改变没有帮助。在凹槽期间，A点的电位却有可能降低零电平的位置，这将影响凹槽包络上升的速度。

发明内容

本发明要解决的技术问题是提供一种射频识别中的检波解调电路，能更有利于解调电路的解调。

为解决上述技术问题，本发明的射频识别中的检波解调电路，包括：一耦合电路，一检波电路和一滤波比较电路；

所述耦合电路，包括：原端电感，副端电感和第一电容；所述第一电容与副端电感并联连接，输入的正弦波信号通过原端电感耦合到副端电感，并与所述第一电容发生谐振，产生谐振电压；

所述滤波比较电路，包括：一迟滞比较器；一第二电阻，其一端与第四电容的一端和所述迟滞比较器的正端相连接，该第四电容的另一端接地；一第三电阻，其一端与所述第二电阻的另一端相连接，该第三电阻的另一端与第三电容的一端和所述迟滞比较器的负端相连接，该第三电容的另一端接地；其中，

所述检波电路，包括：第一NMOS管，其栅极和漏极与副端电感的一端相连接；第二NMOS管，其栅极和漏极与副端电感的另一端相连接；所述第一NMOS管的源极和第二NMOS管的源极与第一电阻的一端相连接；该第一电阻的另一端与第四电阻的一端和第二电容的一端相连接，其连接的端点记为A1；所述第二电容的另一端接地；所述第四电阻的另一端与第三NMOS管的栅极和漏极相连接，第三NMOS管的源极接地；

所述第三电阻与第二电阻的连接端与所述端点A1相连接。

本发明在传统的检波解调电路的基础上，对检波电路作了改进，将一电阻和二极管连接的NMOS管串联，作为检波的负载电阻；当端点A1的电压升高时，该支路的电流就随之增大，这样能有效的改善凹槽包络的形状，更有利于解调电路的解调。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的用于射频识别的检波解调电路原理图；

图2是所述射频识别中的检波解调电路一实施例原理图。

具体实施方式

参见图2所示，在下面的实施例中，所述射频识别中的检波解调电路，包括：一耦合电路，一检波电路和一滤波比较电路。

读卡机发出来的是带凹槽的正弦波信号，其中的凹槽就是需要解调的模拟信号，射频识别卡片需要耦合读卡机发出来的正弦波信号波形，然后检波电路对正弦波信号中的凹槽进行检波，获得凹槽的包络形状，再通过滤波比较电路解调出相对应的数字信号。

所述耦合电路，包括：原端电感L1，副端电感L2和电容C1。所述电容C1与副端电感L2并联连接，输入的正弦波信号IN通过原端电感L1和副端电感L2耦合到射频识别卡片端，并与所述电容C1发生谐振，产生较高的谐振电压。

所述检波电路，包括：第一NMOS管M1A，第二NMOS管M2A，电阻R1A，电阻R4，第三NMOS管M3，电容C2A。

第一NMOS管M1A的栅极和漏极与副端电感L2的一端相连接。第二NMOS管M2A的栅极和漏极与副端电感L2的另一端相连接。所述第一NMOS管M1A的源极和第二NMOS管M2A的源极与电阻R1A的一端相连接。

电阻R1A的另一端与电阻R4的一端和电容C2A的一端相连接，其连接的端点记为A1。电容C2A的另一端接地。电阻R4的另一端与第三NMOS管M3的栅极和漏极相连接，第三NMOS管M3的源极接地。

第一NMOS管M1A和第二NMOS管M2A对天线端的信号进行初步的检波，将凹槽信号的包络形状检波出来。第三NMOS管M3为二极管连接的NMOS管，它和电阻R4串联，相当于检波的负载电阻；M3和R4串联的这路支路的电流比传统的检波电路的电流大，随着场强的增加电流还会随之增加。当凹槽刚来临的时候，由于流过检波电路的电流仍然较大，会将下降的凹槽包络往下拉，增加后面滤波比较电路中两路滤波后的电压差，有利于解调电路的解调。在凹槽期间，由于二极管连接的NMOS管M3可以使得凹槽包络的低电压值处于一个饱和状态，将最低的电压维持在阈值电压附近，这有利于凹槽包络的快速上升，也有利于解调电路的解调。电阻R1A可以适当分压降低A1点的电压，A1点的电压升高，检波电路的电流就随之增大，A1点电压太高容易损坏内部的器件。电容C2A为高频滤波电容，滤波凹槽包络中的高频信号。

所述滤波比较电路，包括：一迟滞比较器CZBJ，电阻R2、R3，电容C3、C4。

电阻R2的一端与电容C4的一端和所述迟滞比较器CZBJ的正端相连接，电容C4的另一端接地。电阻R3的一端与电阻R2的另一端与所述端点A1相连接。电阻R3的另一端与电容C3的一端和所述迟滞比较器CZBJ的负端相连接，电容C3的另一端接地。

经过检波电路检波后的凹槽包络基本无毛刺、形状也较完整。电阻R2和电容C4，电阻R3和电容C3构成两路不同程度的滤波，经过这两路不通程度的滤波后，在凹槽期间就形成两个不同的输入信号，输入给所述迟滞比较器CZBJ后就比较容易解调出相对应的数字信号。整个检波滤波电路也更加有利于解调电路的解调。

虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。

Claims

1.一种射频识别中的检波解调电路，包括：一耦合电路，一检波电路和一滤波比较电路；

所述滤波比较电路，包括：一迟滞比较器；一第二电阻，其一端与第四电容的一端和所述迟滞比较器的正端相连接，该第四电容的另一端接地；一第三电阻，其一端与所述第二电阻的另一端相连接，该第三电阻的另一端与第三电容的一端和所述迟滞比较器的负端相连接，该第三电容的另一端接地；

其特征在于，所述检波电路，包括：第一NMOS管，其栅极和漏极与副端电感的一端相连接；第二NMOS管，其栅极和漏极与副端电感的另一端相连接；所述第一NMOS管的源极和第二NMOS管的源极与第一电阻的一端相连接；该第一电阻的另一端与第四电阻的一端和第二电容的一端相连接，其连接的端点记为A1；所述第二电容的另一端接地；所述第四电阻的另一端与第三NMOS管的栅极和漏极相连接，第三NMOS管的源极接地；

所述第三电阻与第二电阻的连接端与所述端点A1相连接。