CN107731893B - 一种带浮空区的低导通电阻双沟槽碳化硅igbt器件与制备方法 - Google Patents

一种带浮空区的低导通电阻双沟槽碳化硅igbt器件与制备方法 Download PDF

Info

Publication number
CN107731893B
CN107731893B CN201710781879.1A CN201710781879A CN107731893B CN 107731893 B CN107731893 B CN 107731893B CN 201710781879 A CN201710781879 A CN 201710781879A CN 107731893 B CN107731893 B CN 107731893B
Authority
CN
China
Prior art keywords
region
conductive type
type
conductivity type
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710781879.1A
Other languages
English (en)
Other versions
CN107731893A (zh
Inventor
张安平
田凯
祁金伟
杨明超
陈家玉
王旭辉
曾翔君
李留成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Qingxin Semiconductor Technology Co., Ltd
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201710781879.1A priority Critical patent/CN107731893B/zh
Publication of CN107731893A publication Critical patent/CN107731893A/zh
Application granted granted Critical
Publication of CN107731893B publication Critical patent/CN107731893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件与制备方法，器件包括源极、第一导电类型源区接触、第二导电类型基区、重掺杂第二导电类型沟槽区、多晶硅、栅极、槽栅介质、第二导电类型栅氧保护区、第二导电类型浮空区、第一导电类型漂移区、第二导电类型衬底和漏极。本发明所述第二导电类型栅氧保护区下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压；重掺杂第二导电类型沟槽区有效屏蔽栅氧电场，保护栅氧。

Description

一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件与制备 方法
技术领域
本发明属于微电子和电力电子的碳化硅功率器件领域，特别涉及一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件与制备方法。
背景技术
宽禁带半导体碳化硅因其禁带宽度大、高热导率、高击穿场强、高电子饱和速度以及强抗辐射性，使得碳化硅功率半导体器件能够应用于高温、高压、高频以及强辐射的工作环境下。在功率电子领域，IGBT因其存在电导调制效应，导通电阻小，广泛应用与高压领域。
但是在IGBT中，栅氧直接暴露于漂移区中，其栅氧拐角处电场集中。SiC的介电常数是SiO2介电常数的2.5倍，在关断状态，根据高斯定理，SiO2层所承受的耐压应该是漂移区SiC的2.5倍，这使得栅氧拐角处在没有达到SiC临界击穿电场时栅氧已经被提前击穿，器件可靠性下降。
为解决栅氧提前击穿的情况，一种带P+型栅氧保护区的碳化硅IGBT已经被提出，该结构利用P+栅氧保护区对栅氧进行保护，使得高电场由P+栅氧保护区与N型漂移区形成的P-N结承担，降低了栅氧电场。但是随着P+栅氧保护区的引入，其在漂移区中形成的耗尽区严重影响电子的向下传输，使得器件导通电阻变大。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件与制备方法，克服了带第二导电类型栅氧保护区的碳化硅IGBT结构导通电阻较大的缺陷,同时设计的第二导电类型浮空区引入新电场峰，增加了器件的击穿电压，重掺杂第二导电类型沟槽区有效屏蔽栅氧电场，保护栅氧。
为了实现上述目的，本发明采用的技术方案是：
一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件，包括：
第二导电类型多晶硅栅极；
设置在第二导电类型多晶硅栅极上方的第一导电类型多晶硅栅极；
包裹第二导电类型多晶硅栅极的槽栅介质；
设置在槽栅介质两侧的对称结构的源极；
设置在源极底部的第一导电类型源接触区、第二导电类型基区和重掺杂第二导电类型沟槽区；
自上而下依次设置在槽栅介质下方的第一导电类型漂移区、第二导电类型衬底以及漏极；
其特征在于，
所述第一导电类型漂移区设置有第二导电类型栅氧保护区，所述第二导电类型栅氧保护区两侧设有第二导电类型浮空区。
所述第一导电类型源接触区与源极的下部、第二导电类型基区的上部以及重掺杂第二导电类型沟槽区的侧面接触，所述重掺杂第二导电类型沟槽区与源极的下部、第一导电类型源接触区的侧面以及第二导电类型基区的侧面接触；重掺杂第二导电类型沟槽区的厚度大于第一导电类型源接触区和第二导电类型基区的厚度之和；所述槽栅介质包裹第二导电类型多晶硅栅极的底部和侧面。
所述第二导电类型浮空区与第二导电类型栅氧保护区深度相同，为0.3μm-2.5μm，所述第二导电类型浮空区与第二导电类型栅氧保护区厚度相同，为0.1μm-0.5μm，所述第二导电类型浮空区与第二导电类型栅氧保护区掺杂浓度相同，为5×1017cm-3-1×1019cm-3。
深度，是指与槽栅介质的竖直间距。
所述重掺杂第二导电类型沟槽区厚度为0.7μm-2.5μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
所述槽栅介质为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极和第二导电类型多晶硅栅极通过淀积充满整个沟槽结构。
所述第二导电类型衬底是厚度为100μm-500μm，掺杂浓度为1×1019cm-3-1×1020cm-3碳化硅衬底片；所述第一导电类型漂移区厚度为10μm-30μm，掺杂浓度为1×1014cm-3-1×1016cm-3。
本发明可在第一导电类型漂移区下方，进一步增设第一导电类型缓冲层结构，其厚度远小于第一导电类型漂移区，为0.5μm～2μm，掺杂浓度大于第一导电类型漂移区，为1×1016cm-3～9×1016cm-3。
所述第二导电类型基区厚度为0.5μm-1μm，掺杂浓度为1×1017cm-3-3×1017cm-3；所述第一导电类型源接触区厚度为0.2μm，掺杂浓度为1×1019cm-3-1×1020cm-3；所述第一导电类型多晶硅栅极经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×1015cm-3-1×1017cm-3；所述第二导电类型多晶硅栅极经淀积形成，置于第一导电类型多晶硅栅极下方，厚度为0.1μm-0.5μm，掺杂浓度为1×1019cm-3-3×1019cm-3。
上述方案中，对于N型沟槽功率IGBT器件，所述第一导电类型指N型，第二导电类型为P型；而对于P型沟槽功率IGBT器件，所述第一导电类型指P型，第二导电类型为N型。
本发明还提供了所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件的制备方法，包括以下步骤：
1)在一导电类型碳化硅漂移层外延生成第二导电型碳化硅外延层及第一导电类型碳化硅外延层；
2)通过掩膜，刻蚀出深度超过第二导电类型碳化硅外延层深度的环形槽及中心窗口；
3)所述环形槽及窗口内表面形成一层二氧化硅缓冲层；
4)离子注入第二导电类型杂质形成第二导电类型碳化硅区；
5)刻蚀去除形槽及窗口表面二氧化硅缓冲层；
6).在槽内溅射沉积第二导电类型碳化硅；
7)通过掩膜刻蚀出深度超过外延层所述第二导电类型碳化硅外延层深度的窗口；
8)热氧化形成栅介质层；
9)所述窗口内淀积形成多晶硅；
10)制备电极。
与现有技术相比，本发明的有益效果是：
将第二导电类型栅氧保护区下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压；重掺杂第二导电类型沟槽区有效屏蔽栅氧电场，保护栅氧。
附图说明
图1为一个传统的碳化硅功率IGBT结构。
图2为本发明一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件结构示意图。
图3为本发明一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件制备流程示意图。
具体实施方式
下面结合附图和实施例详细说明本发明的实施方式。
传统的碳化硅功率IGBT结构如图1所示，包括：
第二导电类型多晶硅栅极6；
设置在第二导电类型多晶硅栅极6上方的第一导电类型多晶硅栅极5；
包裹第二导电类型多晶硅栅极6底部和侧面的槽栅介质7；槽栅介质7为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极5和第二导电类型多晶硅栅极6通过淀积充满整个沟槽结构；
设置在槽栅介质7两侧的对称结构的源极1；
设置在源极1底部的第一导电类型源接触区2、第二导电类型基区3和重掺杂第二导电类型沟槽区4；第一导电类型源接触区2与源极1的下部、第二导电类型基区3的上部以及重掺杂第二导电类型沟槽区4的侧面接触，所述重掺杂第二导电类型沟槽区4与源极1的下部、第一导电类型源接触区2的侧面以及第二导电类型基区3的侧面接触；重掺杂第二导电类型沟槽区4的厚度大于第一导电类型源接触区2和第二导电类型基区3的厚度之和。
自上而下依次设置在槽栅介质7下方的第一导电类型漂移区10、第二导电类型衬底11以及漏极12；
参照图2，本发明改进在于，在第一导电类型漂移区10设置有第二导电类型栅氧保护区9，第二导电类型栅氧保护区9两侧设有第二导电类型浮空区8。
本发明的参数要求如下：
1、第一导电类型源接触区2厚度为0.2μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
2、第二导电类型基区3厚度为0.5μm-1μm，掺杂浓度为1×1017cm-3-3×1017cm-3。
3、重掺杂第二导电类型沟槽区4厚度为0.7μm-2.5μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
4、第一导电类型多晶硅栅极5经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×1015cm-3-1×1017cm-3。
5、第二导电类型多晶硅栅极6经淀积形成，置于第一导电类型多晶硅栅极下方，厚度为0.1μm-0.5μm，掺杂浓度为1×1019cm-3-3×1019cm-3。
6、所述第二导电类型浮空区8与第二导电类型栅氧保护区9深度相同，为0.3μm-2.5μm，所述第二导电类型浮空区8与第二导电类型栅氧保护区9深度相同，为0.1μm-0.5μm，所述第二导电类型浮空区8与第二导电类型栅氧保护区9掺杂浓度相同，为5×1017cm-3-1×1019cm-3。
7、第一导电类型漂移区10厚度为10μm-30μm，掺杂浓度为1×1014cm-3-1×1016cm-3。
8、第二导电类型衬底11是厚度为100μm-500μm，掺杂浓度为1×1019cm-3-1×1020cm-3碳化硅衬底片。
根据以上结构，由于将第二导电类型栅氧保护区9下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区8在第一导电类型漂移区10中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压；重掺杂第二导电类型沟槽区4有效屏蔽栅氧电场，保护栅氧。
本发明的制备方法如图3所示，包括如下步骤：
1)在一导电类型碳化硅漂移层外延生成第二导电型碳化硅外延层及第一导电类型碳化硅外延层，分别为第二导电类型基区3和第一导电类型源接触区2；
2)通过掩膜，刻蚀出深度超过第二导电类型碳化硅外延层深度的环形槽及中心窗口；
3)所述环形槽及窗口内表面形成一层二氧化硅缓冲层；
4)离子注入第二导电类型杂质形成第二导电类型碳化硅区，即第二导电类型栅氧保护区9和第二导电类型浮空区8；
5)刻蚀去除形槽及窗口表面二氧化硅缓冲层；
6).在槽内溅射沉积第二导电类型碳化硅，形成重掺杂第二导电类型沟槽区4；
7)通过掩膜刻蚀出深度超过外延层所述第二导电类型碳化硅外延层深度的窗口；
8)热氧化形成栅介质层，即槽栅介质7；
9)窗口内淀积形成第二导电类型多晶硅栅极6和第一导电类型多晶硅栅极5；
10)制备电极。

Claims (10)

1.一种带浮空区的低导通电阻双沟槽碳化硅IGBT器件，包括：
第二导电类型多晶硅栅极（6）；
设置在第二导电类型多晶硅栅极（6）上方的第一导电类型多晶硅栅极（5）；
包裹第二导电类型多晶硅栅极（6）的槽栅介质（7）；
设置在槽栅介质（7）两侧的对称结构的源极（1）；
设置在源极（1）底部的第一导电类型源接触区（2）、第二导电类型基区（3）和重掺杂第二导电类型沟槽区（4），重掺杂第二导电类型沟槽区（4）的厚度大于第一导电类型源接触区（2）和第二导电类型基区（3）的厚度之和；
自上而下依次设置在槽栅介质（7）下方的第一导电类型漂移区（10）、第二导电类型衬底（11）以及漏极（12）；
其特征在于，
所述第一导电类型漂移区（10）设置有第二导电类型栅氧保护区（9），第二导电类型栅氧保护区（9）位于槽栅介质（7）正下方且与槽栅介质（7）不接触，所述第二导电类型栅氧保护区（9）两侧设有第二导电类型浮空区（8），所述第二导电类型浮空区（8）位于重掺杂第二导电类型沟槽区（4）正下方且与重掺杂第二导电类型沟槽区（4）不接触。
2.根据权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件，其特征在于，所述第一导电类型源接触区（2）与源极（1）的下部、第二导电类型基区（3）的上部以及重掺杂第二导电类型沟槽区（4）的侧面接触，所述重掺杂第二导电类型沟槽区（4）与源极（1）的下部、第一导电类型源接触区（2）的侧面以及第二导电类型基区（3）的侧面接触；所述槽栅介质（7）包裹第二导电类型多晶硅栅极（6）的底部和侧面。
3.根据权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件，其特征在于，所述第二导电类型浮空区（8）与第二导电类型栅氧保护区（9）深度相同，为0.3μm-2.5μm，所述第二导电类型浮空区（8）与第二导电类型栅氧保护区（9）厚度相同，为0.1μm-0.5μm，所述第二导电类型浮空区（8）与第二导电类型栅氧保护区（9）掺杂浓度相同，为5×1017 cm-3-1×1019cm-3。
4.根据权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件，其特征在于，所述重掺杂第二导电类型沟槽区（4）厚度为0.7μm-2.5μm，掺杂浓度为1×1019 cm-3-1×1020cm-3。
5.根据权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件，其特征在于，所述槽栅介质（7）为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极（5）和第二导电类型多晶硅栅极（6）通过淀积充满整个沟槽结构。
6.根据权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件，其特征在于，所述第二导电类型衬底（11）是厚度为100μm-500μm，掺杂浓度为1×1019 cm-3-1×1020cm-3碳化硅衬底片；所述第一导电类型漂移区（10）厚度为10μm-30μm，掺杂浓度为1×1014 cm-3-1×1016cm-3。
7.根据权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件，其特征在于，在第一导电类型漂移区（10）下方，增设第一导电类型缓冲层结构，其厚度远小于第一导电类型漂移区（10），为0.5μm~2μm，掺杂浓度大于第一导电类型漂移区（10），为1×1016 cm-3 ~ 9×1016cm-3。
8.根据权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件，其特征在于，所述第二导电类型基区（3）厚度为0.5μm-1μm，掺杂浓度为1×1017 cm-3-3×1017cm-3；所述第一导电类型源接触区（2）厚度为0.2μm，掺杂浓度为1×1019 cm-3-1×1020cm-3；所述第一导电类型多晶硅栅极（5）经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×1015 cm-3-1×1017cm-3；所述第二导电类型多晶硅栅极（6）经淀积形成，置于第一导电类型多晶硅栅极下方，厚度为0.1μm-0.5μm，掺杂浓度为1×1019 cm-3 -3×1019cm-3。
9.根据权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件，其特征在于，对于N型沟槽功率IGBT器件，所述第一导电类型指N型，第二导电类型为P型；而对于P型沟槽功率IGBT器件，所述第一导电类型指P型，第二导电类型为N型。
10.权利要求1所述带浮空区的低导通电阻双沟槽碳化硅IGBT器件的制备方法，其特征在于，包括以下步骤：
1) 在第一导电类型碳化硅漂移层上外延生成第二导电型碳化硅外延层及第一导电类型碳化硅外延层，分别为第二导电类型基区（3）和第一导电类型源接触区（2）；
2) 通过掩膜，刻蚀出深度超过第二导电类型碳化硅外延层深度的环形槽及中心窗口；
3) 所述环形槽及中心窗口内表面形成一层二氧化硅缓冲层；
4) 离子注入第二导电类型杂质形成第二导电类型碳化硅区，即第二导电类型栅氧保护区（9）和第二导电类型浮空区（8）；
5) 刻蚀去除环形槽及中心窗口表面二氧化硅缓冲层；
6) 在环形槽内溅射沉积第二导电类型碳化硅，形成重掺杂第二导电类型沟槽区（4）；
7) 通过掩膜刻蚀出深度超过所述第二导电类型碳化硅外延层深度的窗口；
8) 热氧化形成栅介质层，即槽栅介质（7）；
9) 所述窗口内淀积形成第二导电类型多晶硅栅极（6）和第一导电类型多晶硅栅极（5）；
10) 制备电极。
CN201710781879.1A 2017-09-02 2017-09-02 一种带浮空区的低导通电阻双沟槽碳化硅igbt器件与制备方法 Active CN107731893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710781879.1A CN107731893B (zh) 2017-09-02 2017-09-02 一种带浮空区的低导通电阻双沟槽碳化硅igbt器件与制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710781879.1A CN107731893B (zh) 2017-09-02 2017-09-02 一种带浮空区的低导通电阻双沟槽碳化硅igbt器件与制备方法

Publications (2)

Publication Number Publication Date
CN107731893A CN107731893A (zh) 2018-02-23
CN107731893B true CN107731893B (zh) 2020-02-11

Family

ID=61205607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710781879.1A Active CN107731893B (zh) 2017-09-02 2017-09-02 一种带浮空区的低导通电阻双沟槽碳化硅igbt器件与制备方法

Country Status (1)

Country Link
CN (1) CN107731893B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990919A (zh) * 2021-10-12 2022-01-28 松山湖材料实验室 碳化硅半导体结构、器件及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694851A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的槽栅igbt
EP2889914A1 (en) * 2013-12-30 2015-07-01 ABB Technology AG Bipolar semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101694851A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的槽栅igbt
EP2889914A1 (en) * 2013-12-30 2015-07-01 ABB Technology AG Bipolar semiconductor device

Also Published As

Publication number Publication date
CN107731893A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN107658340B (zh) 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN107658214B (zh) 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法
CN107731923B (zh) 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法
CN105261643B (zh) 一种高击穿电压氮化镓基高电子迁移率晶体管
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN116072710B (zh) 双沟槽型SiC MOSFET元胞结构、器件及制备方法
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN107731894B (zh) 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法
CN109065621A (zh) 一种绝缘栅双极晶体管及其制备方法
CN105161533A (zh) 一种碳化硅vdmos器件及其制作方法
CN105789291A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN107731922B (zh) 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法
CN107731893B (zh) 一种带浮空区的低导通电阻双沟槽碳化硅igbt器件与制备方法
WO2019114201A1 (zh) 一种低导通电阻的碳化硅功率半导体器件
CN107731912B (zh) 一种低导通电阻、小栅电荷的双沟槽碳化硅igbt器件与制备方法
JP2010258387A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN114203825B (zh) 一种垂直型碳化硅功率mosfet器件及其制造方法
CN101834208A (zh) 一种低导通电阻的功率mos场效应管及制造方法
CN113838914A (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN113488540A (zh) 一种具有垂直场板保护的SiC基槽栅MOSFET结构
CN112838126A (zh) 带屏蔽区的非对称碳化硅umosfet器件及制备方法
CN208589449U (zh) 一种具有载流子存储区的沟槽栅器件结构
CN104900701A (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN205845957U (zh) 一种mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200416

Address after: 523808 room 522, building G2, University Innovation City, Songshanhu high tech Zone, Dongguan City, Guangdong Province

Patentee after: Dongguan Qingxin Semiconductor Technology Co., Ltd

Address before: 710048 No. 28, Xianning Road, Xi'an, Shaanxi

Patentee before: XI'AN JIAOTONG University