CN107731836B - 台阶结构的形成方法 - Google Patents
台阶结构的形成方法 Download PDFInfo
- Publication number
- CN107731836B CN107731836B CN201710749908.6A CN201710749908A CN107731836B CN 107731836 B CN107731836 B CN 107731836B CN 201710749908 A CN201710749908 A CN 201710749908A CN 107731836 B CN107731836 B CN 107731836B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- barrier layer
- residue
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 340
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 47
- 238000010276 construction Methods 0.000 claims abstract description 20
- 239000002356 single layer Substances 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims abstract description 19
- 238000000576 coating method Methods 0.000 claims abstract description 19
- 239000000126 substance Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000004528 spin coating Methods 0.000 claims abstract description 6
- 238000001259 photo etching Methods 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 88
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000009966 trimming Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 3
- 238000003701 mechanical milling Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- 239000011435 rock Substances 0.000 claims 1
- 238000000227 grinding Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种台阶结构的形成方法，属于半导体技术领域。所述方法包括：提供衬底，在衬底上形成叠层结构，在叠层结构上形成第一掩膜层；在第一掩膜层上旋涂光阻层，光阻层覆盖部分第一掩膜层；对光阻层进行多次修剪并作为掩膜，刻蚀第一掩膜层和叠层结构形成预设数量的单层台阶层后，去除光阻层，并采用光刻工艺形成其他台阶层得到台阶结构；形成覆盖层，覆盖层覆盖台阶结构并与台阶结构中顶层台阶的上表面齐平；去除剩余的第一掩膜层。本发明中，通过同一个掩膜层形成台阶结构中最上面的多个单层台阶层，其不仅提升了形成台阶结构过程中化学机械研磨的工艺裕度，而且降低了制作成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种台阶结构的形成方法。
背景技术
随着对集成度和存储容量需求的不断发展，三维存储器应运而生。三维存储器是一种基于平面存储器的新型产品，其主要特色是将平面结构转换为立体结构，来大大节省晶片面积，因而台阶结构是三维存储器的重要组成部分之一。现有的台阶结构通常是通过沉积氮氧层组，并结合刻蚀工艺而形成。其中，台阶结构中最上面的多个单层台阶层的形成，是以较厚的氮化物作为掩膜进行刻蚀而形成，并且每个单层台阶层的形成均需对应使用一个氮化物掩膜，其增加了台阶结构的制作成本。
发明内容
为解决现有技术的不足，本发明提供一种台阶结构的形成方法，包括：
提供衬底，在所述衬底上形成叠层结构，在所述叠层结构上形成第一掩膜层；
在所述第一掩膜层上旋涂光阻层，所述光阻层覆盖部分所述第一掩膜层；
对所述光阻层进行多次修剪并作为掩膜，刻蚀所述第一掩膜层和所述叠层结构形成预设数量的单层台阶层后，去除光阻层，并采用光刻工艺形成其他台阶层得到台阶结构；
形成覆盖层，所述覆盖层覆盖所述台阶结构并与所述台阶结构中顶层台阶的上表面齐平；
去除剩余的第一掩膜层。
可选地，所述在所述叠层结构上形成第一掩膜层，具体为：采用低压化学气相沉积的方法和/或等离子体增强化学气相沉积的方法，在所述叠层结构上沉积多晶硅，形成第一掩膜层。
可选地，所述叠层结构，具体为：多个层叠的氮氧层组，所述氮氧层组自上至下依次为氧化物层和氮化物层。
可选地，所述对所述光阻层进行多次修剪并作为掩膜，刻蚀所述第一掩膜层和所述叠层结构形成预设数量的单层台阶层，具体包括：
以所述光阻层为掩膜刻蚀第一掩膜层，至露出部分叠层结构的顶层氮氧层组，并将当前剩余的第一掩膜层作为第一掩膜层第一余量；
以所述光阻层和所述第一掩膜层第一余量为掩膜，刻蚀顶层氮氧层组，至露出部分次顶层氮氧层组，并将当前剩余的顶层氮氧层组作为顶层氮氧层组第一余量；
修剪所述光阻层，至露出部分所述第一掩膜层第一余量，并将当前修剪后的光阻层作为光阻层第一余量；
以所述光阻层第一余量为掩膜刻蚀所述第一掩膜层第一余量，至露出部分顶层氮氧层组第一余量，并将当前剩余的第一掩膜层作为第一掩膜层第二余量；
以所述光阻层第一余量和所述第一掩膜层第二余量作为掩膜，刻蚀所述顶层氮氧层组第一余量和所述次顶层氮氧层组；
重复以上修剪光阻层及刻蚀第一掩膜层和氮氧层组操作，直至形成预设数量的单层台阶层。
可选地，所述形成覆盖层，所述覆盖层覆盖所述台阶结构并与所述台阶结构中顶层台阶的上表面齐平，具体包括：
形成第一阻挡层，所述第一阻挡层覆盖含有剩余第一掩膜层的台阶结构；
形成第二阻挡层，所述第二阻挡层覆盖所述第一阻挡层；
形成第三掩膜层，所述第三掩膜层覆盖部分所述第二阻挡层；
刻蚀所述第二阻挡层，至呈现部分所述第一阻挡层，并去除所述第三掩膜层；
去除部分所述第一阻挡层，至露出部分剩余第一掩膜层的上表面和部分剩余第二阻挡层的下表面，并将当前剩余的第一阻挡层作为第一阻挡层第一余量；
去除所述剩余第二阻挡层；
形成第三阻挡层，所述第三阻挡层覆盖所述第一阻挡层第一余量的上表面和露出的剩余第一掩膜层的上表面；
去除所述第三阻挡层和部分所述第一阻挡层第一余量，并将当前剩余的第一阻挡层作为第一阻挡层第二余量，所述第一阻挡层第二余量的上表面与剩余第一掩膜层的上表面齐平；
去除部分所述第一阻挡层第二余量，并将当前剩余的第一阻挡层作为覆盖层，所述覆盖层的上表面与所述台阶结构中顶层台阶的上表面齐平。
可选地，将四乙氧基硅烷作为前驱反应物，采用低压化学气相沉积或者等离子体增强化学气象沉积的方法形成所述第一阻挡层和所述第三阻挡层。
可选地，采用湿法刻蚀工艺去除所述剩余第二阻挡层；
可选地，采用干法刻蚀工艺和湿法刻蚀工艺，去除部分所述第一阻挡层，至露出部分剩余第一掩膜层的上表面和部分剩余第二阻挡层的下表面；
可选地，采用化学机械研磨工艺，去除所述第三阻挡层和部分所述第一阻挡层第一余量。
本发明的优点在于：
本发明在形成台阶结构的过程中，通过对同一个掩膜层周期性的刻蚀，实现了通过同一个掩膜层形成台阶结构中最上面的多个单层台阶层，其不仅提升了形成台阶结构过程中化学机械研磨的工艺裕度，而且降低了台阶结构的制作成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1为本发明提供的一种台阶结构的形成方法流程图；
附图2为本发明提供的形成第一掩膜层后的结构示意图；
附图3为本发明提供的旋涂光阻层后的结构示意图；
附图4至附图8为本发明提供的形成单层台阶层的部分结构变化示意图；
附图9至附图17为本发明提供的形成覆盖层的结构变化示意图；
附图18为本发明提供的去除剩余第一掩膜层后的结构示意图；
附图19和附图20为本发明中形成的台阶结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本发明的实施方式，提供一种台阶结构的形成方法，如图1所示，包括：
提供衬底，在衬底上形成叠层结构，在叠层结构上形成第一掩膜层；
在第一掩膜层上旋涂光阻层，光阻层覆盖部分第一掩膜层；
对光阻层进行多次修剪并作为掩膜，刻蚀第一掩膜层和叠层结构形成预设数量的单层台阶层后，去除光阻层，并采用光刻工艺形成其他台阶层得到台阶结构；
形成覆盖层，覆盖层覆盖台阶结构并与台阶结构中顶层台阶的上表面齐平；
去除剩余的第一掩膜层。
优选地，本实施例中的衬底为硅衬底。
根据本发明的实施方式，如图2所示，在叠层结构上形成第一掩膜层(Mask1)，具体为：采用低压化学气相沉积(Low Pressure Chemical Vapor Deposition，简称LPCVD)的方法和/或等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)的方法，在叠层结构上沉积多晶硅(Poly)硬掩膜层，并将其作为第一掩膜层。
根据本发明的实施方式，如图3所示，在第一掩膜层上旋涂光阻层，光阻层覆盖部分第一掩膜层。
根据本发明的实施方式，叠层结构，具体为：多个层叠的氮氧层组，氮氧层组自上至下依次为氧化物层(图中未标记)和氮化物层(图中未标记)。
对应地，对光阻层进行多次修剪并作为掩膜，刻蚀第一掩膜层和叠层结构形成预设数量的单层台阶层，如图4至图8所示(图中并未示出所有单层台阶层的形成过程，仅为其中的一部分进行示意说明)，具体包括：
以光阻层为掩膜刻蚀第一掩膜层，至露出部分叠层结构的顶层氮氧层组，并将当前剩余的第一掩膜层作为第一掩膜层第一余量(Poly Hard Mask Etch1)；
以光阻层和第一掩膜层第一余量为掩膜，刻蚀顶层氮氧层组，至露出部分次顶层氮氧层组，并将当前剩余的顶层氮氧层组作为顶层氮氧层组第一余量(ON Etch1)；
修剪光阻层，至露出部分第一掩膜层第一余量，并将当前修剪后的光阻层作为光阻层第一余量(Photo Resist Trim1)；
以光阻层第一余量为掩膜刻蚀第一掩膜层第一余量，至露出部分顶层氮氧层组第一余量，并将当前剩余的第一掩膜层作为第一掩膜层第二余量(Poly Hard Mask Etch2)；
以光阻层第一余量和第一掩膜层第二余量作为掩膜，刻蚀顶层氮氧层组第一余量和次顶层氮氧层组(ON Etch2)；
重复以上修剪光阻层及刻蚀第一掩膜层和氮氧层组操作(Photo Resist Trim-Poly Hard Mask Etch-ON Etch)，直至形成预设数量的单层台阶层。
本发明中，通过多次修剪光阻层，从而周期性的刻蚀沉积多晶硅形成的第一掩膜层，进而实现了通过同一个掩膜层形成台阶结构中最上面的多个单层台阶层；较现有的每个单层台阶层的形成需使用一个氮化物掩膜而言，不仅提升了形成台阶结构过程中化学机械研磨的工艺裕度，而且降低了制作成本。
其中，预设数量具体依需求而定，例如，预设数量为4。
根据本发明的实施方式，形成覆盖层，覆盖层覆盖台阶结构并与台阶结构中顶层台阶的上表面齐平，如图9至图18所示(图中并未示出完整的台阶结构，仅用其部分进行示意说明)，具体包括：
形成第一阻挡层，第一阻挡层覆盖含有剩余第一掩膜层的台阶结构(TEOS Fill)；
形成第二阻挡层，第二阻挡层覆盖第一阻挡层(Nitride Dep)；
形成第三掩膜层，第三掩膜层覆盖部分第二阻挡层(APL Mask)；
刻蚀第二阻挡层，至呈现部分第一阻挡层，并去除第三掩膜层(Nitride Etch)；
去除部分第一阻挡层，至露出部分剩余第一掩膜层的上表面和部分剩余第二阻挡层的下表面，并将当前剩余的第一阻挡层作为第一阻挡层第一余量(Oxide Etch)；
去除所述剩余第二阻挡层(Nitride Etch)；
形成第三阻挡层，第三阻挡层覆盖第一阻挡层第一余量的上表面和露出的剩余第一掩膜层的上表面(TEOS Dep)；
去除第三阻挡层和部分第一阻挡层第一余量，并将当前剩余的第一阻挡层作为第一阻挡层第二余量，第一阻挡层第二余量的上表面与剩余第一掩膜层的上表面齐平(CMP)；
去除部分第一阻挡层第二余量，并将当前剩余的第一阻挡层作为覆盖层，覆盖层的上表面与台阶结构中顶层台阶的上表面齐平(Oxide Recess)。
其中，将四乙氧基硅烷(TEOS)作为前驱反应物，采用低压化学气相沉积或者等离子体增强化学气象沉积的方法形成第一阻挡层和第三阻挡层。
进一步地，第一阻挡层和第二阻挡层具体为二氧化硅。
根据本发明的实施方式，采用湿法刻蚀(Wet Etch)工艺去除所述剩余第二阻挡层；
根据本发明的实施方式，采用干法刻蚀(Dry Etch)工艺和湿法刻蚀(Wet Etch)工艺，去除部分第一阻挡层，至露出部分剩余第一掩膜层的上表面和部分剩余第二阻挡层的下表面；
根据本发明的实施方式，采用化学机械研磨(Chemical Mechanical Polishing，简称CMP)工艺，去除第三阻挡层和部分第一阻挡层第一余量。
如图18所示，将形成预设数量的单层台阶层之后，剩余的第一掩膜层作为剩余第一掩膜层，去除所述剩余第一掩膜层，至呈现台阶结构中顶层台阶的上表面(Poly Strip)。
需要说明地，在本实施例中，采用光刻工艺形成其他台阶层的方法，与现有技术中的形成台阶层的方法相同，在此不再赘述。
进一步地，在本实施例中，例如形成含有4个单层台阶层的台阶结构，如图19和20所示，其WL(Word Line，字线)71的关键尺寸比WL72的关键尺寸大一些，以提供足够的顶层选择门(Top Select Gate，简称TSG)分离的工艺裕度；W70拥有更大的关键尺寸，用于进行横向分离掩膜；
更进一步地，本实施例中的方法，还包括：使用第二掩膜(Mask2)作为台阶结构的横向分离掩膜，形成X方向上的台阶。
本发明在形成台阶结构的过程中，通过对同一个掩膜层周期性的刻蚀，实现了通过同一个掩膜层形成台阶结构中最上面的多个单层台阶层，其不仅提升了形成台阶结构过程中化学机械研磨的工艺裕度，而且降低了台阶结构的制作成本。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种台阶结构的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成叠层结构，在所述叠层结构上形成第一掩膜层；
在所述第一掩膜层上旋涂光阻层，所述光阻层覆盖部分所述第一掩膜层；
对所述光阻层进行多次修剪并作为掩膜刻蚀所述第一掩膜层，并以修剪后的光阻层和刻蚀后的第一掩膜层为掩膜，刻蚀所述叠层结构形成预设数量的单层台阶层后，去除光阻层，并采用光刻工艺形成其他台阶层得到台阶结构；
形成第一阻挡层，所述第一阻挡层覆盖含有剩余第一掩膜层的台阶结构；
形成第二阻挡层，所述第二阻挡层覆盖所述第一阻挡层；
形成第三掩膜层，所述第三掩膜层覆盖部分所述第二阻挡层；
刻蚀所述第二阻挡层，至呈现部分所述第一阻挡层，并去除所述第三掩膜层；
去除部分所述第一阻挡层，至露出部分剩余第一掩膜层的上表面和部分剩余第二阻挡层的下表面，并将当前剩余的第一阻挡层作为第一阻挡层第一余量；
去除所述剩余第二阻挡层；
形成第三阻挡层，所述第三阻挡层覆盖所述第一阻挡层第一余量的上表面和露出的剩余第一掩膜层的上表面；
去除所述第三阻挡层和部分所述第一阻挡层第一余量，并将当前剩余的第一阻挡层作为第一阻挡层第二余量，所述第一阻挡层第二余量的上表面与剩余第一掩膜层的上表面齐平；
去除部分所述第一阻挡层第二余量，并将当前剩余的第一阻挡层作为覆盖层，所述覆盖层的上表面与所述台阶结构中顶层台阶的上表面齐平；
去除剩余的第一掩膜层。
2.根据权利要求1所述的方法，其特征在于，所述在所述叠层结构上形成第一掩膜层，具体为：采用低压化学气相沉积的方法和/或等离子体增强化学气相沉积的方法，在所述叠层结构上沉积多晶硅，形成第一掩膜层。
3.根据权利要求1所述的方法，其特征在于，所述叠层结构，具体为：多个层叠的氮氧层组，所述氮氧层组自上至下依次为氧化物层和氮化物层。
4.根据权利要求3所述的方法，其特征在于，所述对所述光阻层进行多次修剪并作为掩膜刻蚀所述第一掩膜层，并以修剪后的光阻层和刻蚀后的第一掩膜层为掩膜刻蚀所述叠层结构形成预设数量的单层台阶层，具体包括：
以所述光阻层为掩膜刻蚀第一掩膜层，至露出部分叠层结构的顶层氮氧层组，并将当前剩余的第一掩膜层作为第一掩膜层第一余量；
以所述光阻层和所述第一掩膜层第一余量为掩膜，刻蚀顶层氮氧层组，至露出部分次顶层氮氧层组，并将当前剩余的顶层氮氧层组作为顶层氮氧层组第一余量；
修剪所述光阻层，至露出部分所述第一掩膜层第一余量，并将当前修剪后的光阻层作为光阻层第一余量；
以所述光阻层第一余量为掩膜刻蚀所述第一掩膜层第一余量，至露出部分顶层氮氧层组第一余量，并将当前剩余的第一掩膜层作为第一掩膜层第二余量；
以所述光阻层第一余量和所述第一掩膜层第二余量作为掩膜，刻蚀所述顶层氮氧层组第一余量和所述次顶层氮氧层组；
重复以上修剪光阻层及刻蚀第一掩膜层和氮氧层组操作，直至形成预设数量的单层台阶层。
5.根据权利要求1所述的方法，其特征在于，
将四乙氧基硅烷作为前驱反应物，采用低压化学气相沉积或者等离子体增强化学气象沉积的方法形成所述第一阻挡层和所述第三阻挡层。
6.根据权利要求1所述的方法，其特征在于，
采用湿法刻蚀工艺去除所述剩余第二阻挡层；
采用干法刻蚀工艺和湿法刻蚀工艺，去除部分所述第一阻挡层，至露出部分剩余第一掩膜层的上表面和部分剩余第二阻挡层的下表面；
采用化学机械研磨工艺，去除所述第三阻挡层和部分所述第一阻挡层第一余量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710749908.6A CN107731836B (zh) | 2017-08-28 | 2017-08-28 | 台阶结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710749908.6A CN107731836B (zh) | 2017-08-28 | 2017-08-28 | 台阶结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731836A CN107731836A (zh) | 2018-02-23 |
| CN107731836B true CN107731836B (zh) | 2019-05-14 |
Family
ID=61205451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710749908.6A Active CN107731836B (zh) | 2017-08-28 | 2017-08-28 | 台阶结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731836B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740475A (zh) * | 2008-11-11 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 具有双镶嵌结构的半导体器件及其形成方法 |
| CN104900579A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105097662A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8822287B2 (en) * | 2010-12-10 | 2014-09-02 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
| US9397115B1 (en) * | 2014-12-29 | 2016-07-19 | Sandisk Technologies Llc | Methods for making a trim-rate tolerant self-aligned contact via structure array |
| CN106206447A (zh) * | 2015-05-05 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 3d nand器件的形成方法 |
| US10199388B2 (en) * | 2015-08-27 | 2019-02-05 | Applied Mateerials, Inc. | VNAND tensile thick TEOS oxide |
| US10319735B2 (en) * | 2015-09-10 | 2019-06-11 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
-
2017
- 2017-08-28 CN CN201710749908.6A patent/CN107731836B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740475A (zh) * | 2008-11-11 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 具有双镶嵌结构的半导体器件及其形成方法 |
| CN104900579A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105097662A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731836A (zh) | 2018-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107482013B (zh) | 三维存储器及其形成方法 | |
| CN107863351B (zh) | 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存 | |
| CN107464817B (zh) | 一种3d nand闪存的制作方法 | |
| CN107731846B (zh) | 提高沟道通孔均一性的三维存储器形成方法 | |
| CN110462828A (zh) | 存储器设备及其形成方法 | |
| WO2019221792A1 (en) | Three-dimensional memory device including inverted memory stack structures and methods of making the same | |
| TW310449B (en) | High capacity stacked DRAM device and process for making a smaller geometry | |
| CN108831887A (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
| CN101842899A (zh) | 将nvm电路与逻辑电路集成的方法 | |
| CN110121777A (zh) | 存储器装置的阶梯结构 | |
| CN109244075A (zh) | 3d存储器件的制造方法 | |
| CN104392962B (zh) | 三维半导体器件制造方法 | |
| CN107731844A (zh) | 3d存储器的蚀刻方法 | |
| US11276704B2 (en) | Device and method of forming with three-dimensional memory and three-dimensional logic | |
| CN109244076A (zh) | 3d存储器件 | |
| CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN107994027A (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| CN107658224A (zh) | 三维存储器的台阶结构及其形成方法 | |
| CN107731836B (zh) | 台阶结构的形成方法 | |
| CN106409833B (zh) | 嵌入式闪存的隔离方法和制备方法 | |
| CN107658308A (zh) | 一种顶层选择栅切线的光刻‑刻蚀工艺方法 | |
| CN107833889A (zh) | 3d nand闪存的台阶接触孔的构建方法 | |
| CN108281354A (zh) | 平坦化方法 | |
| CN104167392B (zh) | 三维nand存储器的制造方法 | |
| CN108054167B (zh) | 嵌入式闪存的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |