CN107731731B - 陶瓷体上硅衬底的制备方法 - Google Patents
陶瓷体上硅衬底的制备方法 Download PDFInfo
- Publication number
- CN107731731B CN107731731B CN201710940454.0A CN201710940454A CN107731731B CN 107731731 B CN107731731 B CN 107731731B CN 201710940454 A CN201710940454 A CN 201710940454A CN 107731731 B CN107731731 B CN 107731731B
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- ceramic
- material layer
- buried
- polysilazane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 142
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 142
- 239000010703 silicon Substances 0.000 title claims abstract description 142
- 239000000758 substrate Substances 0.000 title claims abstract description 133
- 239000000919 ceramic Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 41
- 229920001709 polysilazane Polymers 0.000 claims abstract description 28
- 238000000576 coating method Methods 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 13
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 238000004227 thermal cracking Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims 1
- 230000008025 crystallization Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种制备方法，尤其是一种陶瓷体上硅衬底的制备方法，属于陶瓷体上硅的技术领域。按照本发明提供的技术方案，所述陶瓷体上硅衬底的制备方法，所述制备方法包括如下步骤：步骤1、提供所需的第一硅衬底以及第二硅衬底，并对所述第一硅衬底、第二硅衬底进行所述清洗；步骤2、在第一硅衬底上均匀涂覆陶瓷埋材层，所述陶瓷埋材层包括聚硅氮烷；步骤3、将第二硅衬底键合在上述第一硅衬底上，第二硅衬底通过陶瓷埋材层与第一硅衬底间隔；步骤4、对上述陶瓷埋材层进行陶瓷化工艺，以得到位于第一硅衬底与第二硅衬底之间的陶瓷体绝缘埋层。本发明能有效制备得到陶瓷体上硅衬底，工艺步骤简单，安全可靠。
Description
技术领域
本发明涉及一种制备方法，尤其是一种陶瓷体上硅衬底的制备方法，属于陶瓷体上硅的技术领域。
背景技术
陶瓷体上硅(SOC)指的是陶瓷绝缘层上的硅，是一种具有独特的“Si/陶瓷层/Si”三层结构的新型硅基半导体材料，陶瓷体上硅可以通过陶瓷绝缘埋层实现器件和衬底的全介质隔离，陶瓷体上硅(SOC)材料及利用陶瓷体上硅制备的器件与体硅相比具有以下优点：1)、较为陡直的亚阈值斜率；2)、具有更低的功耗。由于减少了寄生电容，降低了漏电，SOC器件功耗可减小35-70％； 3)、消除了闩锁效应；4)、较高的跨导和电流驱动能力；5)、优良的抗辐射照效应，抗单粒子效应和抗短沟道效应。这些特性都决定SOC技术将是研发高速，低功耗，高可靠性以及高集成度的深亚微米超大规模集成电路和超高速集成电路的重要技术。SOC在高性能超大规模集成电路，高速存贮设备，低功耗电路，高温传感器，军用抗辐照器件，移动通讯系统，光电子集成器件以及MEMS等领域具有极广阔的应用前景。
随着航空航天、能源、国防和军事工业技术的发展，在发动机控制、油气井的井下探测、导弹制导等应用中，对可在800℃甚至1000℃以上高温下可靠工作的微电子集成电路的需求日益增长。SOC MEMS电路具有优良的耐高温特性，生产工艺与体硅MEMS电路兼容，是目前适于800℃～1300℃温区可靠工作的集成电路的唯一选择。SOC器件之所以具有极佳的耐高温优良特性，其原因主要是：1)、陶瓷绝缘埋层是采用硅基聚合物合成，交联固化成为纳米网络结构，最终经过高温裂解成先进陶瓷，具备耐高温，耐腐蚀，耐磨等特点，能够在超高温度腐蚀环境下稳定使用。2)、SOC材料有陶瓷埋层，没有器件到衬底的电流通道，所以该器件完全消除了高温激发的闩锁效应，故可胜任800℃以上的工作环境；3)、由于SOC器件结面积很小，在相同尺寸条件下，其漏电流比体硅器件的漏电流低3个数量级，可避免高温度下的器件导通；4)、SOC全耗尽器件的耗尽层宽度就是顶层硅膜的厚度，它在一定温度下是不变的，SOC器件阀值电压温度的变化只与费米能级有关，所以它对温度的敏感性比体硅器件小2～3倍。
目前，制备绝缘体上硅(SOI)衬底的方法主要有智能剥离(Smart CutTM)，注入氧分离(separation by implanted)和键合凹蚀(bonding and etchback)的方法。但尚没有制备SOC的方法，因此提供一种工艺可靠，并能够有效保证SOC 器件可靠性的衬底材料及其制备方法实属必要。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种陶瓷体上硅衬底的制备方法，其能有效制备得到陶瓷体上硅衬底，工艺步骤简单，安全可靠。
按照本发明提供的技术方案，所述陶瓷体上硅衬底的制备方法，所述制备方法包括如下步骤：
步骤1、提供所需的第一硅衬底以及第二硅衬底，并对所述第一硅衬底、第二硅衬底进行所述清洗；
步骤2、在第一硅衬底上均匀涂覆陶瓷埋材层，所述陶瓷埋材层包括聚硅氮烷；
步骤3、将第二硅衬底键合在上述第一硅衬底上，第二硅衬底通过陶瓷埋材层与第一硅衬底间隔；
步骤4、对上述陶瓷埋材层进行陶瓷化工艺，以得到位于第一硅衬底与第二硅衬底之间的陶瓷体绝缘埋层。
在得到陶瓷体绝缘埋层后，对第二硅衬底进行减薄，对第二硅衬底进行减薄的方式包括化学机械抛光。
所述陶瓷埋材层为聚硅氮烷时，陶瓷埋材层涂覆在第一硅衬底上的过程为：先将聚硅氮烷溶解，再将聚硅氮烷溶液滴于第一硅衬底的中心，最后利用匀胶机将聚硅氮烷均匀涂覆在第一硅衬底上；
在利用匀胶机涂覆时，匀胶机先以700rpm～900rpm的转速将第一硅衬底上的聚硅氮烷液体摊开，再以4000rpm～5000rpm的转速将聚硅氮烷液体均匀涂覆在第一硅衬底上。
所述陶瓷埋材层的厚度不大于3μm。
陶瓷埋材层采用聚硅氮烷时，步骤4中，对陶瓷埋材层进行陶瓷化时，将第一硅衬底、第二硅衬底以及陶瓷埋材层置于马弗炉中，将马弗炉的温度升高到800℃以上，以使得陶瓷埋材层发生热裂解；在陶瓷埋材层发生热裂解后，再使得马弗炉的温度升高到1400℃以上，以在第一硅衬底与第二硅衬底间结晶形成陶瓷体绝缘埋层。
本发明的优点：通过陶瓷埋材层均匀涂覆在第一硅衬底上，再用陶瓷埋材层作为第一硅衬底与第二硅衬底的直接键合层，最后通过高温退火将此陶瓷埋材层进行陶瓷化，工艺方法简单，可靠和易操作。与普通的埋氧层(SiO2)相比，本发明制备的陶瓷绝缘埋层具有极佳的耐高温，耐腐蚀性，耐磨损，硬度，热屏障和阻电性等优良特性。
附图说明
图1～图4为本发明具体实施工艺步骤剖视图，其中
图1为本发明第一硅衬底的剖视图。
图2为本发明在第一硅衬底上涂覆得到陶瓷埋材层后的剖视图。
图3为本发明第一硅衬底与第二硅衬底键合后的剖视图。
图4为本发明对第二硅衬底减薄后的剖视图。
附图标记说明：1-第一硅衬底、2-陶瓷埋材层、3-第二硅衬底以及4-陶瓷体绝缘埋层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1～图4所示：为了能有效制备得到陶瓷体上硅衬底，本发明的制备方法包括如下步骤：
步骤1、提供所需的第一硅衬底1以及第二硅衬底3，并对所述第一硅衬底 1、第二硅衬底3进行所述清洗；
具体地，第一硅衬底1、第二硅衬底3可以采用现有常用的硅片，如图1所示。对第一硅衬底1、第二硅衬底3进行清洗时，采用RCA标准清洗，对第一硅衬底1、第二硅衬底3进行清洗后，能有效去除第一硅衬底1、第二硅衬底3 上的有机物、金属以及颗粒等，对第一硅衬底1、第二硅衬底3的具体清洗过程为本技术领域人员所熟知，此处不再详述。
步骤2、在第一硅衬底1上均匀涂覆陶瓷埋材层2，所述陶瓷埋材层2包括聚硅氮烷；
具体地，所述陶瓷埋材层2为聚硅氮烷时，陶瓷埋材层2涂覆在第一硅衬底1上的过程为：先将聚硅氮烷利用正己烷溶解，再将聚硅氮烷溶液滴于第一硅衬底1的中心，最后利用匀胶机将聚硅氮烷均匀涂覆在第一硅衬底1上；
在利用匀胶机涂覆时，匀胶机先以700rpm～900rpm的转速将第一硅衬底1 上的聚硅氮烷液体摊开，再以4000rpm～5000rpm的转速将聚硅氮烷液体均匀涂覆在第一硅衬底1上。
本发明实施例中，滴于第一硅衬底1上的聚硅氮烷溶液大约为10ml，涂覆于第一硅衬底1上陶瓷埋材层2的厚度不大于3μm，如图2所示。具体实施时，当陶瓷埋材层2采用其他材料时，可以参考上述聚硅氮烷的涂覆过程，只要能使得陶瓷埋材层2均匀涂覆于第一硅衬底1上即可，此处不再一一列举说明。
步骤3、将第二硅衬底3键合在上述第一硅衬底1上，第二硅衬底3通过陶瓷埋材层2与第一硅衬底1间隔；
具体实施时，将第一硅衬底1、第二硅衬底3放置于键合机夹具上，用夹具上的三个垫片保持第一硅衬底1与第二硅衬底3的分离，再把夹具放入键合腔室；腔室内抽真空达到10-3Pa，当真空度达到之后，抽开垫片使得第一硅衬底1 与第二硅衬底3接触，再施加0.15～0.2MPa的冲压；上下压头同时升温，先将温度缓慢升到200～250℃，并保持40min；在此条件下完成固化。在固化过程中会有少量气体逸出，是缩合反应生成的小分子氢气或氨气。
键合后，第二硅衬底3位于第一硅衬底1上，第二硅衬底3通过陶瓷埋材层2与第一硅衬底1间隔，陶瓷埋材层2固化在第一硅衬底3与第一硅衬底1 间，如图3所示，具体利用键合机的键合过程为本技术领域人员所熟知，此处不再详述。
步骤4、对上述陶瓷埋材层2进行陶瓷化工艺，以得到位于第一硅衬底1与第二硅衬底3之间的陶瓷体绝缘埋层4。
本发明实施例中，陶瓷埋材层2采用聚硅氮烷时，对陶瓷埋材层2进行陶瓷化时，将第一硅衬底1、第二硅衬底3以及陶瓷埋材层2置于马弗炉中，将马弗炉的温度升高到800℃以上，此升温过程大概需要40min，使得陶瓷埋材层2 发生热裂解(热裂解温度800～1000℃)；在陶瓷埋材层2发生热裂解后，立即再使得马弗炉的温度升高到～1450℃，并在此温度下保持20min，以在第一硅衬底 1与第二硅衬底3间结晶形成陶瓷体绝缘埋层4。
具体实施时，陶瓷埋材层2在马弗炉中发生热裂解后形成无定形Si/C/N材料，在将马弗炉的温度升高到1450℃并保持在大于20min后，无定形的Si/C/N 材料结晶形成SiC/Si3N4/C的聚合物，即得到陶瓷体绝缘埋层4。
在得到陶瓷体绝缘埋层4后，对第二硅衬底3进行减薄，如图4所示。对第二硅衬底3进行减薄的方式包括化学机械抛光，对第二硅衬底3进行具体减薄的过程此处不再赘述。
以上通过优选实例详细描述了本发明所提出的一种陶瓷体上硅衬底的制备方法，本领域的技术人员应当理解，以上所述仅仅为本发明的优选实施例，在不脱离本发明实质的范围内，可以使用其他方式实现本发明的陶瓷体上硅 (SOC)衬底，例如可以用丝网印刷代替匀胶在硅衬底上均匀涂覆聚硅氮烷，其制备方法不限于实施例中所公开的内容，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (3)
1.一种陶瓷体上硅衬底的制备方法，其特征是，所述制备方法包括如下步骤：
步骤1、提供所需的第一硅衬底（1）以及第二硅衬底（3），并对所述第一硅衬底（1）、第二硅衬底（3）进行清洗；
步骤2、在第一硅衬底（1）上均匀涂覆陶瓷埋材层（2），所述陶瓷埋材层（2）包括聚硅氮烷；
所述陶瓷埋材层（2）为聚硅氮烷时，陶瓷埋材层（2）涂覆在第一硅衬底（1）上的过程为：先将聚硅氮烷溶解，再将聚硅氮烷溶液滴于第一硅衬底（1）的中心，最后利用匀胶机将聚硅氮烷均匀涂覆在第一硅衬底（1）上；
在利用匀胶机涂覆时，匀胶机先以700rpm~900rpm的转速将第一硅衬底（1）上的聚硅氮烷液体摊开，再以4000rpm~5000rpm的转速将聚硅氮烷液体均匀涂覆在第一硅衬底（1）上；
步骤3、将第二硅衬底（3）键合在上述第一硅衬底（1）上，第二硅衬底（3）通过陶瓷埋材层（2）与第一硅衬底（1）间隔；
步骤4、对上述陶瓷埋材层（2）进行陶瓷化工艺，以得到位于第一硅衬底（1）与第二硅衬底（3）之间的陶瓷体绝缘埋层（4）；
陶瓷埋材层（2）采用聚硅氮烷时，步骤4中，对陶瓷埋材层（2）进行陶瓷化时，将第一硅衬底（1）、第二硅衬底（3）以及陶瓷埋材层（2）置于马弗炉中，将马弗炉的温度升高到800℃以上，以使得陶瓷埋材层（2）发生热裂解；在陶瓷埋材层（2）发生热裂解后，再使得马弗炉的温度升高到1400℃以上，以在第一硅衬底（1）与第二硅衬底（3）间结晶形成陶瓷体绝缘埋层（4）。
2.根据权利要求1所述的陶瓷体上硅衬底的制备方法，其特征是：在得到陶瓷体绝缘埋层（4）后，对第二硅衬底（3）进行减薄，对第二硅衬底（3）进行减薄的方式包括化学机械抛光。
3.根据权利要求1所述的陶瓷体上硅衬底的制备方法，其特征是，所述陶瓷埋材层（2）的厚度不大于3μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710940454.0A CN107731731B (zh) | 2017-10-11 | 2017-10-11 | 陶瓷体上硅衬底的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710940454.0A CN107731731B (zh) | 2017-10-11 | 2017-10-11 | 陶瓷体上硅衬底的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731731A CN107731731A (zh) | 2018-02-23 |
| CN107731731B true CN107731731B (zh) | 2020-04-21 |
Family
ID=61210240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710940454.0A Active CN107731731B (zh) | 2017-10-11 | 2017-10-11 | 陶瓷体上硅衬底的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731731B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878287A (zh) * | 2018-06-29 | 2018-11-23 | 苏州研材微纳科技有限公司 | 硅衬底的加工钝化保护方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328344A (zh) * | 2001-07-20 | 2001-12-26 | 中国科学院上海冶金研究所 | 以氧化铝为埋层的绝缘层上硅结构的衬底材料及制备方法 |
| CN1385906A (zh) * | 2002-05-24 | 2002-12-18 | 中国科学院上海微系统与信息技术研究所 | 一种广义的绝缘体上半导体薄膜材料及制备方法 |
| CN101807556A (zh) * | 2009-02-16 | 2010-08-18 | 赛米控电子股份有限公司 | 用于接纳至少一个元件的衬底以及制造衬底的方法 |
| CN102017097A (zh) * | 2008-08-28 | 2011-04-13 | 科莱恩金融(Bvi)有限公司 | 在硅上制备用于太阳能电池制造的陶瓷钝化层的方法 |
| WO2017155804A1 (en) * | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
-
2017
- 2017-10-11 CN CN201710940454.0A patent/CN107731731B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328344A (zh) * | 2001-07-20 | 2001-12-26 | 中国科学院上海冶金研究所 | 以氧化铝为埋层的绝缘层上硅结构的衬底材料及制备方法 |
| CN1385906A (zh) * | 2002-05-24 | 2002-12-18 | 中国科学院上海微系统与信息技术研究所 | 一种广义的绝缘体上半导体薄膜材料及制备方法 |
| CN102017097A (zh) * | 2008-08-28 | 2011-04-13 | 科莱恩金融(Bvi)有限公司 | 在硅上制备用于太阳能电池制造的陶瓷钝化层的方法 |
| CN101807556A (zh) * | 2009-02-16 | 2010-08-18 | 赛米控电子股份有限公司 | 用于接纳至少一个元件的衬底以及制造衬底的方法 |
| WO2017155804A1 (en) * | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731731A (zh) | 2018-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI458020B (zh) | 供絕緣體上半導體類型底材所用之基底底材之製造方法 | |
| US20120003813A1 (en) | Oxygen plasma conversion process for preparing a surface for bonding | |
| CN110383420B (zh) | 集成在工程化衬底上的rf器件 | |
| US20070281439A1 (en) | Techniques for Layer Transfer Processing | |
| Kittler et al. | Regular dislocation networks in silicon as a tool for nanostructure devices used in optics, biology, and electronics | |
| CN101325154B (zh) | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 | |
| CN101882624B (zh) | 在绝缘衬底上形成有高Ge应变层的结构及形成方法 | |
| CN103832970B (zh) | 一种低温晶圆键合方法 | |
| US8481413B2 (en) | Doping of semiconductor substrate through carbonless phosphorous-containing layer | |
| CN106133899A (zh) | 用于半导体和插入物加工的载体粘结方法和制品 | |
| Murugesan et al. | High density 3D LSI technology using W/Cu hybrid TSVs | |
| CN102290369B (zh) | 一种薄goi晶片及其制备方法 | |
| US10438792B2 (en) | Methods for integration of elemental and compound semiconductors on a ceramic substrate | |
| CN106611739A (zh) | 衬底及其制造方法 | |
| CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
| CN109712926B (zh) | 一种半导体器件的制造方法 | |
| CN107731731B (zh) | 陶瓷体上硅衬底的制备方法 | |
| CN105006440A (zh) | 一种真空键合大气加压混合键合方法 | |
| Jeon et al. | Thin Si wafer substrate bonding and de-bonding below 250° C for the monolithic 3D integration | |
| US20050112843A1 (en) | Method for anodic bonding of wafers and device | |
| CN106611740A (zh) | 衬底及其制造方法 | |
| KR102666195B1 (ko) | 층의 전사 방법 | |
| CN103066007B (zh) | 一种全隔离结构的制作方法 | |
| US11380577B2 (en) | Method for transferring a thin layer using a filled preceramic polymer | |
| CN104916535A (zh) | 一种激光诱导热生长氧化硅的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Preparation method of silicon substrates on ceramic body Effective date of registration: 20200601 Granted publication date: 20200421 Pledgee: Suzhou Rongfeng Technology Microfinance Co.,Ltd. Pledgor: SUZHOU YANCAI WEINA TECHNOLOGY Co.,Ltd. Registration number: Y2020320010040 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |