CN107731667B - 具备金属连线的混合键合方法及混合键合结构 - Google Patents
具备金属连线的混合键合方法及混合键合结构 Download PDFInfo
- Publication number
- CN107731667B CN107731667B CN201710751225.4A CN201710751225A CN107731667B CN 107731667 B CN107731667 B CN 107731667B CN 201710751225 A CN201710751225 A CN 201710751225A CN 107731667 B CN107731667 B CN 107731667B
- Authority
- CN
- China
- Prior art keywords
- layer
- bonded
- metal
- connecting line
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 title claims abstract description 135
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 135
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 28
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 35
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种具备金属连线的混合键合方法及混合键合结构，属于半导体技术领域。所述方法包括：提供第一晶圆和第二晶圆，第一晶圆具有待键合的上衬底，第二晶圆具有待键合的下衬底；在第一晶圆的上衬底上形成第一键合层，在第二晶圆的下衬底上形成第二键合层；在第一键合层，和/或第二键合层中进行金属部署并形成键合金属层，将键合金属层用作金属连线，并形成与金属连线对应的基础连线层；将第一晶圆的第一键合层与第二晶圆的第二键合层进行键合，形成混合键合结构。本发明中，将现有的仅用于金属接触的键合金属层用作金属连线，相当于减少了该金属层，并节约了制作该金属连线所需使用的1～2层光罩，从而降低了工艺成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种具备金属连线的混合键合方法和混合键合结构。
背景技术
随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子系统越来越小，集成度越来越高，功能越来越多，越来越强。由此产生了许多新技术、新材料和新设计，例如三维堆叠封装等技术就是这些技术的典型代表。在超大规模集成电路发展日益接近物理极限的情况下，在物理尺寸和成本方面具有优势的三维集成电路是延长摩尔定律并解决先进封装问题的有效途径。随着摩尔定律的不断推进，到20纳米以下的工艺节点之后，在各种不同种类的芯片技术上继续缩小关键尺寸以实现性能提升、面积减小及成本降低变得越来越困难，使用晶圆三维集成的方式整合不同芯片或同一芯片的不同区域成为集成电路技术发展的主要方向之一。作为晶圆三维集成关键技术的混合键合工艺由于要在完成晶圆键合的同时实现晶圆之间电性连接，对待键合晶圆的表面形貌具有超高要求。
目前，混合键合工艺需要使用特殊的设计规则以达到配合界面处理的效果，其中，形成的键合金属层仅用于金属触点的连接，而无法作为金属连线使用，未能将资源的利用率最大化，并提高了工艺成本。
发明内容
为解决现有技术的不足，本发明提供一种具备金属连线的混合键合方法及混合键合结构。
一方面，本发明提供一种具备金属连线的混合键合方法，包括：
提供第一晶圆和第二晶圆，所述第一晶圆具有待键合的上衬底，所述第二晶圆具有待键合的下衬底；
在所述第一晶圆的上衬底上形成第一键合层，在所述第二晶圆的下衬底上形成第二键合层，在所述第一键合层，和/或所述第二键合层中进行金属部署并形成键合金属层，将所述键合金属层用作金属连线，并形成与所述金属连线对应的基础连线层；
将所述第一晶圆的第一键合层与所述第二晶圆的第二键合层进行键合，形成混合键合结构。
可选地，在所述第一键合层，和/或所述第二键合层中进行金属部署，具体包括：
在所述第一键合层，和/或所述第二键合层中形成多个金属块；
在所述第一键合层，和/或所述第二键合层中形成开关金属层；
在所述第一键合层，和/或所述第二键合层中形成键合金属触点。
可选地，所述方法还包括：形成与所述开关金属层对应的基础连线层；
在键合形成的混合键合结构中，所述开关金属层与所述键合金属触点及对应的基础连线层相连。
可选地，所述形成与所述金属连线对应的基础连线层，具体为：形成与所述金属连线对应的连接结构和基础连线层；
在键合形成的混合键合结构中，所述金属连线通过所述连接结构与对应的基础连线层相连。
可选地，所述金属连线的金属密度与全局金属密度的差异小于约5％。
另一方面，本发明提供一种具备金属连线的混合键合结构，包括：
相对设置的第一晶圆和第二晶圆，所述第一晶圆具有用于键合的上衬底，所述第二晶圆具有用于键合的下衬底；
位于所述第一晶圆的上衬底上的第一键合层，位于所述第二晶圆的下衬底上的第二键合层；
位于所述第一键合层，和/或所述第二键合层中的金属部署、作为金属连线的键合金属层及与所述金属连线对应的基础连线层；
所述第一键合层与所述第二键合层键合形成的键合界面。
可选地，位于所述第一键合层，和/或所述第二键合层中的金属部署，具体包括：
位于所述第一键合层，和/或所述第二键合层中的多个金属块；
位于所述第一键合层，和/或所述第二键合层中的开关金属层；
位于所述第一键合层，和/或所述第二键合层中的键合金属触点。
可选地，所述混合键合结构，还包括：与所述开关金属层对应的基础连线层；
所述开关金属层与所述键合金属触点及对应的基础连线层相连。
可选地，所述混合键合结构，还包括：连接结构；
金属连线通过所述连接结构与对应的基础连线层相连。
可选地，所述金属连线的金属密度与全局金属密度的差异小于约5％。
本发明的优点在于：
本发明中，在跨晶圆的混合键合过程中，实现金属直接键合的同时，将现有的仅用于金属接触的键合金属层用作金属连线，相当于减少了该键合金属层，并节约了制作该金属连线所需使用的1～2层光罩，从而降低了工艺成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1为本发明提供的一种具备金属连线的混合键合方法流程图；
附图2为本发明提供的混合键合结构之一的键合界面截面图；
附图3为附图2所示的键合界面的俯视图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
根据本发明的实施方式，提供一种具备金属连线的混合键合方法，如图1所示，包括：
提供第一晶圆和第二晶圆，第一晶圆具有待键合的上衬底，第二晶圆具有待键合的下衬底；
在第一晶圆的上衬底上形成第一键合层，在第二晶圆的下衬底上形成第二键合层，在第一键合层，和/或第二键合层中进行金属部署并形成键合金属层，将键合金属层用作金属连线，并形成与金属连线对应的基础连线层；
将第一晶圆的第一键合层与第二晶圆的第二键合层进行键合，形成混合键合结构。
根据本发明的实施方式，第一键合层和第二键合层均为绝缘层。
根据本发明的实施方式，在第一键合层，和/或第二键合层中进行金属部署，具体包括：
在第一键合层，和/或第二键合层中形成多个金属块；
在第一键合层，和/或第二键合层中形成开关金属层；
在第一键合层，和/或第二键合层中形成键合金属触点。
其中，金属块，具体为Dummy金属块，用于平衡键合界面的图形分布及辅助界面处理；开关金属层，用于实现物理和电性连接；键合金属触点，用于完成混合键合功能，实现金属连接。
优选地，在本实施例中，多个金属块呈阵列均匀的分布在第一键合层，和/或第二键合层中。
根据本发明的实施方式，所述方法还包括：形成与开关金属层对应的基础连线层；
对应地，在键合形成的混合键合结构中，开关金属层与键合金属触点及对应的基础连线层相连。
根据本发明的实施方式，形成与金属连线对应的基础连线层，具体为：形成与金属连线对应的连接结构和基础连线层；
对应地，在键合形成的混合键合结构中，金属连线通过连接结构与对应的基础连线层相连。
根据本发明的实施方式，还包括：对金属连线进行冗余填充(Dummy Filling)；
进一步地，冗余填充后的金属连线的金属密度与全局金属密度的差异小于约5％。
优选地，在本实施例中，金属为铜。
需要说明地，在现有技术中，通常通过双大马士革(Dual Damascene)工艺形成金属连线，在工艺过程中，需使用光罩进行光刻形成金属连线沟槽，进而电镀形成金属连线。本发明中，将键合金属层用作金属连线，不仅减少了该层，而且省去了制作该金属连线所需使用的光罩，从而降低了工艺成本。
实施例二
根据本发明的实施方式，提供一种具备金属连线的混合键合结构，包括：
相对设置的第一晶圆和第二晶圆，第一晶圆具有用于键合的上衬底，第二晶圆具有用于键合的下衬底；
位于第一晶圆的上衬底上的第一键合层，位于第二晶圆的下衬底上的第二键合层；
位于第一键合层，和/或第二键合层中的金属部署、作为金属连线的键合金属层及与所述金属连线对应的基础连线层。
根据本发明的实施方式，位于第一键合层，和/或第二键合层中的金属布局，具体包括：
位于第一键合层，和/或第二键合层中的多个金属块；
位于第一键合层，和/或第二键合层中的开关金属层；
位于第一键合层，和/或第二键合层中的键合金属触点。
其中，金属块，具体为Dummy金属块，用于平衡键合界面的图形分布及辅助界面处理；开关金属层，用于实现物理和电性连接；键合金属触点，用于完成混合键合功能，实现金属连接。
优选地，在本实施例中，多个金属块呈阵列均匀的分布在第一键合层，和/或第二键合层中。
根据本发明的实施方式，混合键合结构还包括：与开关金属层对应的基础连线层；
对应地，开关金属层与键合金属触点及对应的基础连线层相连。
根据本发明的实施方式，混合键合结构还包括：连接结构；
对应地，金属连线通过连接结构与对应的基础连线层相连。
根据本发明的实施方式，金属连线的金属密度与全局金属密度的差异小于约5％。
优选地，在本实施例中，金属具体为铜。
进一步地，在本实施例中，为清楚的了解本发明中的混合键合结构，提供一种如图2所示的键合界面截面图，图3为对应的键合界面俯视图；从图2中可见，在键合界面的一侧分布有金属导线201，金属导线201通过连接结构202与对应的基础连线层203相连；在键合界面两侧均分布有用于平衡界面图形的Dummy金属块204、用于实现物理和电性连接的开关金属层205、以及与开关金属层205对应的基础连线层203和键合金属触点206。
需要说明地，图2和图3中所示的键合界面对应的混合键合结构，仅为本发明实施方式提出的混合键合结构中的一种，还可以根据需求仅在键合界面的一侧形成Dummy金属块，仅在键合界面的一侧形成开关金属层，以及在键合界面的两侧均形成金属导线等；本发明中不再进行进一步的示例说明。
更进一步地，在本实施例中，当仅在键合界面的一侧形成金属导线时，则在键合界面的另一侧形成常规结构以辅助提高区域键合强度。
本发明中，在跨晶圆的混合键合过程中，实现金属直接键合的同时，将现有的仅用于金属接触的键合金属层用作金属连线，相当于减少了该键合金属层，并节约了制作该金属连线所需使用的1～2层光罩，从而降低了工艺成本。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种具备金属连线的混合键合方法，其特征在于，包括：
提供第一晶圆和第二晶圆，所述第一晶圆具有待键合的上衬底，所述第二晶圆具有待键合的下衬底；
在所述第一晶圆的上衬底上形成第一键合层，在所述第二晶圆的下衬底上形成第二键合层，在所述第一键合层中形成多个连接结构和与所述多个连接结构相连的基础连线层，在所述第二键合层中形成开关金属层、键合金属触点、多个金属块以及键合金属层；
将所述第一晶圆的第一键合层与所述第二晶圆的第二键合层进行键合，使所述键合金属层与所述多个连接结构在键合界面处相连，进而与所述多个连接结构对应的基础连线层相连，在实现金属直接键合的同时，将所述键合金属层用作金属连线。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：形成与所述开关金属层对应的基础连线层；
在键合形成的混合键合结构中，所述开关金属层与所述键合金属触点及对应的基础连线层相连。
3.根据权利要求1所述的方法，其特征在于，所述金属连线的金属密度与全局金属密度的差异小于约5％。
4.一种具备金属连线的混合键合结构，其特征在于，包括：
相对设置的第一晶圆和第二晶圆，所述第一晶圆具有用于键合的上衬底，所述第二晶圆具有用于键合的下衬底；
位于所述第一晶圆的上衬底上的第一键合层，位于所述第二晶圆的下衬底上的第二键合层；
位于所述第一键合层中的多个连接结构和与所述多个连接结构相连的基础连线层，位于所述第二键合层中的开关金属层、键合金属触点、多个金属块和键合金属层；
所述第一键合层与所述第二键合层键合形成的键合界面，在所述键合界面处实现金属直接键合；
所述键合金属层用作金属连线，与所述多个连接结构在所述键合界面处相连，进而与所述多个连接结构对应的基础连线层相连。
5.根据权利要求4所述的混合键合结构，其特征在于，还包括：与所述开关金属层对应的基础连线层；
所述开关金属层与所述键合金属触点及对应的基础连线层相连。
6.根据权利要求4所述的混合键合结构，其特征在于，所述金属连线的金属密度与全局金属密度的差异小于约5％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710751225.4A CN107731667B (zh) | 2017-08-28 | 2017-08-28 | 具备金属连线的混合键合方法及混合键合结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710751225.4A CN107731667B (zh) | 2017-08-28 | 2017-08-28 | 具备金属连线的混合键合方法及混合键合结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731667A CN107731667A (zh) | 2018-02-23 |
| CN107731667B true CN107731667B (zh) | 2019-06-14 |
Family
ID=61205471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710751225.4A Active CN107731667B (zh) | 2017-08-28 | 2017-08-28 | 具备金属连线的混合键合方法及混合键合结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731667B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020154954A1 (en) * | 2019-01-30 | 2020-08-06 | Yangtze Memory Technologies Co., Ltd. | Hybrid bonding using dummy bonding contacts and dummy interconnects |
| WO2020154939A1 (en) | 2019-01-30 | 2020-08-06 | Yangtze Memory Technologies Co., Ltd. | Hybrid bonding using dummy bonding contacts |
| KR20210114016A (ko) * | 2019-04-30 | 2021-09-17 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 프로세서 및 낸드 플래시 메모리를 갖는 접합된 반도체 소자 및 이를 형성하는 방법 |
| CN110429038A (zh) * | 2019-08-09 | 2019-11-08 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
| CN112216609B (zh) * | 2020-09-22 | 2022-07-26 | 长江存储科技有限责任公司 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
| CN113257779B (zh) * | 2021-07-08 | 2021-09-24 | 广东省大湾区集成电路与系统应用研究院 | 基于fdsoi的背偏压控制的芯片结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104952747A (zh) * | 2014-03-28 | 2015-09-30 | 台湾积体电路制造股份有限公司 | 具有均匀图案密度的混合接合 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9728453B2 (en) * | 2013-03-15 | 2017-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for hybrid wafer bonding integrated with CMOS processing |
| CN104167372A (zh) * | 2014-08-08 | 2014-11-26 | 武汉新芯集成电路制造有限公司 | 一种混合键合方法 |
| CN106653720A (zh) * | 2016-12-30 | 2017-05-10 | 武汉新芯集成电路制造有限公司 | 一种混合键合结构及混合键合方法 |
-
2017
- 2017-08-28 CN CN201710751225.4A patent/CN107731667B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104952747A (zh) * | 2014-03-28 | 2015-09-30 | 台湾积体电路制造股份有限公司 | 具有均匀图案密度的混合接合 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731667A (zh) | 2018-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731667B (zh) | 具备金属连线的混合键合方法及混合键合结构 | |
| CN101728371B (zh) | 集成电路结构 | |
| CN107636813B (zh) | 具有高密度管芯至管芯连接的半导体封装及其制造方法 | |
| CN103681613B (zh) | 具有离散块的半导体器件 | |
| CN103219325B (zh) | 多维集成电路结构及其形成方法 | |
| CN105023917B (zh) | 晶圆上芯片封装件及其形成方法 | |
| CN103996630B (zh) | 封装半导体器件和封装器件及方法 | |
| CN104218024B (zh) | 具有分层互连结构的桥互连 | |
| US9209157B2 (en) | Formation of through via before contact processing | |
| CN110534507A (zh) | 贯穿硅通孔设计、三维集成电路及其制造方法 | |
| US9355963B2 (en) | Semiconductor package interconnections and method of making the same | |
| CN107851615A (zh) | 独立3d堆叠 | |
| CN109786262A (zh) | 互连芯片 | |
| CN101714539B (zh) | 用于tsv铜附着的z形结构 | |
| CN109524314A (zh) | 封装件及其形成方法 | |
| CN107039380A (zh) | 接合结构及其形成方法 | |
| CN106469701B (zh) | 半导体器件结构及其形成方法 | |
| CN105390467A (zh) | 芯片堆叠半导体封装件 | |
| TW201205742A (en) | Microelectronic elements with post-assembly planarization | |
| JP2007019454A (ja) | チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造 | |
| CN109309075A (zh) | 半导体封装及制作半导体封装的方法 | |
| KR20220066185A (ko) | 임베딩된 비아 없는 브릿지들 | |
| CN107316840A (zh) | 混合接合半导体晶片的3dic结构与方法 | |
| CN106935563A (zh) | 电子封装件及其制法与基板结构 | |
| CN105575938B (zh) | 一种硅基转接板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |