CN107710711A - 波形自适应的数字预失真 - Google Patents

波形自适应的数字预失真 Download PDF

Info

Publication number
CN107710711A
CN107710711A CN201680037955.1A CN201680037955A CN107710711A CN 107710711 A CN107710711 A CN 107710711A CN 201680037955 A CN201680037955 A CN 201680037955A CN 107710711 A CN107710711 A CN 107710711A
Authority
CN
China
Prior art keywords
signal
input signal
module
dpd
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680037955.1A
Other languages
English (en)
Other versions
CN107710711B (zh
Inventor
C·H·迪克
H·M·帕雷克
H·赵
V·C·巴尔内斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN107710711A publication Critical patent/CN107710711A/zh
Application granted granted Critical
Publication of CN107710711B publication Critical patent/CN107710711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

装置(100)以及相关联的系统(200)和方法(500)大致涉及信号预处理。在这样的装置(100)中，信号分类器模块(110)和延迟模块(114)被共同耦接以接收输入信号(101)。延迟模块(114)用于提供输入信号(101)的延迟版本(105)。信号分类器模块(110)用于提供识别输入信号(101)的分类的配置信号(107)。数字预失真(“DPD”)引擎(116)用于接收输入信号(101)的延迟版本(105)、反馈信号(108)和配置信号(107)，以提供输入信号(101)的预失真版本作为预失真输出信号(102)。反馈信号(108)具有预失真系数自适应信息。

Description

波形自适应的数字预失真
技术领域
以下描述涉及集成电路器件(“IC”)。更具体地，以下描述涉及用于IC的波形自适应的数字预失真。
背景技术
数字预失真(“DPD”)用于无线或蜂窝基站。DPD可以用于例如远程无线电单元(“RRU”)中，以提高功率放大器的效率和/或降低与RF链中的非线性相关联的频谱再生。因此可以使用DPD来确保频谱再生不违反频谱发射屏蔽或干扰相邻频谱的通信。集成电路芯片的供应商在输入信号的差异方面可能面临为各种不同的波形提供DPD的挑战。
因此，提供一种能够管理将被预失真的各种不同输入波形中的任意波形的信号动态的DPD系统将是合乎需要和有用的。
发明内容
一种大致涉及信号预处理的装置。在这种装置中，信号分类器模块和延迟模块被共同耦接以接收输入信号。延迟模块用于提供输入信号的延迟版本。信号分类器模块用于对输入信号进行分类，并响应于输入信号的分类生成配置信号，所述配置信号具有用于数字预失真(“DPD”)引擎参数化的配置信息。DPD引擎用于接收输入信号的延迟版本和配置信号，并且用于提供预失真输出信号。
可选地，预失真输出信号被配置以用于降低耦接到DPD引擎下游的功率放大器的非线性效应。信号分类器模块可以包括：用于接收输入信号以提供来自从输入信号中获得的复数数据样本的数据块的解析器模块；用于接收所述数据块以提供数据块的加窗样本组的加窗模块；用于接收加窗样本组以提供加窗样本组的频谱信息的傅立叶变换模块；以及用于接收频谱信息和信号分类信息以提供所述配置信号的信号分析器。
可选地，解析器模块可以是用于缓冲输入信号的数据以输出数据块的缓冲器。
可选地，数据块可以是重叠的数据块。
可选地，数据块可以是不重叠的数据块。
可选地，频谱信息可以并行地提供给信号分析器。
可选地，信号分类信息可以包括多个不同波形的元数据，并且输入信号的元数据中用于提供配置信息的部分通过补偿所述功率放大器的非线性来增强该功率放大器的运行。
可选地，元数据可以包括用于多个不同波形的多个不同信号类型的频率带宽信息和调制信息。
可选地，元数据可以包括用于多个不同波形的多个不同信号类型的频率带宽信息、调制信息以及功率电平信息。
可选地，DPD引擎可以包括参数估计引擎，其用于接收输入信号的延迟版本、配置信号以及反馈信号，从而更新预失真系数。
可选地，反馈信号可以具有预失真系数自适应信息。配置信息可以用于输入信号的被识别出的信号类型，以将参数估计引擎转换为专用参数估计引擎，所述专用参数估计引擎用于被识别以更新预失真系数的信号类型。信号类型可以从由下述信号过程的组中选出：WCDMA信号、LTE信号、GSM信号和CDMA200信号。
可选地，DPD引擎还可以包括用于接收输入信号的延迟版本和预失真系数的预失真数据路径模块。预失真数据路径模块可以包括被耦接以将预失真系数应用为非线性滤波器的滤波器系数。
可选地，DPD引擎还可以包括用于接收输入信号的延迟版本和预失真系数的预失真数据路径模块。预失真数据路径模块可以包括非线性滤波器以及预失真系数查找表生成器，所述预失真系数查找表生成器用于接收预失真系数并将接收到的预失真系数分配给非线性滤波器的查找表。非线性滤波器的查找表可以被耦接以接收预失真系数作为滤波器系数。
可选地，查找表可以根据其与非线性滤波器的至少一个其他查找表之间相同调制类型和相同带宽对应的功率电平而与该至少一个其他查找表分隔开。
可选地，查找表可以根据其与非线性滤波器的至少一个其他查找表之间的相同带宽对应的功率电平或相同功率电平对应的带宽中的至少一个，以及对应的调制类型而与该至少一个其他查找表分隔开。
可选地，查找表可以根据其与非线性滤波器的至少一个其他查找表之间相同调制类型对应的功率电平和带宽，而与该至少一个其他查找表分隔开。
一种大致涉及信号预处理的方法。在这种方法中，由信号分类器模块和延迟模块接收输入信号；由延迟模块延迟输入信号以提供输入信号的延迟版本；由信号分类器模块对输入信号进行分类；响应于输入信号的分类，配置信号被生成以包括具有用于数字预失真(“DPD”)引擎参数化的配置信息；由DPD引擎接收输入信号的延迟版本和该配置信号；并且由DPD引擎对输入信号进行预失真以提供预失真输出信号。
可选地，该方法进一步包括从DPD引擎输出预失真输出信号，以降低被耦接在下游以接收预失真输出信号的功率放大器的模拟输出中的非线性。信号分类器模块的分类和生成操作包括：由解析器模块解析输入信号，以提供来自从输入信号获得的复数数据样本的数据块；由加窗模块接收所述数据块；由加窗模块对数据块进行加窗，以提供数据块的相应加窗样本组；由傅立叶变换模块接收所述加窗样本组；由傅立叶变换模块变换加窗样本组，以为每组加窗样本提供频谱信息；由信号分析器接收频谱信息和信号分类数据；由信号分析器分析频谱信息以利用信号分类数据进行分类从而提供配置信号。输入信号的信号分类数据被信号分析器用于提供配置信息，以通过补偿功率放大器的非线性而增强功率放大器的运行。
可选地，预失真可以包括使用输入信号的延迟版本、配置信号以及反馈信号来估计参数从而提供预失真系数；使用预失真系数对输入信号的延迟版本进行非线性过滤以提供预失真输出信号。反馈信号是用于提供与模拟输出相关联的预失真系数自适应信息以更新预失真系数。
其他特征将通过考虑下面的具体实施方式和权利要求而被认识到。
附图说明
附图示出了示例性的装置和/或方法。然而，附图不应该被视为对权利要求范围的限制，而是仅用于解释和理解。
图1是描绘示例性信号预处理模块的框图。
图2是描绘用于数据传输的示例性传输系统的框图。
图3-1是描绘示例性数字预失真(“DPD”)引擎的框图。
图3-2是描绘另一示例性DPD引擎的框图。
图4是描绘查找表的示例性堆栈的框图。
图5是描绘示例性信号预处理流程的流程图。
图6是描绘用于图5的信号预处理流程的某一操作的示例性操作的流程图。
图7是描绘示例柱列式现场可编程门阵列(“FPGA”)架构的简化框图。
具体实施方式
在以下描述中，阐述了许多具体细节以提供对本文描述的具体示例的更全面的描述。然而，对于本领域的技术人员来说显而易见的是，可以在具有下面给出的并非所有具体细节的情况下实践这些示例的一个或多个其它示例和/或变形。在其它情况下，众所周知的特征没有被详细描述，以免模糊对本文示例的描述。为了便于说明，在不同图表中使用相同的数字标号来指代相同的部件；然而，在替代的示例中，这些部件可以是不同的。
本文描述了示例性的装置和/或方法。应该理解的是，在此使用词语“示例性”来表示“用作示例、实例或说明”。本文中被描述为“示例性”的任何示例或特征不一定被解释为比其他示例或功能优选或优越。
在描述几个附图中示例性描绘的示例之前，提供一般性介绍以帮助进一步理解。
例如通过功率附加效率和邻信道功率比(“ACPR”)的改善而测量的线性化性能(linearization performance)，可以是信号处理链和/或输出功率电平的函数。这种线性化性能可以与所使用的功率放大器的特性紧密相关。考虑一个涉及三个20MHz LTE载波的例子。这三个LTE20信号可以被整形、上采样和混合以形成多载波频分复用复合波形(multi-carrier frequency division multiplexed composite waveform)。该波形信号可以被传送到DAC、RF链，然后到功率放大器。每个LTE20信号均可以携带独立的数据。OFDM符号中的子载波负载的变化可能导致其载波的功率变化。
为了增强线性化性能，邻道泄漏的降低可能是有用的。对于这样的降低，如下文描述的DPD系统可以响应于这些功率变化而修改其行为，即通过管理信号动态。
在DPD系统的某些部署中，对个别载波的访问可能不可用，或者可能不便于访问。例如，可以存在分区，使得复合输入信号被装配在基站的一个部分中，并通过光纤或同轴电缆或其他介质传送到该基站的远端单元，其中该远端单元包含DPD系统、RD电子装置和功率放大器。在另一个例子中，DPD系统可以被封装在处理链内的一个模块中，即在其中的DPD子系统，所以无线电设计者不会被要将旁路信息转发给DPD处理单元的电路的插入而增加的复杂性所妨碍。
如下面更详细地描述的，根据调制类型、带宽和/或功率电平，边信息被提供给DPD引擎，以将DPD引擎从通用DPD引擎转换为针对输入信号的专用DPD引擎。在包括DPD系统的信号预处理模块内提供该边信息或边信道信息。因此，在传输系统内，使用功率放大器(例如在无线基站中的)将输入DC功率转换成RF能量的效果，可以由使用该边信息的DPD系统通过管理信号动态来增强。导致功率放大器的效率增强(包括但不限于线性化)的增强预失真，对于CAPEX和OPEX而言具有积极的含义，从而减小物理尺寸和/或增加基站无线电的覆盖。该复合输入信号可以是多载波或多RAT(“无线电接入技术”)信号，对于该信号，可以在DPD系统内本地使用如本文所述的频谱处理，以分析该复合波形以从中导出参数从而调节DPD系统对这种复合波形的行为。
借助上述的一般性理解，下面大致描述用于DPD的具有受控信号动态的信号预处理的各种配置。
图1是示出示例性信号预处理模块100的框图。信号预处理模块100包括信号分类器模块110、延迟模块114和数字预失真(“DPD”)引擎116。信号分类器模块110包括解析器模块111、加窗模块112、傅立叶变换模块113和信号分析器115。信号分类器模块110和延迟模块114可以被共同耦接在信号预处理模块100的输入节点121上，以用于接收输入信号101。信号预处理模块100可以被认为是具有受控信号动态的DPD系统，以适应各种不同的复合输入信号中的任意信号。
延迟模块114可以将输入信号101的延迟版本105提供给DPD引擎116。信号分类器模块110可以将识别输入信号101的分类的配置信号107提供给DPD引擎116。DPD引擎116可以接收输入信号101的延迟版本105、反馈信号108和配置信号107，以便提供输入信号101的预失真版本作为来自信号预处理模块100的预失真输出信号102。
信号分类器模块110可以包括解析器模块111以接收输入信号101，以提供来自从输入信号101获得的复数数据样本(complex data sample)的数据块109。解析器模块111可以被配置为从串行比特流读取多个位，例如1024位或某些其他数量的位，以输出这些数量的位作为数据块。解析器模块111可以是缓冲器，用于缓冲输入信号101的数据以分别输出数据块109。因此，解析器模块111可以包括固态存储器或其他存储器。
数据块109可以是非重叠的或重叠的数据块109。对于具有非重叠数据块109的解析器111的实施例，从输入信号101获得的复数数据样本的块或其他组群在彼此之间不具有任何相同的位，即该数据块109是输入信号101的端对端的区段(end-to-end segment)。因此，解析器111可以被配置为在每次读取时输出存储在其中的所有位。
然而，在对由解析器111采样的输入信号101进行平均处理以用于频谱分析的后续输入的实施例中，解析器111可以被配置为输出重叠的数据块109。例如，解析器111可以被配置为在读取周期上保持当前数据块109的初始数量的位，以使当前数据块109被输出的位与紧接着要被写入解析器111中的数据块109的最终数量的位相同。因此，有效地重叠的数据块确实在彼此之间具有一些相同的位，也就是说该数据块109是输入信号101的位连接段(bit linked segment)。
加窗模块112可以接收从解析器模块111输出的多个数据块109中的每个数据块109。加窗模块112可以为数据块109的每个数据块109提供加窗样本组103的一组加窗样本103。因此，可以从数字输入信号101一次一个地处理每个数据块109，其中数据块109可以从与数据通信相关联的该输入信号101获得，即用于该数据的随后传输。
加窗模块112可以提供用于使每个数据块109的末端逐渐变窄(tapering)的窗函数。这种窗函数可以是从由海明窗(Hamming window)和汉恩窗(Hann window)组成的组中选择的广义海明窗函数。对于作为高阶广义余弦窗函数的窗函数，可以从凯塞窗(Kaiserwindow)、凯塞-贝塞尔导出窗(Kaiser-Bessel derived window)、布莱克曼窗(Blackmanwindow)、纳托尔窗(Nuttall window)、布莱克门-纳托尔窗(Blackmun-Nuttall window)、布莱克门-哈里斯窗(Blackmun-Harris window)和莱夫-文森特窗(Rife-Vincent window)组成的组中选择。这些仅仅是可以使用的窗函数的一些已知示例，并且可以随着应用程序的不同而使用这些窗函数或其他窗函数。
傅立叶变换(“FT”)模块113可以接收加窗样本组103，以提供每个加窗样本组103的频谱信息104。傅立叶变换模块113可以支持离散傅立叶变换，以将每个加窗样本组103从时域变换到频域以提供该组数字复数采样的频谱信息104。按照这些方式，傅立叶变换模块113可以被配置为执行快速傅立叶变换(“FFT”)。
傅立叶变换模块113可被配置用于一次接收多个数字采样输入或点，从而一次输出多个对应的频谱输出作为用于吞吐量的频谱信息104。相应地，对于整个加窗样本组103，可以将频谱信息104并行地提供给信号分析器115。然而，对于较低吞吐量的实施例，傅立叶变换模块113可以被配置为从加窗样本组103中一次一个地读取每个样本，从而输出用于频谱信息104的相应的频谱输出。因此，对于较低吞吐量的实施例，对于加窗样本组103中的每个数据样本，可以将频谱信息104串行地提供给信号分析器115。
信号分析器115可以接收频谱信息104和信号分类信息106，以提供配置信号107。信号分类信息106可以包括用于多个不同波形的元数据。该元数据可以包括用于多个不同波形的多个不同信号类型的频率带宽信息、调制信息和/或功率电平信息(power levelinformation)。
一些信号类型的示例可以包括以下的一种或多种形式：WCDMA信号、LTE信号、GSM信号、CDMA200信号和/或其它类型的无线或蜂窝通信信号。元数据可以被用于有效地识别输入信号落入哪个“接收器(bin)”。例如，具有1.4MHz、3MHz、5MHz、10MHz、15MHz或20MHz带宽中的任一个的用OFDM形式调制的信号可以被分类为4G LTE信号，并且具有5MHz带宽的用CDMA形式调制的信号可以被分类为WCDMA信号。可以用例如从由处理器核IC、DSP、ASSP、ASIC或FPGA组成的组中选择的器件来实现信号分析器115。因此，可以例如用处理器核和/或逻辑门来实现信号分析器115，以基于信号分类信息106从该频谱信息104识别输入信号101的信号组成。
信号分析器115可以使用频谱信息104和在信号分类信息106所告知的输入信号101中可能存在的一套允许的波形的先验信息来识别输入信号101的信号类型。信号分析器115可以测量输入信号101中的每个分量载波的功率，即单或多频带的输入信号101。
信号预处理模块100可用于预处理信号以用于其系统中的后续传输。按照这些方式，图2是描绘用于数据传输的示例性传输系统200的框图。传输系统200包括信号预处理模块100，用于接收输入信号101以提供预失真输出信号102，其中输出信号102是输入信号101的数字预失真版本。
传输系统200包括：用于接收输出信号102并提供模拟信号211的信号转换前端210；用于接收模拟信号211并放大以提供模拟功率放大器输出221的功率放大器220；用于接收功率放大器输出221以提供滤波信号231的空腔滤波器(cavity filter)230；以及用于接收功率放大器输出221和输入信号101以提供反馈信号108的信号自适应模块240。
可选地，信号自适应模块240可以被配置为提供另一个反馈信号201，信号预处理模块100可以被配置为接收该反馈信号201。然而，通过举例为了清楚而非限制的方式，可假设信号自适应模块240仅向信号预处理模块100提供传统的反馈信号108。同时参考图1和图2来进一步描述传输系统200。
信号预处理模块100和PA 220之间的信号转换前端210可以是常规的。按照这些方式，信号转换前端210可以包括数模转换器(“D/A”)，用于将数字预失真输出信号102转换成模拟信号。信号转换前端210可以包括RF混频器和RF调制器，以及其他已知的部件。因此，为了清楚而不是限制，信号转换前端210的一些非必要的细节在本文中未被描述。
从信号转换前端210输出的用于输入到PA 220的模拟信号211可以是DC输入，所述DC输入被转换为RF能量以提供被放大的信号作为功率放大器输出221。空腔滤波器230可以对功率放大器输出221进行滤波以提供空腔滤波后的信号(“滤波信号”)231用于随后的传输。功率放大器输出221可以被反馈到信号自适应模块240，并且与其相关联的输入信号101可以被前馈到信号自适应模块240，以与功率放大器输出221进行比较，从而提供反馈信号108。信号自适应模块240可以包括被配置以提供反馈信号108的参数估计器，该反馈信号108用于更新DPD引擎116的滤波器所使用的预失真系数。反馈信号108可以具有与功率放大器输出221相关联的预失真系数自适应信息，或者更具体地与功率放大器220的操作相关联的预失真系数自适应信息。
与将输入信号101提供给DPD引擎而不做预信号分析(pre-signal analysis)的传统DPD相反，从信号分析器115输出的配置信号107可以包括与输入信号101的被识别出的信号类型有关的配置信息。该附加信息可以由DPD引擎116使用以改善下游功率放大器220的功能，即降低下游功率放大器220的非线性效应。按照这些方式，DPD引擎116可以输出预失真输出信号102，其被配置为更准确地减轻下游功率放大器220对无线发射机的非线性，从而改进无线发送器的传输。
例如，预失真输出信号102可以通过由DPD引擎116使用配置信号107和反馈信号108对输入信号101的延迟版本进行预失真，以更完全地解决无线系统中的下游功率放大器220的非线性效应。按照这些方式，在向DPD引擎116提供配置信息过程中使用的输入信号101的元数据可以增强下游功率放大器220的操作，这超过了传统的预失真。功率放大器220的这种改进的功能可以通过下述方式提供：将该预失真裁剪(tailor)成所述配置信息，或者更具体地，通过使用输入信号101的元数据来裁剪用于预补偿所述功率放大器220的非线性的配置信息。将DPD引擎116对信号107和108二者的使用与传统预失真路径不同，所述传统预失真路径不包括如本文所述的配置信号107。
图3-1是描绘示例性DPD引擎116的框图。同时参照图1至图3-1来进一步描述包括信号预处理模块100的传输系统200。
从信号分类器模块110的信号分析器115输出的配置信号107可以包括用于输入信号101中被识别出的信号类型的配置信息，以用于将DPD引擎116的参数估计引擎311转换为用于该被识别出的信号类型的专用参数估计引擎311。通过加载配置信号107中的配置信息，参数估计引擎311可以被转换成用于由信号分析器115识别出的信号类型的专用参数估计引擎311。换句话说，由于为该特定的信号类型配置了参数估计引擎311，所以由所述参数估计引擎311估计的参数可被调整至所述信号类型。
DPD引擎116可以包括参数估计引擎311和预失真数据路径模块312。参数估计引擎311可以接收输入信号101的延迟版本105、配置信号107和反馈信号108，以将预失真系数301提供至预失真数据路径模块312。
预失真数据路径模块312可接收输入信号101的延迟版本105和预失真系数301。预失真数据路径模块312可包括非线性滤波器303。直接多项式求值可被用来实现所述非线性滤波器303。按照这些方式，预失真系数301可以被结合到非线性滤波器303，以作为其相应的滤波器系数。预失真系数301的应用可以是滤波器系数的直接替换，因此直接多项式求值可以包括寄存器文件313，以用于接收预失真系数301并分别输出至非线性滤波器303的乘法器。非线性滤波器303可以为使用该预失真系数301的非线性滤波器303来接收输入信号101的延迟版本105。
图3-2是描绘另一个示例性DPD引擎116的框图。DPD引擎116可以包括参数估计引擎311和预失真数据路径模块312。参数估计引擎311可以接收输入信号101的延迟版本105、配置信号107以及反馈信号108，以向预失真数据路径模块312提供预失真系数301。
配置信号107可以包括与输入信号101中被识别出的信号类型有关的配置信息。通过加载配置信号107中的配置信息，参数估计引擎311可以被转换为用于由信号分析器115识别出的信号类型的专用参数估计引擎311。
预失真数据路径模块312可接收输入信号101的延迟版本105和预失真系数301。可选地，可以从配置信号107分叉出功率电平信号320，以指示与预失真系数301相关联的功率电平。然而，可以从预失真系数301推导出功率电平。
预失真数据路径模块312可包括预失真系数查找表生成器(predistortioncoefficient-to-lookup table builder，“LUT生成器”)321和非线性滤波器303。LUT生成器321可以被耦接以接收预失真系数301，以及可选的功率电平信号320，以用于填入(populating)非线性滤波器303的一个或多个查找表(“LUT”)322。因此，由LUT生成器321接收的预失真系数301可被分配给至少一个LUT 322中的查找表(“LUT”)，以用于一种调制类型、带宽，以及功率电平。不同组的预失真系数301可以被存储在LUT 322中，以用于相同的调制类型、相同的带宽，但是会根据功率电平来描绘不同组的预失真系数301。
例如，图4是描绘LUT 322的示例性堆栈的框图。尽管对于相同的调制和带宽，仅示意性地描绘了两个LUT 322-1和322-2，但是在其他实施方式中，可以实施多于两个的LUT322以用于各种调制和/或带宽的组合，其中这种LUT 322根据功率电平被进一步分隔。在这个示例中，LUT 322-1和322-2两者都用于LTE 5MHz带宽信号，其中LUT 322-1用于功率电平1，而LUT 322-2用于功率电平2。这两个功率电平可以是可能用于LTE 5MHz信号的任何两个不同的功率电平。
根据上述方式，对于相同的调制类型和相同的带宽，可以根据功率电平将至少一个LUT 322与至少一个其他LUT 322分隔开。对于相同的带宽，可以根据调制类型和功率电平将至少一个LUT 322与至少一个其他LUT 322分隔开。对于相同的功率电平，可以根据调制类型和带宽将至少一个LUT 322与至少一个其他LUT 322分隔开。对于相同的调制类型，可以根据功率电平和带宽将至少一个LUT 322与至少一个其他LUT 322分隔开。
回到图3-2，可以通过例如调制、带宽和功率电平来选择LUT 322中的一个LUT322，以存储与其相关联的预失真系数301。非线性滤波器303可被耦接到一个或多个LUT322，以接收在LUT 322中被分隔开的预失真系数301作为滤波器系数。为了对与该带宽、调制和功率电平相关联的输入信号101进行预失真，可以访问该LUT 322以将其中存储的预失真系数301分别输出到非线性滤波器303的乘法器作为各自相应的滤波器系数。非线性滤波器303可以为使用所选的LUT 322输出的预失真系数301的非线性滤波器303来接收输入信号101的延迟版本105。
图5是描绘示例性信号预处理流程500的流程图。同时参照图1至5来进一步描述信号预处理流程500。
在501处，输入信号101可以由信号分类器模块110和延迟模块114接收。对于该输入信号，可以从信号分类器模块110提供配置信号107。按照这些方式，操作502至508可以是有关通过信号分类器模块110来处理输入信号101以提供配置信号107。对于这个示例，操作502至508是这样一个实施例：在520处用信号分类器模块110分类和生成输入信号101的被识别的分类，从而通过信号分类器模块110产生配置信号，其中生成的配置信号响应于所述输入信号分类而具有用于DPD引擎参数化的配置信息。
参照信号分类器模块110，在501处，信号分类器模块110的解析器模块111可以接收输入信号101。在502处，可以利用解析器模块111来解析输入信号101，以从由输入信号101获得的复数数据样本中提供数据块109。在503处，数据块109可由加窗模块112接收。
在504处，数据块109可以由加窗模块112进行加窗，以提供用于数据块109的相应的加窗样本组103。在505处，加窗样本组103可以由傅立叶变换模块113接收。
在506处，加窗样本组103(可以是时域中的离散数字信号)可以利用傅立叶变换模块113从时域变换到频域，以提供每个加窗样本组103的频谱信息104。在507处，频谱信息104和信号分类信息106可以由信号分析器115接收。
在508处，频谱信息104可以由信号分析器115分析，以使用信号分类信息106进行分类从而提供配置信号107。用于输入信号101的信号分类数据可以被信号分析器115使用，以将配置信息提供给配置信号107，从而通过补偿功率放大器220的非线性而增强功率放大器220的操作。
在509处，输入信号101可以被延迟模块114延迟，以在519处提供输入信号101的延迟版本105。该延迟版本105可以被定时(timed)，以用于与处理输入信号101以在521处提供配置信号107相关联的延迟，即延迟版本105和配置信号107可以大致同时地从它们各自的模块源输出。在521处从信号分类器模块110输出的配置信号107可以包括输入信号101的分类，以作为该配置信息的一部分。
在510处，输入信号101的延迟版本105和配置信号107可以由DPD引擎116接收。另外，可以在510处由DPD引擎116接收反馈信号108(如果用于当时的预失真周期存在该信号)。
在511处，输入信号101(或者更具体地说输入信号101的延迟版本105)可以被预失真，以提供输入信号101的预失真版本作为预失真输出信号102，预失真输出信号102可以在512处从DPD引擎116输出。配置信号107包括用于DPD引擎参数化的输入信号101的该延迟版本105的配置信息，以用于通过DPD引擎116对延迟版本105进行预失真。在512处从DPD引擎116输出的预失真输出信号102可以被配置以降低功率放大器220的模拟输出221中的非线性，该功率放大器220被耦接在下游以接收该预失真输出信号102。
在操作511处的预失真可以包括在图6的流程图中说明性地描绘的601和602处的操作，其分别是估计以及非线性滤波的示例性操作。
在601处，可以使用输入信号101的延迟版本105、配置信号107以及反馈信号108(如果有的话)来估计参数，以提供预失真系数301。在601处，参数估计引擎311可以用于的该估计。此外，反馈信号108可以提供与功率放大器输出221相关联的预失真系数自适应信息，以提供反馈用于提供预失真系数301，包括但不限于更新预失真系数301的细化。
在602处，可以使用预失真系数301对输入信号101的延迟版本105进行非线性滤波，以提供预失真输出信号102。在602处，非线性滤波器303可以用于该非线性滤波。
由于这里描述的一个或多个示例可以在FPGA中实现，这里提供了这种IC的详细描述。然而，应该理解，其他类型的IC可以受益于这里描述的技术。
可编程逻辑器件(“PLD”)是一种众所周知的集成电路，可以被编程来执行指定的逻辑功能。一种PLD类型——现场可编程门阵列(“FPGA”)通常包括可编程片阵列。这些可编程片可以包括例如输入/输出块(“IOB”)、可配置逻辑块(“CLB”)、专用随机存取存储器块(“BRAM”)、乘法器、数字信号处理块(“DSP”)、处理器、时钟管理器、延迟锁相环(“DLL”)等等。如本文所使用的，“包括”和“包含”意味着包括但不限于。
每个可编程片通常包括可编程互连和可编程逻辑。可编程互连通常包括大量由可编程互连点(“PIP”)互连的不同长度的互连线。可编程逻辑使用可编程元件来实现用户设计的逻辑，所述可编程元件可以包括例如函数发生器、寄存器、算术逻辑等等。
通常通过将配置数据流加载到定义如何配置可编程元件的内部配置存储器单元，来编程可编程互连和可编程逻辑。配置数据可以从存储器(例如从外部PROM)读取，或者由外部设备写入FPGA。各个存储器单元的集体状态决定了FPGA的功能。
另一种PLD类型是复杂可编程逻辑器件(CPLD)。CPLD包括两个或更多“功能模块”连接在一起并通过互连开关矩阵连接到输入/输出(“I/O”)资源。CPLD的每个功能模块都包含与可编程逻辑阵列(“PLA”)和可编程阵列逻辑(“PAL”)器件中所使用的相类似的两级AND/OR结构。在CPLD中，配置数据通常片上存储在非易失性存储器中。在某些CPLD中，配置数据在片上存储在非易失性存储器中，然后作为初始配置(编程)序列的一部分下载到易失性存储器中。
对于所有这些可编程逻辑器件(“PLD”)，器件的功能由为控制目的而提供给器件的数据位来控制。数据位可以存储在易失性存储器(例如，静态存储器单元中，如在FPGA和一些CPLD中)中，存储在非易失性存储器(例如，FLASH存储器，如在一些CPLD中)中，或存储在任何其他类型的存储器单元中。
其他PLD通过应用可编程地互连器件上的各种元件的处理层(例如金属层)来编程。这种PLD被称为掩模可编程器件(mask programmable devices)。还可以用其他方式来实现PLD，例如使用熔丝或反熔丝技术。术语“PLD”和“可编程逻辑器件”包括但不限于这些示例性器件，以及涵盖仅部分可编程的器件。例如，一种类型的PLD包括硬编码晶体管逻辑与可编程地互连硬编码晶体管逻辑的可编程开关结构的组合。
如上所述，高级FPGA的阵列中可以包括几种不同类型的可编程逻辑模块。例如，图7示出了包括大量不同的可编程片的FPGA架构700，其包括多千兆位收发器(“MGT”)701、可配置逻辑块(“CLB”)702、随机存取存储器块(“BRAM”)703、输入/输出块(“IOB”)704、配置和时钟逻辑(“CONFIG/CLOCKS”)705、数字信号处理块(“DSP”)706、专用输入/输出块(“I/O”)707(例如配置端口和时钟端口)以及诸如数字时钟管理器、模数转换器、系统监视逻辑等的其它可编程逻辑708。一些FPGA还包括专用处理器块(“PROC”)710。
在一些FPGA中，每个可编程片包括具有去往和来自每个相邻片中的对应互连元件的标准化连接的可编程互连元件(“INT”)711。因此，可编程互连元件一起实现了用于所示FPGA的可编程互连结构。可编程互连元件711还包括去往和来自相同片内的可编程逻辑元件的连接，如图7的顶部所包括的示例所示。
例如，CLB 702可以包括可被编程为实现用户逻辑的可配置逻辑元件(“CLE”)712加上单个可编程互连元件(“INT”)。BRAM 703可以包括BRAM逻辑元件(“BRL”)713以及一个或多个可编程互连元件。通常，一个片中包括的互连元件的数量取决于片的高度。在图示的实施例中，BRAM片具有与五个CLB相同的高度，但是也可以使用其他数目(例如，四个)。除了适当数量的可编程互连元件之外，DSP片706还可以包括DSP逻辑元件(“DSPL”)714。除了可编程互连元件711的一个实例之外，IOB 704还可以包括例如输入/输出逻辑元件(“IOL”)715的两个实例。如本领域技术人员将清楚的，实际连接到例如I/O逻辑元件715的I/O焊盘通常不限于输入/输出逻辑元件715的区域。
在图示的实施例中，靠近裸片中心的水平区域(图7中所示)用于配置、时钟和其他控制逻辑。从该水平区域或柱延伸的垂直柱709被用于在整个FPGA的宽度上分配时钟和配置信号。
一些利用图7中所示架构的FPGA包括额外的逻辑块，这些逻辑块打乱构成FPGA大部分的常规柱状结构。附加的逻辑块可以是可编程块和/或专用逻辑。例如，处理器块710跨越了几个CLB和BRAM柱。
请注意，图7仅旨在示出示例性FPGA架构。例如，一行中的逻辑块的数量、行的相对宽度、行的数量和顺序、包括在行中的逻辑块的类型、逻辑块的相对尺寸以及包括在图7的顶部的互连/逻辑实现纯粹是示例性的。例如，在实际的FPGA中，在CLB出现的地方通常包括多于一个相邻的CLB行，以便于用户逻辑的有效实现，但相邻CLB行的数量随着FPGA的整体大小而变化。
虽然以上描述了示例性装置和/或方法，但是可以在不脱离由所附权利要求及其等效所确定的范围内，根据本文描述的一个或多个方面而设计出其它以及进一步的示例。权利要求列出的步骤并不暗含步骤的任何顺序。商标属于各自所有者的财产。

Claims (15)

1.一种用于信号预处理的装置，其特征在于，所述装置包括：
信号分类器模块和延迟模块，所述两个模块共同耦接以接收输入信号；
所述延迟模块用于提供所述输入信号的延迟版本；
所述信号分类器模块用于对所述输入信号进行分类，并响应于所述输入信号的分类生成配置信号，所述配置信号具有用于数字预失真“DPD”引擎参数化的配置信息；以及
DPD引擎，其用于接收所述输入信号的延迟版本和所述配置信号，并且用于提供预失真输出信号。
2.根据权利要求1所述的装置，其特征在于，所述预失真输出信号被配置以用于降低耦接到所述DPD引擎下游的功率放大器的非线性效应；并且其中所述信号分类器模块包括：
解析器模块，其用于接收输入信号以提供来自从所述输入信号中获得的复数数据样本的数据块；
加窗模块，其用于接收所述数据块以提供所述数据块的加窗样本组；
傅立叶变换模块，其用于接收所述加窗样本组以提供所述加窗样本组的频谱信息；以及
信号分析器，其用于接收所述频谱信息和信号分类信息以提供所述配置信号。
3.根据权利要求2所述的装置，其特征在于，所述解析器模块是用于缓冲所述输入信号的数据以输出所述数据块的缓冲器。
4.根据权利要求3所述的装置，其特征在于，所述数据块是重叠的数据块或不重叠的数据块。
5.根据权利要求2所述的装置，其特征在于，所述频谱信息被并行地提供给所述信号分析器。
6.根据权利要求2所述的装置，其特征在于：
所述信号分类信息包括多个不同波形的元数据；和
所述输入信号的元数据中用于提供配置信息的部分通过补偿所述功率放大器的非线性来增强所述功率放大器的运行。
7.根据权利要求6所述的装置，其特征在于，所述元数据包括：
用于所述多个不同波形的多个不同信号类型的频率带宽信息和调制信息；或者
用于所述多个不同波形的多个不同信号类型的频率带宽信息、调制信息以及功率电平信息。
8.根据权利要求2所述的装置，其特征在于，所述DPD引擎包括参数估计引擎，所述参数估计引擎用于接收所述输入信号的延迟版本、所述配置信号及反馈信号，从而更新预失真系数。
9.根据权利要求8所述的装置，其特征在于：
所述反馈信号具有预失真系数自适应信息；
所述配置信息用于所述输入信号的被识别出的信号类型，以将所述参数估计引擎转换为专用参数估计引擎，所述专用参数估计引擎用于被识别以更新所述预失真系数的信号类型；并且
所述信号类型从由下述信号构成的组中选出：WCDMA信号、LTE信号、GSM信号和CDMA200信号。
10.根据权利要求8所述的装置，其特征在于：
所述DPD引擎还包括用于接收所述输入信号的延迟版本和所述预失真系数的预失真数据路径模块；并且
所述预失真数据路径模块包括非线性滤波器，所述非线性滤波器被耦接以将所述预失真系数应用为所述非线性滤波器的滤波器系数。
11.根据权利要求8所述的装置，其特征在于：
所述DPD引擎还包括用于接收所述输入信号的延迟版本和所述预失真系数的预失真数据路径模块；并且
所述预失真数据路径模块包括：
非线性滤波器；
预失真系数查找表生成器，其用于接收所述预失真系数并将接收到的所述预失真系数分配给所述非线性滤波器的查找表；并且
其中所述非线性滤波器的查找表被耦接以接收所述预失真系数作为滤波器系数。
12.根据权利要求11所述的装置，其特征在于，所述查找表根据以下信息而被与所述非线性滤波器的至少一个其他查找表分隔开：
所述查找表和所述至少一个其他查找表之中相同调制类型和相同带宽对应的功率电平；
所述查找表和所述至少一个其他查找表之间相同带宽对应的功率电平或相同功率电平对应的带宽中的至少一个，以及调制类型；或者
所述查找表和至少一个其他查找表之间相同调制类型对应的功率电平和带宽。
13.一种用于信号预处理的方法，其特征在于，所述方法包括：
由信号分类器模块和延迟模块接收输入信号；
由所述延迟模块延迟所述输入信号以提供所述输入信号的延迟版本；
由所述信号分类器模块分类所述输入信号；
由所述信号分类器模块生成配置信号；
所述配置信号是响应于所述输入信号的分类所生成的，所述配置信号具有用于数字预失真“DPD”引擎参数化的配置信息；
由DPD引擎接收所述输入信号的延迟版本和所述配置信号；以及
由所述DPD引擎对所述输入信号进行预失真以提供预失真输出信号。
14.根据权利要求13所述的方法，其特征在于，所述方法还包括：从所述DPD引擎输出所述预失真输出信号，以降低功率放大器的模拟输出中的非线性，所述功率放大器被耦接在下游以接收所述预失真输出信号；并且其中所述信号分类器模块的分类和生成操作包括：
由解析器模块解析所述输入信号，以提供来自从所述输入信号获得的复数数据样本的数据块；
由加窗模块接收所述数据块；
由所述加窗模块对所述数据块进行加窗，以提供所述数据块的相应加窗样本组；
由傅立叶变换模块接收所述加窗样本组；
由所述傅立叶变换模块变换所述加窗样本组，以提供每组加窗样本的频谱信息；
由信号分析器接收所述频谱信息和信号分类数据；
由所述信号分析器利用所述信号分类数据分析所述频谱信息以进行分类，从而提供所述配置信号；并且
其中所述输入信号的信号分类数据被所述信号分析器用于提供所述配置信息，以通过补偿所述功率放大器的非线性而增强所述功率放大器的运行。
15.根据权利要求14所述的方法，其特征在于，所述预失真操作包括：
使用所述输入信号的延迟版本、所述配置信号以及反馈信号来估计参数，从而提供预失真系数；
使用所述预失真系数对所述输入信号的延迟版本进行非线性过滤，以提供所述预失真输出信号；并且
其中所述反馈信号是用于提供与所述模拟输出相关联的预失真系数自适应信息，以更新所述预失真系数。
CN201680037955.1A 2015-07-02 2016-03-30 用于信号预处理的装置和方法 Active CN107710711B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/791,096 2015-07-02
US14/791,096 US9455760B1 (en) 2015-07-02 2015-07-02 Waveform adaptable digital predistortion
PCT/US2016/025027 WO2017003533A1 (en) 2015-07-02 2016-03-30 Waveform adaptable digital predistortion

Publications (2)

Publication Number Publication Date
CN107710711A true CN107710711A (zh) 2018-02-16
CN107710711B CN107710711B (zh) 2020-12-04

Family

ID=55755717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680037955.1A Active CN107710711B (zh) 2015-07-02 2016-03-30 用于信号预处理的装置和方法

Country Status (6)

Country Link
US (1) US9455760B1 (zh)
EP (1) EP3314837B1 (zh)
JP (1) JP6753872B2 (zh)
KR (1) KR102513937B1 (zh)
CN (1) CN107710711B (zh)
WO (1) WO2017003533A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9247543B2 (en) 2013-07-23 2016-01-26 Corning Optical Communications Wireless Ltd Monitoring non-supported wireless spectrum within coverage areas of distributed antenna systems (DASs)
US20160249365A1 (en) 2015-02-19 2016-08-25 Corning Optical Communications Wireless Ltd. Offsetting unwanted downlink interference signals in an uplink path in a distributed antenna system (das)
JP6619234B2 (ja) * 2016-01-08 2019-12-11 国立大学法人京都大学 送信装置、送信方法および受信装置
US10236924B2 (en) * 2016-03-31 2019-03-19 Corning Optical Communications Wireless Ltd Reducing out-of-channel noise in a wireless distribution system (WDS)
CN107666453B (zh) * 2016-07-28 2021-05-18 上海诺基亚贝尔股份有限公司 发射器和相应的方法
US9876657B1 (en) * 2017-03-06 2018-01-23 Xilinx, Inc. System and method for downlink processing in communication systems
US9935810B1 (en) * 2017-03-07 2018-04-03 Xilinx, Inc. Method and apparatus for model identification and predistortion
US10701694B2 (en) * 2018-08-21 2020-06-30 Phazr, Inc. Selective crest factor reduction and digital pre-distortion of physical channels and physical signals
US11356066B1 (en) 2020-06-17 2022-06-07 Xilinx, Inc. Digital communications circuits and systems
US11563453B1 (en) 2021-04-23 2023-01-24 Xilinx, Inc. Time constant tracking for digital pre-distortion
US11483018B1 (en) 2021-06-04 2022-10-25 Xilinx, Inc. Reconfigurable and scalable nonlinear filter for digital pre-distorters
US20230370023A1 (en) * 2022-05-13 2023-11-16 Analog Devices, Inc. Digital predistortion with neural-network-assisted physical modeling of envelope features

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050180526A1 (en) * 2004-01-02 2005-08-18 Dong-Hyun Kim Predistortion apparatus and method for compensating for a nonlinear distortion characteristic of a power amplifier using a look-up table
EP2642660A2 (en) * 2012-03-19 2013-09-25 Auriga Measurement Systems, LLC Linearization circuit and related techniques
CN103733555A (zh) * 2011-07-28 2014-04-16 英派尔科技开发有限公司 用于无线通信系统的用户聚焦技术
US9008156B1 (en) * 2014-05-01 2015-04-14 Xilinx, Inc. Waveform differentiating repeater

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732333A (en) * 1996-02-14 1998-03-24 Glenayre Electronics, Inc. Linear transmitter using predistortion
SE0102885D0 (en) * 2001-08-28 2001-08-28 Ericsson Telefon Ab L M Calibration of an adaptive signal conditioning systern
JP3502087B2 (ja) * 2002-05-14 2004-03-02 松下電器産業株式会社 ハイブリッド歪補償方法およびハイブリッド歪補償装置
CN100576724C (zh) * 2005-05-18 2009-12-30 株式会社Ntt都科摩 幂级数型前置补偿器及其控制方法
US8706062B1 (en) * 2008-12-19 2014-04-22 Scintera Networks, Inc. Self-adaptive power amplification
US8218677B2 (en) * 2009-03-02 2012-07-10 Cisco Technology, Inc. Transmitter characterization for digital pre-distortion using offset preamble subcarriers
US8351877B2 (en) 2010-12-21 2013-01-08 Dali Systems Co. Ltfd. Multi-band wideband power amplifier digital predistorition system and method
CN102082752B (zh) 2010-02-25 2014-03-19 电信科学技术研究院 一种数字预失真处理方法及设备
JP6064374B2 (ja) * 2012-05-30 2017-01-25 富士通株式会社 歪補償装置、および、歪補償方法
US9209841B2 (en) * 2014-01-28 2015-12-08 Scintera Networks Llc Adaptively controlled digital pre-distortion in an RF power amplifier using an integrated signal analyzer with enhanced analog-to-digital conversion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050180526A1 (en) * 2004-01-02 2005-08-18 Dong-Hyun Kim Predistortion apparatus and method for compensating for a nonlinear distortion characteristic of a power amplifier using a look-up table
CN103733555A (zh) * 2011-07-28 2014-04-16 英派尔科技开发有限公司 用于无线通信系统的用户聚焦技术
EP2642660A2 (en) * 2012-03-19 2013-09-25 Auriga Measurement Systems, LLC Linearization circuit and related techniques
US9008156B1 (en) * 2014-05-01 2015-04-14 Xilinx, Inc. Waveform differentiating repeater

Also Published As

Publication number Publication date
KR102513937B1 (ko) 2023-03-23
KR20180027519A (ko) 2018-03-14
US9455760B1 (en) 2016-09-27
WO2017003533A1 (en) 2017-01-05
EP3314837A1 (en) 2018-05-02
CN107710711B (zh) 2020-12-04
EP3314837B1 (en) 2021-06-16
JP2018524915A (ja) 2018-08-30
JP6753872B2 (ja) 2020-09-09

Similar Documents

Publication Publication Date Title
CN107710711A (zh) 波形自适应的数字预失真
KR20180025948A (ko) 이동 평균 및 크기 이중 경로 디지털 전치왜곡
KR101752040B1 (ko) 통신 시스템의 활성 신호 채널에 기초한 디지털 처리를 위한 시스템 및 방법
US9503301B2 (en) Noise-shaping crest factor reduction with polyphase transforming
US9008156B1 (en) Waveform differentiating repeater
WO2016095528A1 (zh) 一种数字预失真的方法、装置和计算机存储介质
Song et al. A low-complexity peak cancellation scheme and its FPGA implementation for peak-to-average power ratio reduction
US10944444B2 (en) Method of and circuit for predistortion for a cable TV amplifier
JP2022502885A (ja) クラスｇ高周波パワー・アンプ向けのベースバンド線形化のシステム及び方法
EP2892155A1 (en) Sigma-delta modulation apparatus and sigma-delta modulation power amplifier
Gotthans et al. Experimental evaluation of digital predistortion with FBMC and OFDM signals
Zenteno et al. MIMO subband volterra digital predistortion for concurrent aggregated carrier communications
WO2021098825A1 (zh) 链路预均衡补偿方法及装置、存储介质、电子装置
Abdelhafiz et al. Augmented dual-band digital predistorter for reducing cross-band intermodulation distortion using predictive injection technique
CN102904846A (zh) 一种适应快变信号的数字预失真处理方法
Fu et al. Digital pre-distortion of power amplifier impairments in spectrally agile transmissions
Yu et al. A reconfigurable in-band digital predistortion technique for mmWave power amplifiers excited by a signal with 640 MHz modulation bandwidth
Bernini An efficient Hardware implementation of the Peak Cancellation Crest Factor Reduction Algorithm
KR20210063368A (ko) 케이블 tv 증폭기에 대한 파고율 감소 방법 및 이를 위한 회로
US20190165981A1 (en) Time domain transmitter signal shaping
US20240137258A1 (en) Method and device(s) for supporting machine learning based crest factor reduction and digital predistortion
US20240022273A1 (en) Enhanced polyphase digital pre-distortion structure with low complexity in radio transmitter
Zhao et al. A digital hardware platform for RF PA digital predistortion algorithms
Yang et al. A decomposed vector rotation-based sideband distortion suppression model for wideband mmWave transmitter leakage compensation
Xiang et al. Concurrent dual‐band digital predistortion method for wideband power amplifier with large carrier spacing two‐carrier signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant