CN107707841A - 一种矩阵切换器 - Google Patents
一种矩阵切换器 Download PDFInfo
- Publication number
- CN107707841A CN107707841A CN201710457709.8A CN201710457709A CN107707841A CN 107707841 A CN107707841 A CN 107707841A CN 201710457709 A CN201710457709 A CN 201710457709A CN 107707841 A CN107707841 A CN 107707841A
- Authority
- CN
- China
- Prior art keywords
- signal
- chip
- definition
- ultra high
- vision signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Abstract
本发明实施例中公开了一种矩阵切换器，通过在发送端芯片处对超高清视频信号进行CSC处理和/或DSC处理，在不影响超高清视频信号质量的前提下，降低超高清视频信号的码率，从而降低超高清视频信号在转换、切换和传输中所需要的带宽，配合使用低成本性能一般的矩阵切换芯片，之后在接收端进行相应的DSC数据解压缩处理和/或CSC处理，恢复超高清视频信号的性能，本发明公开的上述矩阵切换器，在保证超高清信号品质的前提下，用低成本的切换器或分配器即可实现超高清信号的切换或分配功能。
Description
技术领域
本发明涉及信号处理技术领域，具体涉及一种矩阵切换器。
背景技术
HDMI(High-Definition Media Interface，高清晰度多媒体接口)以及DP(Display Port，高清晰度显示接口)可以传输超高清信号，如4K信号、8K信号，这种超高清信号具有无压缩、无损的高分辨率以及实时的特性，能够为用户带来高品质的听、视觉感受。
这种超高清信号在传输过程中会经过切换器或分配器来满足不同用户的需求，但是，切换器或分配器的芯片是由多个MOS开关并联又串联在一起构成的，这种结构导致切换器或分配器的寄生电容和电阻线性增加，进而导致超高清信号迅速衰减，最终无法保证这种超高清的信号无压缩、无损的高分辨率以及实时的特性，极大地降低了用户的使用感受。
目前，切换器或分配器的芯片是由先进的芯片制造工艺制造而成，在每一级切换器或分配器的芯片内部设计CDR(clock data recovery，时钟数据恢复)电路来消除带宽不足和噪声对信号品质的影响，通过多级级联的方式来实现对超高清的信号的切换或分配的功能，但是，这种切换器或分配器的芯片成本高，功耗大。为了节省成本，目前多将采用HDMI或DP协议的超高清的信号解包以后进行压缩(如，JPEG、H.264等)，再转换成网络协议，通过网络交换机或者FPGA(Field Programmable Gate Array，可逻辑编程芯片)对信号的切换或分配，再对切换或分配后的信号进行解压，再转换成HDMI或DP协议的信号。但是，这种方式会破坏超高清信号的品质，尤其是在运动画面时，甚至会有卡顿的情况，另外压缩和解压的过程需要比较长的时间，对于实时性要求很高的应用场景，比如同步转播、无缝切换、游戏等，该方式无法使用。
因此，如何在保证超高清信号品质的前提下，用低成本的切换器或分配器实现超高清信号的切换或分配功能，成为本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明实施例提供一种矩阵切换器，能够在保证超高清信号品质的前提下，用低成本的切换器或分配器实现超高清信号的切换或分配功能。
为实现上述目的，本发明实施例提供如下技术方案：
一种矩阵切换器，包括：
M个发送端芯片、K个矩阵切换芯片和N个接收端芯片；所述M个发送端芯片通过所述K个矩阵切换芯片与所述N个接收端芯片相连，所述K个矩阵切换芯片用于将所述M个发送端芯片发送的至少一组输入信号转发至所述N个接收端芯片，所述M、K、N均为大于等于1的整数，且M、N的值均大于K的值；
其中，所述发送端芯片包括：
用于接收一路超高清视频信号并对所述超高清视频信号进行解包处理的信号接收电路；
用于对所述解包处理后的超高清视频信号进行色彩空间转换CSC处理和/或浅度数字视频码流压缩DSC处理生成压缩之后的视频信号的逻辑处理器；
用于通过4个通用高速差分串行接口SERDES将所述压缩之后的视频信号发送至所述K个矩阵切换芯片的信号发送电路；
所述接收端芯片包括：
用于通过4个SERDES接收由所述K个矩阵切换芯片输出的所述压缩之后的视频信号的信号接收电路；
用于对所述压缩之后的视频信号进行DSC数据解压缩处理和/或CSC处理生成解压缩之后的视频信号的逻辑处理器；
用于对所述解压缩之后的视频信号进行恢复生成超高清视频信号并将恢复的超高清视频信号发送至外接设备的信号发送电路。
优选的，所述超高清视频信号包括采用高清晰度多媒体接口HDMI协议或者高清晰度显示接口DP协议的超高清视频信号。
优选的，当所述超高清视频信号为采用DP协议的超高清视频信号时，所述发送端芯片的信号发送电路的4个SERDES用于发送4路数据信号，当所述高清视频信号为采用HDMI协议的超高清视频信号时，所述发送端芯片的信号发送电路的4个SERDES用于发送3路数据信号和1路时钟信号。
优选的，所述发送端芯片的信号发送电路还包括一个用于发送控制信号和辅助信息的双向辅助控制通道。
优选的，所述发送端芯片为专用芯片ASIC芯片或者可逻辑编程芯片FPGA芯片。
优选的，所述矩阵切换芯片为型号为LT8644的矩阵切换芯片。
优选的，当所述发送端芯片的信号发送电路的4个SERDES用于发送4路数据信号时，所述接收端芯片的信号接收电路的4个SERDES用于接收4路数据信号；当所述发送端芯片的信号发送电路的4个SERDES用于发送3路数据信号和1路时钟信号时，所述接收端芯片的信号接收电路的4个SERDES用于接收3路数据信号和1路时钟信号。
优选的，所述接收端芯片为ASIC芯片或者FPGA芯片。
优选的，所述M的值为8，所述K的值为2，所述N的值为8。
基于上述技术方案，本发明实施例中公开了一种矩阵切换器，通过在发送端芯片处对超高清视频信号进行CSC处理和/或DSC处理，在不影响超高清视频信号质量的前提下，降低超高清视频信号的码率，从而降低超高清视频信号在转换、切换和传输中所需要的带宽，配合使用低成本性能一般的矩阵切换芯片，之后在接收端进行相应的DSC数据解压缩处理和/或CSC处理，恢复超高清视频信号的性能，本发明公开的上述矩阵切换器，在保证超高清信号品质的前提下，用低成本的切换器或分配器即可实现超高清信号的切换或分配功能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种矩阵切换器的结构示意图；
图2为本发明实施例提供的一种矩阵切换器的发送端芯片的结构示意图；
图3为本发明实施例提供的一种矩阵切换器的接收端芯片的结构示意图；
图4为本发明实施例提供的一种矩阵切换器的具体示例的结构示意图；
图5(a)至图5(j)为本发明实施例提供的型号为LT8644的切换芯片的内部逻辑整体示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
矩阵切换器形成M×N的矩阵结构能将一路或多路超高清音视频信号分别传输给一个或者多个显示设备，即在多路输入的情况下有多路的输出选择，也就是说，每一路输出都可与不同的输入信号短接，每一路输出只能接通某一路输入，但某一路输入都可同时接通不同的输出，其原理是利用芯片内部电路的导通与关闭进行接通与关断，并可通过电平进行控制完成信号的选择。
请参阅附图1，图1为本发明实施例提供的一种矩阵切换器的结构示意图，该矩阵切换器包括M个发送端芯片100、K个矩阵切换芯片200和N个接收端芯片300；所述M个发送端芯片通过所述K个矩阵切换芯片与所述N个接收端芯片相连，所述K个矩阵切换芯片用于将所述M个发送端芯片发送的至少一组输入信号转发至所述N个接收端芯片，所述M、K、N均为大于等于1的整数，且一般情况下，M、N的值均大于K的值。也就是说，本发明实施例提供的矩阵切换器可以是4x4，8x8的矩阵，也可以是4x2，10x16等的矩阵，对此，本发明不做任何限制。所述发送端芯片为ASIC(Application Specific Integrated Circuit，专用芯片)芯片或者FPGA(Field Programmable Gate Array，可逻辑编程芯片)芯片。所述接收端芯片为ASIC芯片或者FPGA芯片。矩阵切换芯片一般为多路输入和多路输出的信号自由切换开关，信号路数越多，其自带的寄生负载越大，信号的衰减就越严重。需要说明的是，只要具备矩阵切换功能的芯片均可用作本发明的矩阵切换芯片，比如，型号为LT8644的矩阵切换芯片。
请参阅附图2，图2为本发明实施例提供的一种矩阵切换器的发送端芯片的结构示意图，所述发送端芯片包括：
用于接收超高清视频信号并对所述超高清视频信号进行解包处理的信号接收电路1001；需要说明的是，在本实施例中，所述超高清视频信号包括采用HDMI协议或者DP协议的超高清视频信号。
用于对所述解包处理后的超高清视频信号进行CSC(Color Space Conversion，色彩空间转换)处理和/或浅度数字视频码流压缩DSC(Digitial Stream Compression，浅度数字视频码流压缩)处理生成压缩之后的视频信号的逻辑处理器1002；
用于通过4个通用高速差分串行接口SERDES将所述压缩之后的视频信号发送至所述K个矩阵切换芯片的信号发送电路1003。
需要说明的是，当所述超高清视频信号为采用DP协议的超高清视频信号时，所述发送端芯片的信号发送电路的4个SERDES用于发送4路数据信号，当所述高清视频信号为采用HDMI协议的超高清视频信号时，所述发送端芯片的信号发送电路的4个SERDES用于发送3路数据信号和1路时钟信号。
进一步需要说明的是，所述发送端芯片的信号发送电路还包括一个用于发送控制信号和辅助信息的双向辅助控制通道。其中，控制信号主要指的是发送端芯片和接收端芯片实现连接的控制信息，包括信号幅度，training是否完成，是否要再重新training等。其他辅助信息包括外接设备如显示器支持的音视频格式，是否支持信号加密，加密握手等信息。
请参阅附图3，图3为本发明实施例提供的一种矩阵切换器的接收端芯片的结构示意图，所述接收端芯片包括：
用于通过4个SERDES接收由所述K个矩阵切换芯片输出的所述压缩之后的视频信号的信号接收电路3001；
需要说明的是，当所述发送端芯片的信号发送电路的4个SERDES用于发送4路数据信号时，所述接收端芯片的信号接收电路的4个SERDES用于接收4路数据信号；当所述发送端芯片的信号发送电路的4个SERDES用于发送3路数据信号和1路时钟信号时，所述接收端芯片的信号接收电路的4个SERDES用于接收3路数据信号和1路时钟信号。
用于对所述压缩之后的视频信号进行DSC数据解压缩处理和/或CSC处理生成解压缩之后的视频信号的逻辑处理器3002；
用于对所述解压缩之后的视频信号进行恢复生成超高清视频信号并将恢复的超高清视频信号发送至外接设备的信号发送电路3003。
请参阅附图4，图4为本发明实施例提供的一种矩阵切换器的具体示例的结构示意图，该示例中提供的矩阵切换器包括8个发送端芯片(图中所示为LT86121TX)、2个矩阵切换芯片(图中所示为LT8644)和8个接收端芯片(图中所示为LT86121RX)，所述8个发送端芯片通过所述2个矩阵切换芯片与所述8个接收端芯片相连，所述2个矩阵切换芯片用于将所述8个发送端芯片发送的至少一组输入信号转发至所述8个接收端芯片。本示例中提供的矩阵切换器可以支持超高清视频信号的8×8的矩阵切换，即最大支持8路超高清视频信号进，8路超高清视频信号出。在本示例中，2个矩阵切换芯片均为型号为LT8644的矩阵切换芯片，该型号的矩阵切换芯片为简单的16通道cross-point切换器，其内部逻辑整体示意图如图5(a)至图5(j)所示。其中，图5(a)至图5(d)组合即为LT8644的内部逻辑整体示意图，为了清楚展示具体的内部逻辑，图5(e)至图5(j)为LT8644的内部逻辑的局部示意图。
在本示例中，利用CSC以及DSC可以将高带宽的超高清视频信号压缩2至8倍，具体的，可以根据外接设备的分辨率要求，矩阵切换器的路数、发送端芯片所接收的超高清视频信号支持的视频格式，选择是否采用CSC中4：4:4-4:2:2,或者4：4:4-4:2:0的转换，从而降低数据的带宽，在此基础上，还可以继续选择DSC的压缩比(1，2，3，4)，来进一步降低超高清视频信号码流的带宽，同时保证较高的图像品质。一旦确定发送端芯片CSC转换的机制和DSC的压缩比，在接收端芯片就必须设置跟发送端芯片相同的配置，使超高清视频信号的码流得到正确的恢复和播放。低阶或者更高阶的矩阵，可以按照此结构类推。
需要说明的是，图4所示的示例中，可实现8路超高清视频信号矩阵切换，低于8路或者超过8路的矩阵，发送端芯片、矩阵切换芯片以及接收端芯片之间的连接方式可以根据矩阵切换芯片的型号参照图4的连接方式实现。具体如何连接本发明实施例部分不再赘述。
综上所述：
本发明实施例中公开了一种矩阵切换器，通过在发送端芯片处对超高清视频信号进行CSC处理和/或DSC处理，在不影响超高清视频信号质量的前提下，降低超高清视频信号的码率，从而降低超高清视频信号在转换、切换和传输中所需要的带宽，配合使用低成本性能一般的矩阵切换芯片，之后在接收端进行相应的DSC数据解压缩处理和/或CSC处理，恢复超高清视频信号的性能，本发明公开的上述矩阵切换器，在保证超高清信号品质的前提下，用低成本的切换器或分配器即可实现超高清信号的切换或分配功能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种矩阵切换器，其特征在于，包括：
M个发送端芯片、K个矩阵切换芯片和N个接收端芯片；所述M个发送端芯片通过所述K个矩阵切换芯片与所述N个接收端芯片相连，所述K个矩阵切换芯片用于将所述M个发送端芯片发送的至少一组输入信号转发至所述N个接收端芯片，所述M、K、N均为大于等于1的整数，且M、N的值均大于K的值；
其中，所述发送端芯片包括：
用于接收超高清视频信号并对所述超高清视频信号进行解包处理的信号接收电路；
用于对所述解包处理后的超高清视频信号进行色彩空间转换CSC处理和/或浅度数字视频码流压缩DSC处理生成压缩之后的视频信号的逻辑处理器；
用于通过4个通用高速差分串行接口SERDES将所述压缩之后的视频信号发送至所述K个矩阵切换芯片的信号发送电路；
所述接收端芯片包括：
用于通过4个SERDES接收由所述K个矩阵切换芯片输出的所述压缩之后的视频信号的信号接收电路；
用于对所述压缩之后的视频信号进行DSC数据解压缩处理和/或CSC处理生成解压缩之后的视频信号的逻辑处理器；
用于对所述解压缩之后的视频信号进行恢复生成超高清视频信号并将恢复的超高清视频信号发送至外接设备的信号发送电路。
2.根据权利要求1所述的矩阵切换器，其特征在于，所述超高清视频信号包括采用高清晰度多媒体接口HDMI协议或者高清晰度显示接口DP协议的超高清视频信号。
3.根据权利要求2所述的矩阵切换器，其特征在于，当所述超高清视频信号为采用DP协议的超高清视频信号时，所述发送端芯片的信号发送电路的4个SERDES用于发送4路数据信号，当所述高清视频信号为采用HDMI协议的超高清视频信号时，所述发送端芯片的信号发送电路的4个SERDES用于发送3路数据信号和1路时钟信号。
4.根据权利要求1所述的矩阵切换器，其特征在于，所述发送端芯片的信号发送电路还包括一个用于发送控制信号和辅助信息的双向辅助控制通道。
5.根据权利要求1所述的矩阵切换器，其特征在于，所述发送端芯片为专用芯片ASIC芯片或者可逻辑编程芯片FPGA芯片。
6.根据权利要求1所述的矩阵切换器，其特征在于，所述矩阵切换芯片为型号为LT8644的矩阵切换芯片。
7.根据权利要求3所述的矩阵切换器，其特征在于，当所述发送端芯片的信号发送电路的4个SERDES用于发送4路数据信号时，所述接收端芯片的信号接收电路的4个SERDES用于接收4路数据信号；当所述发送端芯片的信号发送电路的4个SERDES用于发送3路数据信号和1路时钟信号时，所述接收端芯片的信号接收电路的4个SERDES用于接收3路数据信号和1路时钟信号。
8.根据权利要求1所述的矩阵切换器，其特征在于，所述接收端芯片为ASIC芯片或者FPGA芯片。
9.根据权利要求1至8中任意一项所述的矩阵切换器，其特征在于，所述M的值为8，所述K的值为2，所述N的值为8。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710457709.8A CN107707841B (zh) | 2017-06-16 | 2017-06-16 | 一种矩阵切换器 |
| TW106124702A TWI632813B (zh) | 2017-06-16 | 2017-07-24 | 一種矩陣切換器 |
| US16/007,321 US10397517B2 (en) | 2017-06-16 | 2018-06-13 | Matrix switcher |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710457709.8A CN107707841B (zh) | 2017-06-16 | 2017-06-16 | 一种矩阵切换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107707841A true CN107707841A (zh) | 2018-02-16 |
| CN107707841B CN107707841B (zh) | 2023-09-19 |
Family
ID=61170190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710457709.8A Active CN107707841B (zh) | 2017-06-16 | 2017-06-16 | 一种矩阵切换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107707841B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110351509A (zh) * | 2018-04-03 | 2019-10-18 | 北京小鸟科技股份有限公司 | 一种基于fpga堆叠的多通道高带宽数据交换方法 |
| CN111064908A (zh) * | 2019-12-23 | 2020-04-24 | 深圳市创凯智能股份有限公司 | 信号传输方法、装置、设备及可读存储介质 |
| CN112637523A (zh) * | 2020-12-08 | 2021-04-09 | 北京淳中科技股份有限公司 | 一种切换卡、显控设备及视频信号切换系统 |
| CN116318516A (zh) * | 2023-05-25 | 2023-06-23 | 芯动微电子科技(珠海)有限公司 | 基于dp协议的再生流时钟动态精准实现方法及设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104113705A (zh) * | 2013-04-16 | 2014-10-22 | 无锡思朗电子科技有限公司 | 一种分布式矩阵切换系统 |
| CN204598150U (zh) * | 2015-04-17 | 2015-08-26 | 深圳市邦彦信息技术有限公司 | 一种基于fpga的3×3高清视频矩阵切换装置 |
| WO2015188525A1 (zh) * | 2014-06-12 | 2015-12-17 | 京东方科技集团股份有限公司 | 一种超高清三维转换装置及超高清三维显示系统 |
| CN206790608U (zh) * | 2017-06-16 | 2017-12-22 | 深圳朗田亩半导体科技有限公司 | 一种矩阵切换器 |
-
2017
- 2017-06-16 CN CN201710457709.8A patent/CN107707841B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104113705A (zh) * | 2013-04-16 | 2014-10-22 | 无锡思朗电子科技有限公司 | 一种分布式矩阵切换系统 |
| WO2015188525A1 (zh) * | 2014-06-12 | 2015-12-17 | 京东方科技集团股份有限公司 | 一种超高清三维转换装置及超高清三维显示系统 |
| CN204598150U (zh) * | 2015-04-17 | 2015-08-26 | 深圳市邦彦信息技术有限公司 | 一种基于fpga的3×3高清视频矩阵切换装置 |
| CN206790608U (zh) * | 2017-06-16 | 2017-12-22 | 深圳朗田亩半导体科技有限公司 | 一种矩阵切换器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110351509A (zh) * | 2018-04-03 | 2019-10-18 | 北京小鸟科技股份有限公司 | 一种基于fpga堆叠的多通道高带宽数据交换方法 |
| CN110351509B (zh) * | 2018-04-03 | 2021-12-14 | 北京小鸟科技股份有限公司 | 一种基于fpga堆叠的多通道高带宽数据交换方法 |
| CN111064908A (zh) * | 2019-12-23 | 2020-04-24 | 深圳市创凯智能股份有限公司 | 信号传输方法、装置、设备及可读存储介质 |
| CN112637523A (zh) * | 2020-12-08 | 2021-04-09 | 北京淳中科技股份有限公司 | 一种切换卡、显控设备及视频信号切换系统 |
| CN112637523B (zh) * | 2020-12-08 | 2022-02-22 | 北京淳中科技股份有限公司 | 一种切换卡、显控设备及视频信号切换系统 |
| CN116318516A (zh) * | 2023-05-25 | 2023-06-23 | 芯动微电子科技(珠海)有限公司 | 基于dp协议的再生流时钟动态精准实现方法及设备 |
| CN116318516B (zh) * | 2023-05-25 | 2023-08-15 | 芯动微电子科技(珠海)有限公司 | 基于dp协议的再生流时钟动态精准实现方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107707841B (zh) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206790608U (zh) | 一种矩阵切换器 | |
| CN107707841A (zh) | 一种矩阵切换器 | |
| US10331611B2 (en) | Devices and methods for providing reduced bandwidth DisplayPort communication | |
| CN102948160B (zh) | 用于画中画视频生成中的存储器缩减的机制 | |
| TW201223290A (en) | Image data compression and decompression methods and display driving device using the same | |
| US10027971B2 (en) | Compressed blanking period transfer over a multimedia link | |
| CN205356397U (zh) | 8k即时视频播放器及其播放系统 | |
| CN101594535A (zh) | 图像处理装置 | |
| CN106303582A (zh) | 一种信源信道联合编解码方法及系统 | |
| CN206472189U (zh) | 一种基于fpga芯片模块的超高清vr固态延时器 | |
| CN207067943U (zh) | 一种基于fpga实现kvm切换器无闪烁切换的装置 | |
| CN103607553A (zh) | 基于帧序列的3D格式实现4k2k显示的方法 | |
| US7936814B2 (en) | Cascaded output for an encoder system using multiple encoders | |
| Costa et al. | Wall screen: an ultra-high definition video-card for the internet of things | |
| US10397517B2 (en) | Matrix switcher | |
| US10809869B2 (en) | Layered image compression | |
| CN103580673B (zh) | 高速串行发送器的架构 | |
| US7839307B2 (en) | Video serializer and deserializer with mapping conversion | |
| CN112995675A (zh) | 一种适用于机载下传的视频采集压缩及数据封装方法 | |
| US20060038585A1 (en) | Apparatus and methods for configuration of programmable logic devices | |
| CN106791547A (zh) | 一种基于fpga的便携式hdmi视频采集设备和方法 | |
| CN214315481U (zh) | 一种基于fpga的视频图像结合电路系统 | |
| TW200306494A (en) | Data processing system | |
| JP6198514B2 (ja) | 符号化装置及びその制御方法 | |
| KR20090059566A (ko) | 영상 부호화기용 비디오 입력 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |