CN107706897A - 一种多电压域的输入缓冲器 - Google Patents
一种多电压域的输入缓冲器 Download PDFInfo
- Publication number
- CN107706897A CN107706897A CN201710969440.1A CN201710969440A CN107706897A CN 107706897 A CN107706897 A CN 107706897A CN 201710969440 A CN201710969440 A CN 201710969440A CN 107706897 A CN107706897 A CN 107706897A
- Authority
- CN
- China
- Prior art keywords
- buffer
- voltage
- input
- submodule
- buffer module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
Abstract
本发明涉及一种多电压域的输入缓冲器,包括:至少一个缓冲模块,当缓冲模块的数量为两个及以上时,各缓冲模块依次连接,各缓冲模块用于当输入信号的电平值大于预设值时,降低输入信号的电平。本发明提供的一种多电压域的输入缓冲器,可以防止高电压出现击穿现象,又可以避免传统的输入缓冲器在低电压时容易超出允许的变化范围而直接影响到输入信号的正确性的问题,并实现了分别开启不同级数的限压保护,避免低耐压值的器件被较高电压损坏,同时,本发明无需进行内部切换等操作,简化了设计,并具有很强的鲁棒性。
Description
技术领域
本发明涉及电子电路领域,尤其涉及一种多电压域的输入缓冲器。
背景技术
目前,适用于多电压域的输入/输出缓冲器主要使用MOS管作为主要器件,如申请号为201410557467.6的专利申请,提供了一种多电压域的输入/输出缓冲器,包括:电源电压检测电路、预驱动级、以低耐压值的MOS管作为基本器件的低电压应用驱动级、以高耐压值的MOS管作为基本器件的高电压应用驱动级和以高耐压值的MOS管作为基本器件的防过压电路。通过在检测到输入/输出缓冲器工作于高电压域时,关闭低压应用驱动级,同时启动高压应用驱动级,在检测到输入/输出缓冲器工作于低电压域时,启动低压应用驱动级,同时关闭高压应用驱动级,从而在不增加输入/输出缓冲器的面积、不增加ESD保护电路设计难度、改善输入/输出缓冲器的性能的前提下,实现了输入/输出缓冲器的多电压域设计。
但是上述发方案仍存在一定的缺陷,当使用MOS管作为输入缓冲器的基本器件时,若输出缓冲器的工作电压与所属输入缓冲器不一致,则会存在下述问题:
其一,低耐压值的输入缓冲器在高电压应用时,会发生过压击穿,需要电压转换器进行保护。
其二,高耐压值的输入缓冲器,其阈值电压也高,在低电压应用时,容易超出缓冲器允许的变化范围,而直接影响到输入信号的准确性。
因此,如何在多种电压下准确、安全地输入信号,成为本领域人员亟待解决的问题。
发明内容
本发明所要解决的技术问题是针对现有技术的不足,提供一种多电压域的输入缓冲器。
本发明解决上述技术问题的技术方案如下:
一种多电压域的输入缓冲器,包括:至少一个缓冲模块,当所述缓冲模块的数量为两个及以上时,各所述缓冲模块依次连接,各所述缓冲模块用于当输入信号的电平值大于预设值时,降低所述输入信号的电平。
本发明的有益效果是:本发明提供的一种多电压域的输入缓冲器,通过设置的至少一个缓冲模块降低输入信号的电平值,当降低电平后的信号其未超出输出缓冲器的工作电压范围,那么一个缓冲模块就可以防止高电压出现击穿现象,又可以避免传统的输入缓冲器在低电压时容易超出允许的变化范围而直接影响到输入信号的正确性的问题,如果一个缓冲模块降低电平后的信号超出了输出缓冲器的工作电压范围,那么可以通过设置多个缓冲模块来逐级降低输入信号的电平值,这样做的好处是,在输入较高电压的信号时,会分别开启不同级数的限压保护,避免低耐压值的器件被较高电压损坏;在输入较低电压的信号时,缓冲模块不会启动,输入信号的幅度不会进一步衰减,保证了输入信号的正确性和准确性。同时,本发明无需进行内部切换等操作,简化了设计,并具有很强的鲁棒性。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步地,各所述缓冲模块包括:电压降落子模块和过压保护子模块,所述电压降落子模块的输入端作为所述缓冲模块的输入端,所述电压降落子模块的输出端与所述过压保护子模块的一端连接作为所述缓冲模块的输出端,所述过压保护子模块的另一端接地。
进一步地,所述电压降落子模块用于降低所述输入信号的电平。
进一步地,所述过压保护子模块用于检测所述输入信号的电平值,当所述电平值大于预设值时,控制所述电压降落子模块降低所述输入信号的电平。
进一步地,所述电压降落子模块包括:在预设负载电流下能够产生压降的元件或电路。
进一步地,所述过压保护子模块包括:具有电流非线性增长性质的元件或电路。
本发明附加的方面的优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明实践了解到。
附图说明
图1为本发明实施例一提供的一种多电压域的输入缓冲器的结构示意图;
图2为本发明实施例二提供的一种多电压域的输入缓冲器的结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
如图1所示,为本发明实施例一提供的一种多电压域的输入缓冲器的结构示意图,包括:至少一个缓冲模块1,当缓冲模块1的数量为两个及以上时,各缓冲模块1依次连接,各缓冲模块1用于当输入信号的电平值大于预设值时,降低输入信号的电平。
需要说明的是,缓冲模块1的数量和缓冲模块1中的预设值可以根据实际需求设置,且各缓冲模块1的预设值可以不同。例如,当输入信号的电压可能为100V~3000V时,那么可以设置1个缓冲模块1,该缓冲的预设值为1000V,当输入的电压超过1000V时,那么就会降低输入信号的电压,使其在合适的范围内;也可以设置2个缓冲模块1,第一个缓冲模块1和第二个缓冲模块1首尾相连,第一个缓冲模块1内的电压预设值可以为2000V,第二个缓冲模块1内的电压预设值可以为1000V,那么当输入信号的电压超过2000V时,第一个缓冲模块1检测后,发现输入信号的电压大于预设值,那么就会启动电压保护,降低输入信号的电压,假设降低到了1200V,那么在1200V的输入信号发送到第二个缓冲模块1后,第二个缓冲模块1对1200V的输入信号进行检测,发现其也大于预设值,那么就会继续对该输入信号进行降压;假设降到了800V,那么在800V的输入信号发送到第二个缓冲模块1后,第二个缓冲模块1对800V的输入信号进行检测,发现其小于预设值,那么就可以直接发送给输出缓冲器2了。
当只有1个缓冲模块1时,缓冲模块1的输入端可以作为整个输入缓冲器的输入端,可以外接电路、电源等,缓冲模块1的输出端可以连接输出缓冲器2。
当只有2个缓冲模块1时,第一个缓冲模块1的输入端可以作为整个输入缓冲器的输入端,可以外接电路、电源等,第一个缓冲模块1的输出端可以连接第二个缓冲模块1的输入端,第二个缓冲模块1的输出端可以连接输出缓冲器2。
当有多个缓冲模块1时,多个缓冲模块1的输出端和输入端依次收尾相连,第一个缓冲模块1的输入端可以作为整个输入缓冲器的输入端,可以外接电路、电源等,最后一个缓冲模块1的输出端可以连接输出缓冲器2。
也就是说,通过多级电压保护,提高输入缓冲器的安全性,并且当输入信号的电压不大于预设值时,缓冲模块1不会作用,可以器件起到良好的保护作用,同时提高信号的准确度。
本实施例提供的一种多电压域的输入缓冲器,通过设置的至少一个缓冲模块1降低输入信号的电平值,当降低电平后的信号其未超出输出缓冲器2的工作电压范围,那么一个缓冲模块1就可以防止高电压出现击穿现象,又可以避免传统的输入缓冲器在低电压时容易超出允许的变化范围而直接影响到输入信号的正确性的问题,如果一个缓冲模块1降低电平后的信号超出了输出缓冲器2的工作电压范围,那么可以通过设置多个缓冲模块1来逐级降低输入信号的电平值,这样做的好处是,在输入较高电压的信号时,会分别开启不同级数的限压保护,避免低耐压值的器件被较高电压损坏;在输入较低电压的信号时,缓冲模块1不会启动,输入信号的幅度不会进一步衰减,保证了输入信号的正确性和准确性。同时,本发明无需进行内部切换等操作,简化了设计,并具有很强的鲁棒性。
如图2所示,为本发明实施例二提供的一种多电压域的输入缓冲器10的结构示意图,下面以2个缓冲模块1为例,对该输入缓冲器10的结构进行进一步说明。
这2个缓冲模块1的输出端和输入端相连,在前缓冲模块1的输入端与外接电路连接,在后缓冲模块1的输出端连接有一个输出缓冲器20,这2个缓冲模块1均用于当输入信号的电平值大于预设值时,降低输入信号的电平。
下面以在前缓冲模块1为例,对缓冲模块1的结构进行说明。
缓冲模块1包括:电压降落子模块11和过压保护子模块12,电压降落子模块11的输入端作为缓冲模块1的输入端,电压降落子模块11的输出端与过压保护子模块12的一端连接作为缓冲模块1的输出端,过压保护子模块12的另一端接地。
其中,电压降落子模块11用于降低输入信号的电平。过压保护子模块12用于检测输入信号的电平值,当电平值大于预设值时,控制电压降落子模块11降低输入信号的电平。
优选地,电压降落子模块11包括:在预设负载电流下能够产生压降的元件或电路。例如,电压降落子模块11可以包括电阻、电容、降压电路等。
优选地,过压保护子模块12包括:具有电流非线性增长性质的元件或电路。例如,过压保护子模块12可以包括普通二极管、肖特基二极管、稳压二极管等。
需要说明的是,各缓冲模块1的内部结构可以相同,也可以不同。
例如,当在前缓冲模块1的电压降落子模块11为降压电路,过压保护子模块12为肖特基二极管时,在后缓冲模块1的电压降落子模块11可以为降压电路,过压保护子模块12可以为肖特基二极管;在后缓冲模块1的电压降落子模块11也可以为可调电阻,过压保护子模块12也可以为稳压二极管。
读者应理解,在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分,或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (6)
1.一种多电压域的输入缓冲器,其特征在于,包括:至少一个缓冲模块,当所述缓冲模块的数量为两个及以上时,各所述缓冲模块依次连接,各所述缓冲模块用于当输入信号的电平值大于预设值时,降低所述输入信号的电平。
2.根据权利要求1所述的多电压域的输入缓冲器,其特征在于,各所述缓冲模块包括:电压降落子模块和过压保护子模块,所述电压降落子模块的输入端作为所述缓冲模块的输入端,所述电压降落子模块的输出端与所述过压保护子模块的一端连接作为所述缓冲模块的输出端,所述过压保护子模块的另一端接地。
3.根据权利要求2所述的多电压域的输入缓冲器,其特征在于,所述电压降落子模块用于降低所述输入信号的电平。
4.根据权利要求2所述的多电压域的输入缓冲器,其特征在于,所述过压保护子模块用于检测所述输入信号的电平值,当所述电平值大于预设值时,控制所述电压降落子模块降低所述输入信号的电平。
5.根据权利要求2至4中任一项所述的多电压域的输入缓冲器,其特征在于,所述电压降落子模块包括:在预设负载电流下能够产生压降的元件或电路。
6.根据权利要求2至4中任一项所述的多电压域的输入缓冲器,其特征在于,所述过压保护子模块包括:具有电流非线性增长性质的元件或电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710969440.1A CN107706897A (zh) | 2017-10-18 | 2017-10-18 | 一种多电压域的输入缓冲器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710969440.1A CN107706897A (zh) | 2017-10-18 | 2017-10-18 | 一种多电压域的输入缓冲器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107706897A true CN107706897A (zh) | 2018-02-16 |
Family
ID=61182593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710969440.1A Pending CN107706897A (zh) | 2017-10-18 | 2017-10-18 | 一种多电压域的输入缓冲器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107706897A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4860151A (en) * | 1987-09-26 | 1989-08-22 | Measurement Technology Limited | Electrical safety barriers |
CN201821093U (zh) * | 2010-07-26 | 2011-05-04 | 四川九洲电器集团有限责任公司 | 一种机载直流抗浪涌电路 |
CN202749808U (zh) * | 2012-04-28 | 2013-02-20 | 成都智达电力自动控制有限公司 | 一种信号防雷电路 |
CN103515942A (zh) * | 2012-06-28 | 2014-01-15 | 中兴通讯股份有限公司 | 通信接口的防护电路 |
CN104270142A (zh) * | 2014-10-20 | 2015-01-07 | 深圳芯邦科技股份有限公司 | 多电压域的输入/输出缓冲器 |
US20170222544A1 (en) * | 2016-01-28 | 2017-08-03 | Quanta Computer Inc. | Electronic device and soft start module |
-
2017
- 2017-10-18 CN CN201710969440.1A patent/CN107706897A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4860151A (en) * | 1987-09-26 | 1989-08-22 | Measurement Technology Limited | Electrical safety barriers |
CN201821093U (zh) * | 2010-07-26 | 2011-05-04 | 四川九洲电器集团有限责任公司 | 一种机载直流抗浪涌电路 |
CN202749808U (zh) * | 2012-04-28 | 2013-02-20 | 成都智达电力自动控制有限公司 | 一种信号防雷电路 |
CN103515942A (zh) * | 2012-06-28 | 2014-01-15 | 中兴通讯股份有限公司 | 通信接口的防护电路 |
CN104270142A (zh) * | 2014-10-20 | 2015-01-07 | 深圳芯邦科技股份有限公司 | 多电压域的输入/输出缓冲器 |
US20170222544A1 (en) * | 2016-01-28 | 2017-08-03 | Quanta Computer Inc. | Electronic device and soft start module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2339062C (en) | Low capacitance surge protector for high speed data transmission | |
CN104795973B (zh) | 半导体驱动装置和使用该半导体驱动装置的电力变换装置 | |
CN106027011B (zh) | 基于寄生电感电流检测方法及其应用 | |
US9065266B2 (en) | Reduction of inrush current due to voltage sags by an isolating current limiter | |
CN1066289C (zh) | 用于高速高压电路的静电放电电路 | |
US6510033B1 (en) | RC-timer circuit to reduce current leakage in future semiconductor processes | |
US10374420B2 (en) | ESD positive and negative detection and capture, and logging circuitry | |
US11025053B2 (en) | Surge protection circuit and surge protection method | |
CN108363476A (zh) | 系统上电启动的usb设备保护电路及系统电路和电子设备 | |
CN108957278A (zh) | 基于门极电荷Qg的大功率IGBT故障诊断及保护方法和装置 | |
CN201328145Y (zh) | 瞬态干扰抑制器 | |
CN105978532B (zh) | 一种数字滤波器 | |
US9692293B2 (en) | Power conversion circuit having fault protection and voltage balance functions | |
CN107706897A (zh) | 一种多电压域的输入缓冲器 | |
Basler et al. | IGBT self-turn-off under short-circuit condition | |
US9229048B2 (en) | Devices and methods for providing an impulse circuit | |
CN109342797A (zh) | 一种背光源检测电路、终端及背光源检测方法 | |
CN105871188A (zh) | 浪涌保护电路及移动终端 | |
CN2899228Y (zh) | 电子产品接口处的抗静电放电保护电路 | |
JP2002135097A (ja) | 半導体装置および半導体装置モジュール | |
CN114660433A (zh) | 一种碳化硅mosfet短路过流组合检测方法和系统 | |
CN205657664U (zh) | 一种数字滤波器 | |
CN108832826B (zh) | 一种适用于fpga的mmc电容电压均衡控制方法 | |
JPS5820552B2 (ja) | サイリスタ変換装置 | |
CN106329901A (zh) | 过流保护外围电路和用电设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180216 |