CN107706105A - 刻蚀方法 - Google Patents

刻蚀方法 Download PDF

Info

Publication number
CN107706105A
CN107706105A CN201710858393.3A CN201710858393A CN107706105A CN 107706105 A CN107706105 A CN 107706105A CN 201710858393 A CN201710858393 A CN 201710858393A CN 107706105 A CN107706105 A CN 107706105A
Authority
CN
China
Prior art keywords
plasma
lithographic method
drain electrode
source
ionization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710858393.3A
Other languages
English (en)
Inventor
张朋宾
卢朋
祝汉泉
苏君海
李建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Huizhou Smart Display Ltd
Original Assignee
Truly Huizhou Smart Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Huizhou Smart Display Ltd filed Critical Truly Huizhou Smart Display Ltd
Priority to CN201710858393.3A priority Critical patent/CN107706105A/zh
Publication of CN107706105A publication Critical patent/CN107706105A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种刻蚀方法,包括如下步骤:在真空腔室内,对Cl2和BCl3的混合气体进行首次电离操作,形成第一等离子体,采用第一等离子体对源漏极进行干法刻蚀操作;在真空腔室内,对C4F8进行二次电离操作,形成第二等离子体,采用第二等离子体对源漏极进行修复操作。上述刻蚀方法主刻蚀步骤和修复操作都是在同一腔室内进行,无需增加额外的操作腔室和水洗装置,使得整体工艺操作难度较低。进一步地,由于C4F8属于分子量较大的化合物,在修复操作中,可以很好的保护主刻蚀后的金属侧壁,同时,对金属侧壁起到一定的修复和保护作用。

Description

刻蚀方法
技术领域
本发明涉及AMOLED制造技术领域,特别是涉及一种刻蚀方法。
背景技术
在采用LTPS(低温多晶硅技术)制作显示屏的过程中,Ti/Al/Ti(钛/铝/钛)复合膜层通常采用干法刻蚀(Dry Etching)进行,而Dry Etching对Ti/Al/Ti膜层进行刻蚀时候,通常采用的刻蚀气体为氯气(Cl2),而Cl2很容易对Ti/Al/Ti膜层中的铝(Al)膜层产生腐蚀,一旦Al膜层发生腐蚀,将会对TFT特性和导通电阻、接触电阻将会产生很大影响,因此,如何有效避免Al膜层腐蚀,成为业界内重点关注的问题。
在业界内,防止铝(Al)膜层腐蚀的方法主要有以下两种:
1、O2+H2O:O2、H2O在工艺腔室中被电离成Plasma(等离子体),Plasma中的H结合残留的Cl,以除去Cl。
2、水洗:使Cl溶解在水中,生成HCL,以除去Cl。
然而,第一和第二种方法都需要增加额外的操作腔室和水洗装置,这样,都会增加操作难度,使得工艺操作步骤较为繁琐。
发明内容
基于此,有必要提供一种能够减轻钛/铝/钛复合膜层中的铝膜层腐蚀问题,以及操作难度较低的刻蚀方法。
一种刻蚀方法,包括如下步骤:
在真空腔室内,对Cl2和BCl3的混合气体进行首次电离操作,形成第一等离子体,采用所述第一等离子体对源漏极进行干法刻蚀操作;
在真空腔室内,对C4F8进行二次电离操作,形成第二等离子体,采用所述第二等离子体对所述源漏极进行修复操作。
在其中一个实施例中,在执行所述首次电离操作中,所述真空腔室内的压力为2.66Pa~3.99Pa。
在其中一个实施例中,在执行所述首次电离操作中,Cl2的流量为300~500sccm,BCl3的流量为100~200sccm。
在其中一个实施例中,在执行所述二次电离操作中,所述真空腔室内的压力为3.99Pa~6.99Pa。
在其中一个实施例中,在执行所述二次电离操作中,所述真空腔室内的压力为4.32Pa~6.54Pa。
在其中一个实施例中,在执行所述首次电离操作中,C4F8的流量为150~350sccm。
在其中一个实施例中,在执行所述首次电离操作中,C4F8的流量为170~320sccm。
在其中一个实施例中,对所述源漏极进行修复操作的持续时间为20秒~50秒。
在其中一个实施例中,对所述源漏极进行修复操作的持续时间为30秒~40秒。
在其中一个实施例中,所述源漏极设置有钛/铝/钛复合膜层。
上述刻蚀方法采用Cl2和BCl3的混合气体对所述源漏极进行干法刻蚀操作后,残留的Cl(氯)元素会在后续的处理过程中,对所述源漏极的钛/铝/钛复合膜层的铝膜层造成腐蚀问题,通过对C4F8进行二次电离操作形成第二等离子体来实现对所述源漏极的修复操作,从如下化学式可以看出,C4F8→C4F7+F,F+AlCl3→AlF3+Cl,C4F8对Cl元素的吸收效果极好,能够起到减轻钛/铝/钛复合膜层中的铝膜层腐蚀问题,同时,主刻蚀步骤和修复操作都是在同一腔室内进行,无需增加额外的操作腔室和水洗装置,使得整体工艺操作难度较低。进一步地,由于C4F8属于分子量较大的化合物,在修复操作中,可以很好的保护主刻蚀后的金属侧壁(钛/铝/钛复合膜层),同时,对金属侧壁起到一定的修复和保护作用。
附图说明
图1为本发明一实施方式的刻蚀方法流程图;
图2至图4为本发明一实施方式的钛/铝/钛复合膜层在采用刻蚀方法18小时后的不同放大倍率的电镜图;
图5至图11为本发明一实施方式的钛/铝/钛复合膜层在采用刻蚀方法30天后的不同放大倍率的电镜图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似改进,因此本发明不受下面公开的具体实施的限制。
如图1所示,本发明一实施方式的刻蚀方法包括如下步骤:
S110:在真空腔室内,对Cl2和BCl3的混合气体进行首次电离操作,形成第一等离子体,采用所述第一等离子体对源漏极进行干法刻蚀操作。
通过在对Cl2和BCl3的混合气体进行首次电离形成的第一等离子体来实现对源漏极的干法刻蚀操作,可以在所述源漏极形成沟道。其中Cl2和BCl3的混合气体对所述源漏极进行主刻蚀操作。所述源漏极设置有钛/铝/钛复合膜层,在主刻蚀操作中残留的Cl元素会对钛/铝/钛复合膜层的铝膜层造成腐蚀问题,进而影响整体产品的品质。
一实施方式中,在执行所述首次电离操作中,所述真空腔室内的压力为2.66Pa~3.99Pa;又如,在执行所述首次电离操作中,Cl2的流量为300~500sccm,BCl3的流量为100~200sccm;又如,在执行所述首次电离操作中,C4F8的流量为150~350sccm;又如,在执行所述首次电离操作中,C4F8的流量为170~320sccm,这样,采用上述操作参数能够提高对所述源漏极的干法刻蚀操作效果,进而影响整体产品的品质。
S120:在真空腔室内,对C4F8进行二次电离操作,形成第二等离子体,采用所述第二等离子体对所述源漏极进行修复操作。
可以理解,采用Cl2和BCl3的混合气体对所述源漏极进行主刻蚀,即干法刻蚀操作后,残留的Cl(氯)元素会在后续的处理过程中,对所述源漏极的钛/铝/钛复合膜层的铝膜层造成腐蚀问题,通过对C4F8进行二次电离操作形成第二等离子体来实现对所述源漏极的修复操作,从如下化学式可以看出,C4F8→C4F7+F,F+AlCl3→AlF3+Cl,C4F8对Cl元素的吸收效果极好,能够起到减轻钛/铝/钛复合膜层中的铝膜层腐蚀问题,同时,主刻蚀步骤和修复操作都是在同一腔室内进行,无需增加额外的操作腔室和水洗装置,使得整体工艺操作难度较低。进一步地,由于C4F8属于分子量较大的化合物,在修复操作中,可以很好的保护主刻蚀后的金属侧壁(钛/铝/钛复合膜层),同时,对金属侧壁起到一定的修复和保护作用。
一实施方式中,在执行所述二次电离操作中,所述真空腔室内的压力为3.99Pa~6.99Pa;又如,在执行所述二次电离操作中,所述真空腔室内的压力为4.32Pa~6.54Pa;又如,对所述源漏极进行修复操作的持续时间为20秒~50秒;又如,对所述源漏极进行修复操作的持续时间为30秒~40秒,这样,能够对刻蚀后的金属侧壁起到较好地修复和保护作用。
例如,现有防止Al膜层腐蚀的方法是,同时使用O2+H2O和水洗这两种方法,这样。必须额外增加处理腔室对O2+H2O进行电离,同时增加水洗(water Rinse)装置,这样就会增加很多额外的生产成本和生产暂停时间(Tacktime),同时必须考虑主刻蚀腔室内,氯对源漏极的刻蚀;O2+H2O和水洗这两种方法都是脱离主刻蚀腔室的,所以做不到对主刻蚀腔室内氯对源漏极腐蚀的预防。例如,上述刻蚀方法能够减少等离子(Plasma)中Cl对源漏极的腐蚀,主要是下部电极纯Al基座,减少对下部电极的腐蚀损耗,延长下部电极的使用寿命。例如,节约生产成本,节省出相应的处理腔室和水洗装置,同时可以节省出相应的水电气等。例如,在Ti/AL/Ti膜层干法刻蚀中,有效防止AL膜层被Cl腐蚀;在Ti/AL/Ti膜层干法刻蚀中,有效保护和修复Ti/AL/Ti膜层侧壁;在Cl2主刻蚀步骤后增加C4F8后处理步骤。
下面对采用上述刻蚀方法的效果进行验证,验证Ti/AL/Ti的刻蚀中,Al膜层的腐蚀情况。
请参阅图2至图4,其为本发明一实施方式的钛/铝/钛复合膜层在采用刻蚀方法18小时后的各放大倍率的电镜图,其中,图2至图4的放大倍率依次增加,从图2中,可以看出,源漏极的线条平滑均匀,没有出现Al腐蚀现象,从图5至图9中,可以看出,Al膜层侧面光滑平整,没有出现内凹以及锯齿和底切,由此说明,没有发生Al腐蚀现象;此切片的镜片拍摄操作是在脱膜后的18小时后进行的。
请参阅图5至图11,其为本发明一实施方式的钛/铝/钛复合膜层在采用刻蚀方法30天后的各放大倍率的电镜图,其中,图5至图11为常温常压下静置30天后的(电镜)SEM图片,图5至图11的放大倍率依次增大,从图5至图11中,可以看出,Al侧壁光滑平整、无内凹、无底切、无锯齿,由此,可以说明30天后,Al侧壁没有发生腐蚀。
从以上验证结果看,上述可以刻蚀方法正常导入生产;从以上验证结果看,此工艺导入生产后,可以节约生产成本,降低刻蚀时间(Tack time);可以节省出相应的处理腔室和(水洗)water Rinse装置,同时可以节省相应的水电气;从以上验证结果看,此工艺导入生产后,可以有效的减少和预防工艺腔室下部电极Al基座和PC Parts的腐蚀;从以上验证结果看,此工艺导入生产后,可以有效预防Peeling(皮屑)物脱落,减少腔室内Particle;从以上验证结果看,此工艺导入生产后,可以有效预防频繁的电弧放电报警(arc dischargeAlarm)导致的宕机。
上述刻蚀方法采用Cl2和BCl3的混合气体对所述源漏极进行干法刻蚀操作后,残留的Cl(氯)元素会在后续的处理过程中,对所述源漏极的钛/铝/钛复合膜层的铝膜层造成腐蚀问题,通过对C4F8进行二次电离操作形成第二等离子体来实现对所述源漏极的修复操作,从如下化学式可以看出,C4F8→C4F7+F,F+AlCl3→AlF3+Cl,C4F8对Cl元素的吸收效果极好,能够起到减轻钛/铝/钛复合膜层中的铝膜层腐蚀问题,同时,主刻蚀步骤和修复操作都是在同一腔室内进行,无需增加额外的操作腔室和水洗装置,使得整体工艺操作难度较低。进一步地,由于C4F8属于分子量较大的化合物,在修复操作中,可以很好的保护主刻蚀后的金属侧壁(钛/铝/钛复合膜层),同时,对金属侧壁起到一定的修复和保护作用。
例如,在所述刻蚀方法中,对源漏极进行干法刻蚀操作之前,还包括如下步骤:
S111:对O2、SF6和氟烷烃的混合气体进行首次电离操作,形成第一等离子体,采用所述第一等离子体对所述栅极进行首次干法刻蚀操作。通过对O2(氧气)、SF6(六氟化硫)和氟烷烃的混合气体进行首次电离操作,能够得到所述第一等离子体,之后在真空高压的环境下,利用所述第一等离子体去轰击所述栅极,进而完成首次干法刻蚀操作。例如,所述栅极为Mo(钼)元素,所述栅极表面具有光刻胶图案层,SF6虽然能够对栅极起到较好的刻蚀效果,但是会在所述栅极及所述光刻胶图案层上残留有S(硫元素)元素,通过引入氟烷烃,氟烷烃被电离后,能够形成CFx,CFx能够栅极的硫化,例如,CFx能够刻蚀掉所述栅极表面被硫化的部分,此外,CFx也能够刻蚀掉被硫化的部分光刻胶图案层。例如,氟烷烃和O2的组合对光刻胶图案层的刻蚀效率比单纯的O2要快很多,通过氟烷烃和O2的组合能够更有效地刻蚀取出掉被硫化的部分光刻胶图案层。如此,能够更好地减少所述栅极中混入的硫元素。其中,CFx为氟烷烃的被电离后产生的等离子体。一实施方式中,在所述首次电离操作中,所述氟烷烃的体积占O2、SF6和氟烷烃的混合气体的体积5%~10%,这样,能够更好地减少所述栅极中混入的硫元素。例如,所述氟烷烃为CF4(四氟甲烷)、C4F8(八氟环丁烷)和C2HF5(五氟乙烷)中的至少一种,例如,在所述首次电离操作中,氟烷烃的流量为50~100sccm。这样,能够更好地减少所述栅极中混入的硫元素。一实施方式中,在所述首次电离操作中,O2的体积占O2和SF6的混合气体的体积28%~38%,如此,通过在混合气体中提高O2的比例,能够结合更多S元素,以进一步减少所述栅极中混入的硫元素。例如,在所述首次电离操作中,O2的流量为240~360sccm,SF6的流量为500~600sccm。例如,在所述第一等离子体中,O、S和F比例为(1.5~2.5):(0.5~1.5):(5.5~6.5),这样,能够进一步减少所述栅极中混入的硫元素。一实施方式中,在所述首次电离操作操作中,还向O2、SF6和氟烷烃的混合气体中通入惰性气体,例如,所述惰性气体为N2(氮气)、Ar(氩气)或He(氦气)等惰性气体,能够抑制真空电离腔室对氧气的吸附,有利于使得O2、SF6和氟烷烃的混合气体分散地更加均,避免氧元素的组分的波动以及污染源的引入,使得整体工艺和整体产线运行地更加平稳,有利于提高产品的品质。
S112:对Cl2和O2的混合气体进行二次电离操作,形成第二等离子体,采用所述第二等离子体对所述栅极进行二次刻蚀操作。通过Cl2和O2的混合气体进行二次电离操作,以及采用所述第二等离子体对所述栅极进行二次刻蚀操作,能够在所述栅极上形成沟道。一实施方式中,在所述二次电离操作操作中,所述O2的体积占O2和Cl2的混合气体的体积50%~70%。
S113:采用预设注入电压将掺杂元素注入至所述源漏极中。例如,预设注入电压为25KV~35KV,通过降低注入电压,能够使得S元素停留在表面,而不会伸入内部结构。例如,所述掺杂元素为B(硼),在步骤S130中,5E14~5E15cm-2(B:BF3),通过提高掺杂元素的注入剂量,能够提高多晶硅的电阻均匀性。上述刻蚀方法通过对O2、SF6和氟烷烃的混合气体进行首次电离产生的第一等离子体栅极进行首次干法刻蚀操作,能够更好地减少所述栅极中混入的硫元素。以更好地提高产品的品质。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种刻蚀方法,其特征在于,包括如下步骤:
在真空腔室内,对Cl2和BCl3的混合气体进行首次电离操作,形成第一等离子体,采用所述第一等离子体对源漏极进行干法刻蚀操作;
在真空腔室内,对C4F8进行二次电离操作,形成第二等离子体,采用所述第二等离子体对所述源漏极进行修复操作。
2.根据权利要求1所述的刻蚀方法,其特征在于,在执行所述首次电离操作中,所述真空腔室内的压力为2.66Pa~3.99Pa。
3.根据权利要求1所述的刻蚀方法,其特征在于,在执行所述首次电离操作中,Cl2的流量为300~500sccm,BCl3的流量为100~200sccm。
4.根据权利要求1所述的刻蚀方法,其特征在于,在执行所述二次电离操作中,所述真空腔室内的压力为3.99Pa~6.99Pa。
5.根据权利要求4所述的刻蚀方法,其特征在于,在执行所述二次电离操作中,所述真空腔室内的压力为4.32Pa~6.54Pa。
6.根据权利要求1所述的刻蚀方法,其特征在于,在执行所述首次电离操作中,C4F8的流量为150~350sccm。
7.根据权利要求6所述的刻蚀方法,其特征在于,在执行所述首次电离操作中,C4F8的流量为170~320sccm。
8.根据权利要求1所述的刻蚀方法,其特征在于,对所述源漏极进行修复操作的持续时间为20秒~50秒。
9.根据权利要求8所述的刻蚀方法,其特征在于,对所述源漏极进行修复操作的持续时间为30秒~40秒。
10.根据权利要求1所述的刻蚀方法,其特征在于,所述源漏极设置有钛/铝/钛复合膜层。
CN201710858393.3A 2017-09-21 2017-09-21 刻蚀方法 Pending CN107706105A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710858393.3A CN107706105A (zh) 2017-09-21 2017-09-21 刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710858393.3A CN107706105A (zh) 2017-09-21 2017-09-21 刻蚀方法

Publications (1)

Publication Number Publication Date
CN107706105A true CN107706105A (zh) 2018-02-16

Family

ID=61173275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710858393.3A Pending CN107706105A (zh) 2017-09-21 2017-09-21 刻蚀方法

Country Status (1)

Country Link
CN (1) CN107706105A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188224A (ja) * 1992-12-16 1994-07-08 Nippon Motorola Ltd エッチングガス
US5599743A (en) * 1994-04-07 1997-02-04 Matsushita Electronics Corporation Method of manufacturing a semiconductor device
CN104766797A (zh) * 2014-01-07 2015-07-08 北大方正集团有限公司 一种铝刻蚀方法
CN106148960A (zh) * 2016-08-24 2016-11-23 武汉华星光电技术有限公司 铝蚀刻的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188224A (ja) * 1992-12-16 1994-07-08 Nippon Motorola Ltd エッチングガス
US5599743A (en) * 1994-04-07 1997-02-04 Matsushita Electronics Corporation Method of manufacturing a semiconductor device
CN104766797A (zh) * 2014-01-07 2015-07-08 北大方正集团有限公司 一种铝刻蚀方法
CN106148960A (zh) * 2016-08-24 2016-11-23 武汉华星光电技术有限公司 铝蚀刻的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
施敏著: "《半导体器件物理与工艺》", 31 December 2002 *
沃克尔•肯普: "《惯性MEMS器件原理与实践》", 31 December 2016 *

Similar Documents

Publication Publication Date Title
JP2012517684A5 (zh)
Kokkoris et al. Dual nanoscale roughness on plasma-etched Si surfaces: Role of etch inhibitors
WO2012037136A3 (en) Improved lateral uniformity in silicon recess etch
JP4596287B2 (ja) シリコンを含む膜のドライエッチング方法
CN107706105A (zh) 刻蚀方法
CN104701255A (zh) 液晶显示器下基板的制备方法
CN110112071A (zh) 薄膜晶体管的制备方法、薄膜晶体管和显示装置
US20130034960A1 (en) Method of fabricating a semiconductor device
CN108400090A (zh) 防止Al腐的处理方法
TWI428976B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer memory medium, and a memory medium having a memory program
US9330888B2 (en) Dry etching method
JP2008300478A (ja) 窒化シリコン膜のドライエッチング方法
CN110211866A (zh) 一种等离子体刻蚀方法
CN108198745B (zh) 源漏极成膜前处理方法
CN108346572B (zh) 氧化硅膜和氮化硅膜的表面处理方法
US20240112923A1 (en) Etching method with metal hard mask
CN105448772A (zh) 腔室维护后的恢复方法
KR101009835B1 (ko) 박막트랜지스터의 제조방법
CN105514023A (zh) 一种接触孔界面处理方法
US10468266B2 (en) Dry etching method
CN108550626A (zh) 薄膜晶体管器件的制作方法和薄膜晶体管器件
CN110400754B (zh) 一种氧化物半导体薄膜晶体管的制造方法
US10796923B2 (en) Polysilicon etching method
CN107706106A (zh) Amoled显示面板的制备方法
CN100377313C (zh) 提高深亚微米多晶硅栅刻蚀均匀性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180216

RJ01 Rejection of invention patent application after publication