CN107667306B - 用于光子器件的垂直输出耦合器 - Google Patents

用于光子器件的垂直输出耦合器 Download PDF

Info

Publication number
CN107667306B
CN107667306B CN201680031753.6A CN201680031753A CN107667306B CN 107667306 B CN107667306 B CN 107667306B CN 201680031753 A CN201680031753 A CN 201680031753A CN 107667306 B CN107667306 B CN 107667306B
Authority
CN
China
Prior art keywords
waveguide
etching
layer
index matching
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680031753.6A
Other languages
English (en)
Other versions
CN107667306A (zh
Inventor
达米安·兰贝特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skorpios Technologies Inc
Original Assignee
Skorpios Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skorpios Technologies Inc filed Critical Skorpios Technologies Inc
Publication of CN107667306A publication Critical patent/CN107667306A/zh
Application granted granted Critical
Publication of CN107667306B publication Critical patent/CN107667306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K999/00—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS dummy group
    • H05K999/99—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS dummy group dummy group
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12104—Mirror; Reflectors or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12169—Annealing

Abstract

一种方法形成用于波导的垂直输出耦合器，所述波导通过覆于埋氧层上的波导材料沿水平传播方向传播光。该方法包括蚀刻波导以去除波导的一部分。蚀刻形成至少第一平面，所述至少第一平面在波导的边缘处、与波导的去除部分相邻，并且以相对于传播方向20度至70度之间的垂直角度倾斜。该方法还包括用反射性金属涂覆第一倾斜平面以形成镜，使得镜将光反射成具有垂直分量的方向。

Description

用于光子器件的垂直输出耦合器
相关申请的交叉引用
本申请是于2015年4月20日提交的美国临时专利申请第62/150139号和于2015年4月20日提交的第62/150144号的非临时申请并要求它们的优先权。上述两个专利申请的全部内容通过引用并入本文用于所有目的。
以下三个专利申请(包括这一个)同时被提交，并且每个申请的全部公开内容通过引用并入本申请用于所有目的：
于2006年4月20日提交的题为“用于光子器件的垂直输出耦合器(VERTICALOUTPUT COUPLERS FOR PHOTONIC DEVICES)”的美国专利申请第15/133898号(代理人案卷号92970-004510US-1005188)；
于2016年4月20日提交的题为“背侧通孔垂直输出耦合器(BACKSIDE VIAVERTICAL OUTPUT COUPLERS)”的美国专利申请第15/133920号(代理人案卷号92970-004610US-1005191)；和
于2016年4月20日提交的题为“用于光子器件的垂直输出耦合器(VERTICALOUTPUT COUPLERS FOR PHOTONIC DEVICES)”的国际申请PCT/US___/______(代理人案卷号92970-004610PC-1005045)。
技术领域
本申请涉及用于光子器件的垂直输出耦合器，例如使用基于晶片的微电子工艺制造的波导。
背景技术
在晶片上，光子集成电路(PIC)的输出光功率和光谱的在线测试可能是具有挑战性的，特别是对于宽谱带应用。一个挑战涉及光通常通过波导在晶片的平面中路由(routed)的事实。在PIC芯片仍然是晶片形式时，在没有使光偏移离开晶片表面的情况下，测量或提取为了测试目的这种光是困难的。
发明内容
在一个实施方案中，一种方法形成用于波导的垂直输出耦合器，所述波导通过覆于埋氧层上的波导材料沿水平传播方向传播光。该方法包括蚀刻波导材料以形成波导，以及蚀刻波导材料以去除波导的至少第一部分。蚀刻形成在波导材料中的至少第一倾斜平面，以及在波导的未蚀刻部分与第一倾斜平面之间的空间。该方法还包括用反射性金属涂覆第一倾斜平面以形成倾斜的镜，和将折射率匹配材料沉积到波导的未蚀刻部分与倾斜的镜之间的空间中。通过波导传播到空间中的光继续通过折射率匹配材料到达倾斜的镜，并且倾斜的镜将所述光向上反射。
在一个实施方案中，一种方法形成用于波导的垂直输出耦合器，所述波导通过覆于埋氧层上的波导材料沿水平传播方向传播光。该方法包括蚀刻波导材料以形成波导，并且蚀刻波导材料以去除波导的至少第一部分。该方法还包括蚀刻埋氧层以在波导的第一部分被去除并且埋氧层被蚀刻的区域中形成凹部，并且将芯片接合在凹部内。该方法还包括：蚀刻芯片的面向波导的未蚀刻部分的一侧以形成倾斜平面，用反射性金属涂覆倾斜平面以形成倾斜的镜，和将折射率匹配材料沉积到波导的未蚀刻部分与倾斜的镜之间的空间中。通过波导传播的光继续通过折射率匹配材料到达倾斜的镜，并且倾斜的镜将所述光向上反射。
在一个实施方案中，一种方法形成用于波导的垂直输出耦合器，所述波导通过覆于埋氧层上的波导材料沿水平传播方向传播光。该方法包括蚀刻波导以去除波导的一部分。蚀刻形成至少第一平面，所述至少第一平面在波导的边缘处、与波导的被去除部分相邻，并且以相对于传播方向在20度至70度之间的垂直角度倾斜。该方法还包括用反射性金属涂覆第一倾斜平面以形成镜，使得镜将光反射成具有垂直分量的方向。
在一个实施方案中，一种方法形成用于由所述波导材料形成的波导的垂直输出耦合器，所述波导由设置在晶片的顶表面上的层堆叠体内的波导材料形成。该方法包括将通孔光致抗蚀剂掩模限定在晶片的背表面上。通孔光致抗蚀剂掩模在晶片的背表面上露出通孔形状并保护晶片的背表面的其他表面。该方法还包括：蚀刻穿过晶片的露出通孔形状的部分以形成露出波导材料的通孔，以及蚀刻波导材料以去除波导的至少第一部分。蚀刻在波导材料中形成至少第一倾斜平面。该方法还包括去除通孔光致抗蚀剂掩模，和用一个或更多个反射层涂覆第一倾斜平面以在波导材料中形成与第一倾斜平面接触的倾斜的镜。倾斜的镜形成垂直输出耦合器，使得通过波导传播的光被倾斜的镜偏折，离开波导。
附图说明
图1示意性地示出了根据一个实施方案的包括用作从基底上的波导中提取光的垂直输出耦合器的镜的第一布置。
图2描绘了根据一个实施方案的具有层的沉积的晶片基底200。
图3示出了根据一个实施方案的由图2所示的层形成的结构，其具有通过对Si具有选择性的蚀刻而在覆层中开口的窗。
图4示出了根据一个实施方案的通过如下形成的结构：向图3的晶片施加光致抗蚀剂，在窗的一侧上露出一个倾斜的晶面，并且用光致抗蚀剂覆盖另一个倾斜的晶面。
图5示出了根据一个实施方案的通过借助蚀刻来去除图4所示的露出的倾斜的晶面而形成的结构。
图6示出了根据一个实施方案的通过用对Si有选择性的蚀刻来蚀刻BOX层而形成的结构。
图7示出了根据一个实施方案的粘合衬里和金属在图6所示的倾斜的晶面和周围表面上的沉积。
图8示出了根据一个实施方案的通过填充凹部310(图3至图7)并且对该结构进行后抛光以形成平坦化顶表面而形成的结构。
图9示出了根据一个实施方案的通过在图8所示的结构上对光致抗蚀剂进行图案化并且回蚀刻支承材料使第二凹部开口而形成的结构。
图10示出了根据一个实施方案的通过用折射率匹配材料填充图9所示的凹部并且使用CMP对由此形成的结构进行后抛光而形成的结构。
图11示出了根据一个实施方案的通过对图10所示的折射率匹配材料回蚀刻到波导层的高度而形成的结构。
图12是根据一个实施方案的示出了图11的未示出上覆层的一部分的一个实施方案的简化顶视图。
图13是根据一个实施方案的再次示出了图11的未示出上覆层的一部分的另一个实施方案的简化顶视图。
图14示出了根据一个实施方案的涂覆有减反射涂层的图11所示的结构的顶表面。
图15示出了根据一个实施方案的具有安装在坑中的芯片的SOI基底，所述坑形成在沉积层和基底中。
图16示出了根据一个实施方案的沿着晶面选择性蚀刻成形成成角度的小面的图15的芯片。
图17示出了根据一个实施方案的将图16所示的形成在波导层中的波导与由粘合层660和金属670形成的镜进行光耦合然后用AR层涂覆的波导桥。
图18示出了根据一个实施方案的除了其初始波导脊之外还包括多个级的波导桥。
图19是根据一个实施方案的用于形成用于波导的垂直耦合器的方法的流程图。
图20是根据一个实施方案的基于将芯片接合在凹部内并利用芯片形成倾斜的镜的用于形成用于波导的垂直耦合器的方法的流程图。
图21示出了根据一个实施方案的由图2所示的层形成的结构，其具有通过对Si有选择性的蚀刻而在覆层中开口的凹部。
图22示出了根据一个实施方案的施加至图21所示的结构的前表面的减反射(AR)涂层。
图23A示出了根据一个实施方案的SiO2折射率与波长的关系的图表。
图23B示出了根据一个实施方案的Si3N4折射率与波长的关系的图表。
图24示出了根据一个实施方案的沉积在其上的顶侧保护层1080(例如，SiO2)。
图25示出了根据一个实施方案的沉积在图24所示的结构的背侧上的背侧保护层1090。
图26示出了根据一个实施方案的光致抗蚀剂掩模的背侧-前侧光刻对准和生成，以及背侧保护层和基底层的蚀刻以形成硅通孔(TSV)。
图27示出了根据一个实施方案的从图26所示的结构的背侧蚀刻掉的底氧化物(BOX)层210。
图28示出了根据一个实施方案的与由波导层形成的波导相关的TSV的实例。
图29示出了根据一个实施方案的与由波导层形成的波导相关的TSV的另一实例。
图30示出了根据一个实施方案的在蚀刻波导层以形成相对于水平轴成一定角度的一个或更多个平面后的图27所示的结构。
图31示出了根据一个实施方案的在图30所示的结构的背面上衬里的沉积。
图32示出了根据一个实施方案的Ta的折射率。
图33示出了根据一个实施方案的Ta的折射率和消光系数。
图34示出了根据一个实施方案的TaN和TaxN的折射率。
图35示出了根据一个实施方案的TaN和TaxN的消光系数。
图36示出了根据一个实施方案的用金属填充TSV的图31的结构。
图37示出了根据一个实施方案的Cu的折射率。
图38示出了根据一个实施方案的Cu的折射率和消光系数。
图39示出了根据一个实施方案的在去除多余的金属、衬里和背侧保护层的任选步骤之后的图36所示的结构。
图40示出了根据一个实施方案的在顶侧保护层中形成窗的任选步骤之后的图39所示的结构。
图41以平面图示意性地示出了根据一个实施方案的具有与单个TSV相交的相应脊的四个波导，由此形成四个输出耦合器。
图42示意性地示出了根据一个实施方案的部分地形成的具有用于阻挡背侧TSV蚀刻的肩部的波导1305。
图43示意性地示出了根据一个实施方案的在进一步处理之后的图42的结构。
图44示意性地示出了根据一个实施方案的相对于图42和图43所示的结构的底侧的与图28所示的TSV相同的TSV的轮廓。
图45示意性地示出了根据一个实施方案的相对于水平轴成一定角度的镜将如何反射沿水平轴行进的入射光。
图46是示意性地截面示出了根据一个实施方案的包括用于将光偏折到自由空间的镜的光子集成电路(PIC)。
图47示意性地示出了根据一个实施方案的包括分光器(splitter)和镜的PIC。
图48是根据一个实施方案的用于形成用于波导的垂直耦合器的方法的流程图。
具体实施方式
图1示意性地示出了包括镜110的第一布置100，镜110用作从基底130上的波导120中提取光101的垂直输出耦合器。在波导120中行进的光在垂直表面104处离开波导，穿过自由空间行进，并且反射离开镜110。垂直表面104可以被减反射(AR)涂层覆盖。
可以使用图1所示的布置100以及下面描述的其他布置将源自波导的光向外偏折到自由空间中。这可以用于多种目的。
例如，在测试晶片形式的PIC的情况下，转向至自由空间中的光可以被导向由测试设备监测的光纤探针。在这些应用中，有利的是光纤在机械上独立于PIC，使得具有可用于测试的大量PIC的晶片可以相对于光纤探针移动(例如，类似于半导体集成电路测试)。在一些测试情况下，可以在相对的基础上监测光输出，也就是说，在与反射布置、光纤探针相关联的光学损耗、散射等被认为不严重的情况下，可足以测试是否存在一定量的光到达光纤探针。由探针检测到的光可以被认为是PIC的特定路径中的已知部分光。
在另一实例中，被转向至自由空间中的光也可以用作PIC的输出，也就是说，这样的光可以通过与封装相关的光学器件捕获。在这种情况下，可能需要严格控制损耗、散射和光以使PIC的光输出最大化，并且在高功率PIC(例如，激光装置)的情况下使在发生损耗的地方产生的热最小化。如下所述，可以形成具有通向适合于测试目的的镜像布置的一些光路的PIC，同时对其他光路就低损耗进行优化。
图46是示出包括用于将光偏折到自由空间的镜70的PIC 50的示意性截面图。在图46中，在自由空间中传输的光由空箭头指示，而导向通过一个或更多个波导的光由实箭头指示。光可以源自增益芯片40，和/或可以由PIC 50内的其他光学部件来操纵。光朝着镜70透射并被向上反射到自由空间中，在该自由空间中被光学器件60(例如，光纤或封装光学器件)捕获。当镜70是用于从PIC 50中得出光的主要机构时，镜70有利地被优化以使损耗和散射最小化，如下文进一步讨论的。还示出了在页面上的垂直方向上的垂直轴201和水平轴202。垂直轴201从PIC的前表面沿垂直方向指向。横向轴203指向页面，如图所示。
图47示意性地示出了包括分光器80和镜70’的PIC 50’。图47是平面图(注意，相对于图46轴201和203互换)。分光器80将来自增益芯片40的光的一部分(通常为小部分，例如5％-10％)转向至通向镜70’的波导中。镜70’将分光器80中分出的光偏折到自由空间，在自由空间中它可以被光纤探针60’捕获，如虚线(ghost outline)所示。光通过镜70’输出的布置可以被认为是用于评估PIC 50’的性能的测试节点。没有被分光器80转向的较大部分的光行进到不同的位置，在该位置处它被封装光学器件60”捕获。在该实施方案中，由于由光纤探针60’聚集的光输出的一小部分可以满足测试PIC 50’的性能，所以不需要就低损耗、散射等对镜70’进行优化，而由封装光学器件60”收集的输出可以被认为是PIC 50’的主要输出。
回到图1，与第一布置100相关联的一个问题是，穿过表面104行进的光束可以在表面104与镜110之间的自由空间中转向。另一个问题是表面104可能被干腐蚀和/或粗糙化，导致散射损耗。此外，可能难以控制在表面104上的垂直沉积的AR涂层的某些品质(例如，可能发生阴影效应和不均匀的厚度)。
芯片分割(singulation)(例如，在切割工艺期间)可能产生粗糙的侧壁，这可能产生对于边缘耦合可能昂贵的芯片级抛光和/或AR涂层的需要。在一些实施方案中，使得光能够沿远离晶片/芯片平面的方向传播的工艺可以显著降低制造成本，因为这减少或消除了抛光的需要。光可以转向至接近于与芯片表面垂直的角度，或相对垂直成0度至90度之间的任意角度。在这些实施方案和其他实施方案中，AR涂层可以在晶片水平上执行(即，一次性处理晶片上的所有芯片，而不是对每个芯片重复工艺)。
实施方案涉及在晶片中形成可以从波导中提取光的垂直耦合器。在一些实施方案中，使反射和/或损耗减少和/或最小化。在一些实施方案中，可制造具有标准集成电路处理模块的垂直耦合器。在一些实施方案中，在波导上在晶片前侧上以与晶片平面成54.7度形成反射晶面(倾斜表面)。在这些实施方案和其他实施方案中，可以在倾斜表面上沉积反射性金属，并且在波导与镜之间形成波导桥(例如，非晶硅)。
本公开和所附权利要求使用相对位置术语，诸如“上”、“下”、“之上”、“之下”、“高度”、“深度”、“覆于(位于)……上”、“位于……下”、“顶”、“底”等。在图1至图11、图14至图19、图21、图22、图24至图27、图30、图31、图36、图39、图40、图42和图43所示的结构的情形中，所有这些术语应以这些附图所标记的取向理解。也就是说，例如参照图2，层堆叠体209位于基底200的顶表面上；基底200的底表面下方没有任何东西。基底200在底部，层230、220和210依次覆于基底200上。另外，参照图14，减反射涂层550是最上层或顶层，并且在层945之上；波导桥540与波导层220在同一高度；金属470覆于粘合衬里460上，等等。当引用晶片的“前”表面时，这被理解为是指基底层之上所示的表面，而晶片的“背”表面被理解为是指基底层之下所示的表面。此外，附图不是以任何特定的尺度绘制，并且其中的特征可能不会彼此成比例地绘制，而是为了说明清楚可能被放大。
在一些实施方案中，用于创建垂直耦合器的工艺包括如下一个或更多个步骤：
·在覆于波导上的覆层中形成一个凹部。
·对波导进行蚀刻以形成倾斜的晶面。
·对波导进行蚀刻以形成垂直小面；留下倾斜平面。
·用反射性金属涂覆倾斜平面。
·用合适的第一材料(如SiO2)填充凹部并使表面平坦化。
·在凹部内回蚀刻第一材料以形成桥支承件。
·用合适的折射率匹配材料(例如非晶硅(a-Si))填充凹部并使表面平坦化。
·回蚀刻折射率匹配材料以形成桥。
·对桥进行图案化以用于光束的侧向约束。
·AR涂覆顶表面。
·蚀刻一个或更多个通孔(例如，硅通孔(through-silicon vias，TSV)以露出硅波导)。
·在硅波导中创建倾斜表面。
·用金属涂覆倾斜表面。
·填塞(例如填充)一个或更多个通孔。
在一些实施方案中，与所公开的方法和装置相关的优点包括以下中的一个或更多个：
·通过波导传播(例如在晶面内)的光可以被反射成与晶片表面的垂直角度成30度以内的角度。在实施方案中，该角度为与垂直方向成19.4度。
·可以消除垂直小面上的AR涂层，因为降低和/或消除了均匀性和阴影效应。
·可以应用晶片水平的处理(例如，与典型的集成电路加工相似并兼容)来创建输出耦合器。
·可以通过引导光通过折射率匹配材料的桥来提供自由空间传播损耗(例如，光束转向)的减少和/或消除。
·可以在TSV内形成高反射性金属涂层来改善光反射。
·可以减少各种来源的反射和/或损耗。特别是可以减少和/或消除垂直侧壁处的光散射。
·防止某些薄膜(例如减反射涂层)破裂。
·可以为测试节点制造简化的低成本垂直耦合器，同时对PIC的主要输出进行不同的处理，以形成用于最少光学反射和/或损耗的耦合器。
现在描述实施方案以使本领域技术人员能够理解和实践用于形成垂直耦合器的技术。尽管许多示出的实施方案示出了形成单个结构的情形(instance)，但是应当理解，所示的情形是具有多个结构情形的晶片的一部分，所述晶片被处理以同时产生所有的情形。因此，还应当理解，对于在“晶片”上执行的加工步骤或对“晶片”执行的加工步骤的引用表示所有这些情形都被同时处理，如本领域技术人员将容易理解的那样。
图2描绘了在以下许多描述中涉及的层的沉积的晶片基底200的截面图。波导层220被埋置在埋氧(埋置氧化物，BOX)层210与覆(例如，SiO2)层230之间。在一些实施方案中，BOX层210由SiO2制成，使得形成在层220中的一个或更多个波导代表可以称为器件层的结构，基底200可以称为绝缘体上硅(SOI)晶片的操作层或操作部。典型地，在沉积覆层230之前，一个或更多个波导通过光刻和蚀刻由波导层220成型，使得波导被埋置在BOX层210与覆层230之间。在一些实施方案中，波导层220的高度(例如，在图2的取向中为垂直的)等于或小于12μm、10μm、8μm、5μm、4μm、3μm、2μm、1.7μm、1.6μm或1.5μm。BOX层210通常用于包覆、电绝缘和机械支承，并且因此其厚度可能并不关键，但是典型的为0.25μm至5μm的范围内的厚度。在一些实施方案中，覆层230的厚度为5μm至6μm。
图2可以被认为是示出基底200的前表面或侧表面以及其上的层。层210、220、230和/或设置在基底200的顶表面上的任意其他层有时统称为层堆叠体209。为了连续性和简化性，用于每个层的参考标记将贯穿本公开内容使用，即使当所述层通过蚀刻或其他工艺改变时亦是如此。还示出了在页面上的垂直方向上的垂直轴201、水平轴202和横向轴(lateral axis)203。垂直轴201从晶片的前表面指向垂直方向。在下面讨论的一些结构中，光在波导层220中沿着水平轴202导向。
图3示出了由图2所示的层形成的结构，其中具有通过用对Si有选择性的蚀刻而在覆层230中开口的凹部310，也就是说，以比去除波导层220高的速率蚀刻去除覆层230。在去除覆层230之后，碱蚀刻(例如，KOH或四甲基氢氧化铵(TMAH))去除波导层220以形成倾斜的晶面320。也就是说，上面列出的蚀刻剂和其他蚀刻剂倾向于优选地沿着特定的Si晶面蚀刻，使得晶面320被限定成沿着相对于波导层220的顶表面330成已知倾斜角α。根据诸如蚀刻剂、蚀刻条件(如浓度和温度)以及波导层220的晶体结构的变量，角度α可以变化。在一些实施方案中，波导是沿{111}平面蚀刻的晶体硅，使得α＝54.7度。但是可以使用具有不同晶格结构和/或不同蚀刻剂或蚀刻条件的其他半导体，并且可能产生不同的角度。相对接近45度的角度是有利的，因为它们将初始水平透射的光反射成近似垂直的角度。然而，偏离垂直方向多达约30度的光角度是可用的，并且约30度至60度的镜角将提供这些光角(参见图45)。
在一些实施方案中，如图7所示，可以通过在晶面320之一上沉积粘合衬里和/或直接金属化而在晶面320之一上直接制造镜。在其他实施方案中，认为有利的是稍微修改图3所示的几何形状来去除晶面中一个晶面(例如，不是将形成镜的晶面)和/或去除位于下方的BOX层的一些。因此，可以认为结合图4、图5和图6描述的工艺是任选的，并且为了工艺简化和成本节省可以省略。将对执行或不执行任选步骤的原因进行讨论。在阅读和理解本文的公开内容时，本领域技术人员将容易地认识到许多变化方案、修改方案和等同方案，并且将理解，用这种变化方案、修改方案和等同方案制成的完整的输出耦合器将显示出与本文所示的其他实施方案略微不同。
图4示出了通过如下形成的结构：向图3的晶片300施加光致抗蚀剂410，在凹部310的一侧上露出一个倾斜的晶面320，并且用光致抗蚀剂410覆盖另一个倾斜的晶面320。图5示出了通过借助蚀刻来去除露出的倾斜的晶面320而形成的结构。例如，可以使用干蚀刻来去除倾斜的晶面320，留下垂直边缘420，如图所示。图6示出了通过用对Si有选择性的蚀刻来蚀刻BOX层210而形成的结构。去除露出的晶面320并且蚀刻BOX层210的优点是制备围绕凹部310的结构，以形成对于待形成的镜而言最低插入损耗的波导桥，和/或使从镜结构到波导层220中的反向反射最小化，如下面结合图7和图11所讨论的。
图7示出了任选的粘合衬里460和金属470在倾斜的晶面320和周围表面上的沉积。可以通过光刻来控制粘合衬里460和/或金属470的布置。例如，在一些实施方案中，衬里460和金属470可以跨整个顶表面沉积，可以对待保留的衬里460和金属470的区域进行掩蔽，并且可以对未受保护的区域进行蚀刻。另选地，可以对光致抗蚀剂进行图案化以掩蔽不容纳衬里460和金属470的区域，衬里和金属层可以沉积到由此形成的开口中，并且通过剥离工艺去除多余的材料。另外地，任选的衬里460和金属470的侧向和水平范围可以稍微变化；它们应该覆盖倾斜的晶面320，但是不一定必须与凹部310的边缘交叠，如图7所示。本领域技术人员将容易地认识到许多变化方案、修改方案和等同方案。
衬里460和/或金属470的选择可能受到合适的蚀刻化学品的可用性的影响；剥离工艺可以允许在选择衬里460和金属470上具有更多自由度。可以使用各种高反射性金属和/或粘合衬里(例如，钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、铝(Al)、金(Au)、铂(Pt)、银(Ag)、锡(Sn)、铬(Cr)或这些材料的合金中任意材料)。
认为图7所示的结构显示了蚀刻BOX层210的一个优点，如图6所示。对BOX层210进行蚀刻使得金属470的前缘471凹入在波导层220的水平面下方，如图所示。不对BOX层210进行蚀刻将升高前缘471的高度，使得稍后形成的波导桥(参见图11)将延伸入前缘471而不是在前缘471上方。因此，图7所示的布置使前缘471偏离开波导层220内的光束路径，从而减少由前缘471产生反射的可能性。如果发生由前缘471产生的反射，那么由前缘471产生的反射可能降低垂直耦合器的正向光通量的效率和/或产生反射到波导层220中的反向反射。然而，一些应用可能不会受到正向效率和/或反向反射的损害的影响。例如，在实施方案中，正在制造的垂直耦合器实现测试节点，并且特征可在于建立了在测试节点处可观察到的光与来自PIC的主输出的光的比率(参见图46、图47和上面的讨论)。在这样的实施方案中，可以容许较高的损耗，并且反向反射由于开始在测试节点处沿正向方向透射的光少的事实而减轻。此外，在这些实施方案和其他实施方案中，当波导层220相对较厚时，通过波导层220透射的光中仅少量光靠近该层的底部，使得由前缘471产生的反射较不显著。
本领域技术人员还将理解，在查看图4至图7时，去除倾斜的晶面320中的一个倾斜的晶面(如图5所示)的步骤可以在衬里460和/或金属470的沉积(如图7所示)之前或之后进行。此外，如图6所示，无论是否去除倾斜的晶面中的一个倾斜的晶面，都可以对BOX层210进行蚀刻。
在一些实施方案中，可以使用在以下美国专利申请中的一个或更多个美国专利申请中描述的技术来形成可以位于波导桥支承件上方的波导桥，其全部内容通过引用并入本文：于2011年8月30日提交的第61/528398号；于2012年8月28日提交的第13/517117号；于2015年6月30日提交的第14/755545号；和于2016年1月14日提交的第14/996001号。
图8示出了通过例如用诸如SiO2的支承材料480填充凹部310(图3至图7)到其深度足以将凹部310过度填充直至粘合衬里和金属470的高度以及粘合衬里和金属470的高度之上而形成的结构，如图所示。然后可以使用CMP任选地后抛光支承材料480以形成平坦的顶表面485。使用SiO2作为支承材料480在使用SiO2作为覆层230的实施方案中可能是有利的，但这不是必需。支承材料480的一些考虑是它具有与周围材料相当相似的温度膨胀系数(CTE)以最好地抵抗热循环，并且对这些材料具有良好的粘合性。另一个考虑是，在与作为用于波导层220的覆层的BOX层210的连续性很重要的应用中，支承材料480具有类似于BOX层210的折射率的折射率。可用于支承材料480的其他材料包括氧化铝和氮化硅。
图9示出了通过在图8所示的结构上对光致抗蚀剂进行图案化并且回蚀刻支承材料480以使第二凹部510开口而形成的结构。限定第二凹部510的光致抗蚀剂边缘不需要与先前的凹部310(参见图7)的边缘精确对准，如图9所示。但是可以从凹部310向外延伸，使得回蚀刻在凹部510内没有留下支承材料480。用于在波导的凹部的边缘处回蚀刻材料的这些考虑和其他考虑与于2016年2月8日提交的美国临时专利申请第62/292663号中讨论的效果有关，并且其全部内容通过引用并入本文用于所有目的。可以使用选择性蚀刻来避免蚀刻金属470。控制蚀刻以便留下称为桥支承件520的氧化物结构，桥支承件520将凹部510填充到大约BOX层210的初始高度。图9至图11和图14示出了桥支承件520为与BOX层210和波导层220之间的界面完全相同的高度，但是在一些实施方案中该高度控制不是关键的。对桥支承件520的高度控制的考虑包括在边缘420处产生部分反射的可能性，类似于下面结合图10讨论的情况，以及由波导桥(参见图11、图14)引导的光学模式是否与由金属470形成的镜的期望区域相交以获得最佳反射。
也可以任选地考虑用氧化物填充凹部310并由氧化物形成桥支承件520的步骤。关于这些步骤的理由是提供用于使波导层220朝向金属470以最大的连续性和最小的反射延续的位置。例如，如果省略这些步骤，则可能提供将向下延伸到经蚀刻的BOX凹部中的波导桥。这可能由于波导材料的突然膨胀而产生反射和/或衍射效应，因为通过波导层220传播的光“看到”下面的附加材料。另外地，通过波导层220传播的模式可能扩展到附加材料中，导致减小的模式约束(mode confinement)并且降低正向传播方向上的耦合效率。然而，出于与上述相同的原因，鉴于通过省略氧化物沉积、平坦化和回蚀刻步骤降低了制造成本，因此，当由此形成的垂直耦合器仅用作测试节点时，这种效果可以是可容许的。
图10示出了通过用折射率匹配材料530填充凹部510(图9)并且使用CMP对由此形成的结构进行后抛光(例如，平坦化)而形成的结构。尽管在所有实施方案中均不需要对折射率匹配材料进行平坦化，但是这种平坦化有利地提供稳定的上参考表面，使得可以使用定时蚀刻将折射率匹配材料精确地回蚀刻到已知厚度。在实施方案中，特别是当波导层220由硅形成时，折射率匹配材料530可以是非晶硅(a-Si)。也可以使用其他材料，应当理解，折射率匹配材料530与波导层220之间的折射率不匹配可能会产生后果。在一些实施方案中，折射率匹配材料530具有在小于2％的公差内与波导层220的折射率匹配的折射率。在这些实施方案中，通过在垂直边缘420处的菲尼尔反射，波导层220与折射率匹配材料530的界面不产生反向反射，或者降低从波导层220接收的光的光学功率。这说明了可以省略去除倾斜平面320中一个倾斜平面(见图4)的步骤的另一个原因。如果波导层220与折射率匹配材料530之间的界面确实存在，则可能有利的是，这种界面是成角度的，使得其轻微的反射无害地向上和向下散射而不是反向反射到波导层220中。波导层220和折射率匹配材料530之间的界面的形状的这些考虑和其他考虑与于2016年2月8日提交的美国临时专利申请第62/292675号中讨论的效果相关，并且其全部内容通过引用并入本文用于所有的目的。
图11示出了通过将折射率匹配材料530回蚀刻到波导层220的高度而形成的结构。蚀刻可以是湿蚀刻或干蚀刻，所述蚀刻在实施方案中是选择性的，其比蚀刻周围的氧化物更快地有利地蚀刻折射率匹配材料530。然后，在实施方案中，对折射率匹配材料530进行侧向图案化以在折射率匹配材料530中限定脊波导，其用作波导桥540(或540’，参见图13)。在一些实施方案中，当折射率匹配材料530是a-Si时，对该结构进行温度处理(例如退火)，使得a-Si部分地或完全地转化成多晶硅。将a-Si转化成多晶硅可有助于确保波导层220与波导桥540之间的精确折射率匹配，以使因此形成的结构内的反射最小化。在其他实施方案中，由于多晶硅中的传播损耗高于a-Si中的传播损耗，因此不对a-Si进行温度处理，因此避免了转化成多晶硅。
图12是示出了图11的未示出上覆层230的一部分的一个实施方案的简化顶视图。通过波导桥540的光刻和蚀刻限定的波导桥540包括与限定在波导层220中的脊224相匹配并相邻接的肩部542和脊部544。因此，在使用时，在波导层220中传播的光通过脊224引导并且过渡到通过脊部544引导的波导桥540。波导桥540将来自波导桥540的光限制到金属470(镜)。在某些实施方案中，波导桥540还通过匹配其形状和/或折射率来减少到波导层220的反向反射。脊部544在图12中进一步向右延伸，因为金属470和脊部544两者都与倾斜平面320成角度斜率相关。
图13是再次示出了图11的未示出上覆层230的一部分的另一个实施方案的简化顶视图。在图13中，通过波导桥540的光刻和蚀刻限定的波导桥540’包括与限定在波导层220中的脊224相匹配的肩部542和脊部544’，其中波导桥540’和波导层220相交，但是脊部544’向外渐变以与金属470形成较宽的界面。这使得当光朝向由金属470形成的镜传播时，通过波导传播的光的光束尺寸扩展。脊部544’可以线性地渐变，如图所示，或者可以以曲线形渐变(即，脊部544’的最接近金属470的端部可以朝向凹部510的侧面向外张开)。
基于上述关于正向传播方向上的耦合效率的讨论，本领域技术人员将理解，可以任选地考虑脊部544、544’的限定。也就是说，特别是在其中形成的垂直耦合器用于测试节点的实施方案中，将波导脊224与没有形成相应脊的波导桥接合可能是可以接受的。在这样的实施方案中，在波导层220内引导的光传播模式可能在波导桥内以相同的方式产生反射或停止引导，但是后果可以忽略不计。
图14示出了涂覆有任选的减反射(AR)涂层550以改善来自波导层220的光在从金属470反射后的向外耦合的图11所示的结构的顶面。在向外耦合效率并不关键的实施方案中可以省略AR涂层550，如以上所讨论的。在一些实施方案中，AR涂层550在与波导桥540或540’相邻处具有约2.0的高折射率，而在其上表面具有约1.45的低折射率。用于AR涂层550的电介质的一些实例包括在CMOS代工厂中相对容易获得的SiO2和SiyNx(例如Si3N4)。例如，图23A示出了SiO2折射率与波长的关系的图表，表明对于波长为2μm的光，SiO2的折射率为1.4381。图23B示出了Si3N4折射率与波长的关系的图表，表明对于波长为1.24μm的光，Si3N4的折射率为1.9827。
在一些实施方案中，使用附加的半导体芯片来创建用于波导的输出耦合镜。例如，如在2014年10月8日提交的美国专利申请第14/509914号中描述的可以将半导体芯片放置在坑中，该美国专利申请通过引用并入本文。坑可以至少部分地由坑壁限定。波导延伸至坑壁中的第一坑壁。通过蚀刻第二芯片(例如沿着晶面)在第二芯片上形成成角度的小面。将金属材料施加至成角度的小面。在一些实施方案中，使用桥(例如，类似于上述波导桥540、540’)将光从波导导向到成角度的小面。
图15示出了具有安装在坑615中的芯片610的SOI基底，坑615形成在沉积层中和基底本身中。图15中示出了基底200、BOX层210、波导层220和上覆层230。坑615和次级坑625通过蚀刻形成在沉积层和基底内；也可以蚀刻基底200，如图15所示，或者可以在基底200的顶表面处停止蚀刻。芯片610被放置成使得与次级坑625的至少一些边缘交叠，使得芯片610相对于层210、220和230的高度由坑615的深度设定。在一些实施方案中，将芯片610按照‘914申请中所述的类似方法放置在坑615中。在其中的一些实施方案以及其他实施方案中，芯片610与波导对准，以便利用波导对芯片的晶面取向。本领域技术人员将容易地认识到许多变化方案、修改方案和等同方案。接合材料630(例如金属)将芯片610固定在坑615内。在下文中，尽管图15中所示的芯片610被描述为InP芯片，但也可以使用其他材料(例如，诸如IV族、III-V族、II-VI族等的半导体材料)。例如，在一些实施方案中，芯片610由结晶硅、锗或GaAs制成。在一些实施方案中，使用III-V族材料，因为其他III-V族材料用于向晶片(例如，增益介质)添加的其他功能、是可用的并且与本文的其他加工步骤兼容。一个重要的考虑是所选择的材料能够形成如下所述的倾斜平面635。
图16示出了沿着晶面选择性蚀刻成形成倾斜平面635之后的芯片610。因为芯片610独立于波导层220的结构放置，因此重要的是控制芯片610的放置角度，使得由此形成的垂直耦合器沿预期方向导向光。
可以想到，在实施方案中，图16所示的结构不仅可以通过上述工艺产生，而且可以通过首先产生具有成角度小面的芯片，然后将这种芯片接合到坑615中来形成。在这些实施方案中，类似于上述情况，需要注意的是使成角度小面正确地对准使得形成的垂直耦合器沿预期方向导向光。假设具有通过某种方法(例如，可能是机械地)由另一种材料制造倾斜平面635的能力，则通过允许用较低成本的材料替代上述半导体结晶材料来降低制造成本。
图17示出了将形成在波导层220中的波导与由粘合衬里660和金属670形成的镜进行光学耦合的波导桥640。图17还示出了用AR涂层680涂覆该结构。在一些实施方案中，使用如上所述的沉积、CMP和蚀刻步骤形成波导桥640。在波导桥640下方是通常由氧化物(例如SiO2)形成的桥支承件620。提供氧化物以形成桥支承件620的相同沉积物还提供了在芯片610与坑615的相邻边缘之间的填充氧化物620’(图15、图16)
图18示出了除了其初始波导脊642之外还包括多个级644、646的波导桥640’。当来自波导层220的束朝向金属670穿过波导桥640’时，使用级644、646和/或其他级来扩展来自波导层220的束。在一些实施方案中，波导桥640’通过使用在以下美国专利申请中的一个或更多个美国专利申请中描述的技术来对折射率匹配材料进行图案化而形成，其全部内容通过引用并入本文用于所有目的：于2014年5月27日提交的第62/003404号；于2015年5月27日提交的第14/722970号；于2014年9月2日提交的第62/044867号；于2015年5月27日提交的第14/722983号；于2015年2月23日提交的第62/119750号；于2016年2月23日提交的第15/051348号。在一些实施方案中，级642、644和/或其他级各自形成沿着光传播的方向(即，从波导层220朝向金属670)的宽度增加的锥形。因此，在一些实施方案中，相对于通过单独使用波导层220的材料以形成倾斜的晶面320而可获得的镜的尺寸(图3至图14)，芯片610的使用有助于增加在垂直输出耦合器中由金属670形成的镜的尺寸。在一些实施方案中，芯片610和波导桥640’用于增加光束的束尺寸(例如，基础模式)以改善耦合(例如，对于光纤或诸如光电二极管或雪崩光电二极管的检测器)。也就是说，当如图3至图14所示制造耦合器时，镜在垂直方向上被限制到波导层220的高度，但是芯片610的使用允许形成垂直高度大于波导层220的高度的镜，因此对于更大的束形成更大的表面积。
图18中的所示的两个级仅用于示例性目的；实施方案可以具有比所示的那些级更少或更多的级。在实施方案中，可以根据上面结合图3至图14所讨论的原理来调整桥支承件620、波导桥640(图17)和640’以及AR层680的许多其他方面。本领域技术人员将容易地认识到许多变化方案、修改方案和等同方案。
图19是用于形成用于波导的垂直耦合器的方法700的流程图。虽然方法700的步骤将关于单个垂直耦合器讨论；但是应当理解，这些步骤通常在具有并行制造的垂直耦合器的多个情形(instances)的SOI基底上执行。对于本领域技术人员显见的是，方法700的许多步骤是任选的，也就是说，通过省略这样的步骤，仍然可以构建完整的垂直耦合器，但是可能不具有与所有步骤构建的垂直耦合器相同的完整配置。此外，方法700的某些步骤可以以不同的顺序执行和/或重复。当方法700的步骤中的任何步骤指示将对材料进行图案化或蚀刻时，应当理解，可以对光致抗蚀剂层进行图案化以保护不应受蚀刻影响的结构。
步骤702是任选的或准备步骤，在步骤702中蚀刻SOI基底上的波导材料层以形成一个或更多个波导。在步骤702中蚀刻的区域通常将通过光刻法限定，并且可包括以下中的一者和/或两者：蚀刻穿过波导材料层以限定波导材料的各个(individual)部分，和蚀刻波导的边缘以留下用于引导光学模式的脊。在限定了波导和/或脊之后，可以沉积覆层材料。
步骤702的实例是蚀刻如图2至图14中任一者所示的波导层220以限定各个波导，和/或蚀刻单个波导以留下脊224(图12和图13)，以及沉积覆层230(图2至图14)。
步骤703蚀刻覆层材料以限定其中待形成垂直耦合器的凹部。步骤703的实例是蚀刻覆层230以形成凹部310(图3)。步骤704蚀刻波导的波导材料以去除波导的第一部分，在波导材料中形成至少第一倾斜平面以及形成未蚀刻波导部分与第一倾斜平面之间的空间。步骤704的实例是如图3所示蚀刻波导层220，从而形成倾斜平面320。
任选的步骤706蚀刻与波导的未蚀刻部分相接的第二倾斜平面以形成垂直端面，并进一步蚀刻在经蚀刻的部分和凹部下方的埋置氧化物，以加深所形成的凹部，使得稍后形成的镜的金属偏离波导内的光束的光路。步骤706的实例是蚀刻没有被光致抗蚀剂410保护的倾斜平面320(图4)以形成图5所示的结构，并且蚀刻埋置氧化物210(图6)。
步骤708用反射性金属涂覆第一倾斜平面以形成倾斜的镜。步骤708的实例是用粘合衬里460和金属470涂覆倾斜平面320，如图7所示。如上所述，反射性金属和/或粘合衬里可以被毯式沉积并选择性地蚀刻，或者通过用光致抗蚀剂掩模限定空间并且使用剥离工艺来形成。
任选的一组步骤710至步骤714形成桥支承件，例如桥支承件520(图9)，步骤710将支承材料沉积到未蚀刻波导部分和在步骤708中形成的倾斜的镜之间的空间中。步骤710的实例是将支承材料480沉积到凹部310中，如图8所示。步骤712使支承材料平坦化。步骤712的实例是使支承材料480平坦化以形成平坦的顶表面485，如图8所示。步骤714将支承材料回蚀刻到接近SOI基底的埋氧层的高度。步骤714的实例是将支承材料480回蚀刻到接近BOX层210的高度，如图9所示。
任选的一组步骤716至步骤720形成波导桥，例如波导桥540或540’(图11至图13)。步骤716将折射率匹配材料沉积到未蚀刻波导部分与在步骤708中形成的倾斜的镜之间的空间中。步骤716的实例是将折射率匹配材料530沉积到凹部310中，如图10所示。步骤718使折射率匹配材料平坦化。步骤718的实例是使折射率匹配材料530平坦化以与顶表面485共面，如图10所示。步骤720将支承材料回蚀刻到接近波导的未蚀刻部分的高度。步骤720的实例是将折射率匹配材料530回蚀刻到接近波导层220的高度，如图11所示。
另外的任选步骤722至步骤726形成垂直耦合器的附加特征或修改特征。步骤722对在步骤716中沉积的折射率匹配材料进行侧向图案化，以在其中形成波导桥和/或波导脊。步骤722的实例是对折射率匹配材料530进行侧向图案化以形成肩部542和/或脊部544或544’，如图12和图13所示。步骤724沉积减反射涂层。步骤724的实例是沉积减反射涂层550(图14)。在沉积非晶硅作为折射率匹配材料的实施方案中，步骤726对折射率匹配材料进行退火以将其转化成多晶硅以与邻接波导进行最佳折射率匹配，以通过减少波导与折射率匹配材料的界面处的反射来减少损耗。步骤726的实例是对折射率匹配材料530进行退火以形成多晶硅。
图20是基于将芯片接合在凹部内并利用芯片形成倾斜的镜的形成用于波导的垂直耦合器的方法800的流程图。与方法700类似，方法800的步骤将关于单个垂直耦合器进行讨论，但是应当理解，这些步骤在并行制造的垂直耦合器的多个实例的背景下执行；方法800的许多步骤是任选的；方法800的步骤中的某些步骤可以以不同的顺序执行和/或重复；并且应当理解，可以对光致抗蚀剂层进行图案化以保护不应受蚀刻影响的结构。此外，方法800的步骤中的许多步骤的细节将被理解为类似于方法700的步骤。
步骤802是任选的或准备步骤，其中对SOI基底上的波导材料层进行蚀刻以形成一个或更多个波导，并且任选地在其上沉积覆层材料。步骤802与方法700的步骤702相同。
步骤803对覆层材料进行蚀刻以限定一个或更多个坑，芯片将被接合在所述坑中并用于形成垂直耦合器。步骤803的实例是蚀刻覆层230、波导层220、BOX层210和任选的基底200以形成坑615(图15)，然后进一步蚀刻基底200以形成坑625。步骤804将芯片接合在一个坑内。步骤804的实例是在坑625的底部处利用接合至基底200的接合材料接合芯片610。
步骤806在于步骤804中接合至坑内的芯片的一侧上蚀刻倾斜平面。步骤806的实例是在芯片610上蚀刻倾斜平面635(图16)，步骤808用反射性金属涂覆倾斜平面以形成倾斜的镜。步骤808的实例是用粘合衬里660和金属670涂覆倾斜平面635，如图17所示。如上所述，反射性金属和/或粘合衬里可以被毯式沉积并选择性蚀刻，或者通过用光致抗蚀剂掩模限定空间并且使用剥离工艺来形成。
任选的一组步骤810至步骤814形成桥支承件，例如桥支承件620(图17)，步骤810将支承材料沉积在未蚀刻波导部分与在步骤808中形成的倾斜的镜之间的空间中。步骤810的实例是将支承材料沉积到坑615中，如图17所示。步骤812使支承材料平坦化。步骤814将支承材料回蚀刻到接近SOI基底的埋氧层的高度。步骤814的实例是将支承材料回蚀刻到接近BOX层210的高度，如图17所示。
任选的一组步骤816至步骤820或步骤821形成波导桥，例如波导桥640(图17)或波导桥640’(图18)，步骤816将折射率匹配材料沉积到未蚀刻波导部分与在步骤808中形成的倾斜的镜之间的空间中。步骤816的实例是将折射率匹配材料沉积到坑615中。步骤818使折射率匹配材料平坦化。
在方法800中的这一点，根据所形成的波导桥是否是如下情况来执行不同的步骤：(a)与波导层220具有相同的高度，或(b)随着其朝向倾斜的镜行进时高度增加。在情况(a)中，步骤820将支承材料回蚀刻到接近波导的未蚀刻部分的高度。步骤820的实例是将折射率匹配材料回蚀刻到接近波导层220的高度，如图17所示。然后，任选地，步骤821对在步骤816中沉积的折射率匹配材料进行侧向图案化，以在其中形成波导桥和/或波导脊。步骤821的实例是对折射率匹配材料进行侧向图案化，以形成类似于图12和图13的肩部542和/或脊部544或544’的肩部和/或脊部。在情况(b)中，步骤822对折射率匹配材料进行图案化以形成在未蚀刻波导的初始高度上依次增加高度的级。步骤822的实例是对折射率匹配材料进行图案化以形成级644和646(图18)(尽管在不同的实施方案中，通过步骤822可以在波导层220的高度上仅形成一个级，或者形成多于两个级)。
另外的任选步骤824和826形成垂直耦合器的附加特征或修改特征。步骤824沉积减反射涂层。步骤824的实例是沉积减反射涂层680(图17和图18)。在沉积非晶硅作为折射率匹配材料的实施方案中，步骤826对折射率匹配材料进行退火以将其转化成多晶硅以与邻接波导进行最佳折射率匹配，以通过减少波导与折射率匹配材料的界面处的反射来减少损耗。步骤826的实例是对折射率匹配530进行退火以形成多晶硅。
在其他实施方案中，通过如下步骤形成镜：蚀刻硅通孔(TSV)穿过SOI基底的背面，形成由TSV露出的倾斜晶面，并在倾斜晶面上形成镜。如上所述，提及在“晶片”上或对“晶片”执行的加工步骤表示在同一时间处理的附图中单独示出的结构的多个实例。此外，提及加工晶片的“前”侧或“顶”侧将理解为对如附图标记的取向所示的结构的上表面进行修改，而提及加工晶片的“背”侧将理解为对如附图标记的取向所示的结构的下表面进行修改。
图21示出了由图2所示的层形成的结构，其中具有通过用对Si有选择性的蚀刻(即，以比去除波导层220更高的速率蚀刻去除覆层230)而在覆层230中开口的凹部1010。在一些实施方案中，凹部1010沿水平轴202在5μm至15μm之间，沿横向轴203在5μm至15μm之间。Z轴201是与基底200和层210、220、230的表面垂直的垂直轴。
图22示出了施加至图21所示结构的前表面包括凹部1010的减反射(AR)涂层1050。在一些实施方案中，AR涂层1050是直接设置在波导层220上的单电介质层或双电介质层。在一些实施方案中，在优化的情况下，AR涂层1050的高密度等离子体化学气相沉积(HDP/CVD)厚度控制为+/-5％。在一些实施方案中，AR涂层1050与波导层220相邻处具有约2.0的高折射率，在其上表面具有约1.45的低折射率。如上文结合图14所讨论的，用于AR涂层的电介质的实例包括在CMOS代工厂中相对容易获得的SiO2和SiyNx(例如，Si3N4)。
图24示出了沉积在AR涂层1050上、填充第一窗并覆盖AR涂层1050的顶侧保护层1080(例如SiO2)。顶侧保护层1080被抛光以形成平坦的上表面(例如，使用CMP)。在一些实施方案中，顶侧保护层在附加加工期间(例如，如下文所述，在加工晶片的背侧的TSV加工期间，其使得包括AR涂层1050的前侧经受机械操作)提供对AR涂层的稳定性。
图25示出了沉积在晶片背侧的背侧保护层1090。在一些实施方案中，背侧保护层1090被添加到晶片的背侧以在稍后的蚀刻或其他处理期间保护晶片的背侧(例如，操作部)。背侧保护层1090可以由与本文的加工兼容的任何方便的材料形成；SiO2和Si3N4是背侧保护层1090的材料的典型选择。
图26示出了光致抗蚀剂掩模1095的背侧-前侧光刻对准、限定以及背侧保护层1090和基底200的蚀刻以形成TSV 1100。限定TSV 1100的光致抗蚀剂掩模1095位于晶片的背侧，并且对准以位于晶片前侧的凹部1010的水平和侧向边界内。例如，在一些实施方案中，凹部1010可以在X(水平)和Y(侧向)方向上近似为正方形，其中X和Y中的每一个的尺寸分别为约15μm，生成掩模1095的光刻步骤的背侧-前侧X和Y对齐可以为+/-5μm，使得TSV1100总是在凹部1010的X和Y边界内的某处对齐。尽管当从晶片前侧到后侧对准时，由于光刻标准X与Y的对齐通常宽松(loose)，然而旋转通常可以相对较好地得到控制，因为基本上整个晶片上彼此的前侧特征可以用于旋转对准校正。因此，在一些实施方案中，保持了对波导的正交性(例如，前侧与后侧旋转匹配<0.5度或0.2度)。在局部地去除背侧保护层1090之后，TSV蚀刻(例如，对氧化物上的Si有高度选择性的干蚀刻)蚀刻穿过基底200并在BOX层210处停止。光致抗蚀剂掩模1095保护晶片的背表面上的除了TSV 1100被蚀刻的部分之外其他表面晶片。
图27示出了从晶片背侧蚀刻掉的BOX层210，即，在TSV 1100的区域中，使用对BOX层210的材料有选择性的蚀刻，例如在SiO2上对Si有选择性的蚀刻。蚀刻可以是干蚀刻或湿蚀刻。
图28和图29是示出了与由波导层220形成的波导222相关的TSV1100、1100’的实例的示意性平面图。图28和图29是相对于晶片的底平面图，但是仅示出了波导222的相对位置，为了清楚起见省略了其他层。在图28中，TSV 1100的形状为矩形。TSV 1100具有沿x轴的宽度和沿y轴的长度。在一些实施方案中，如果沿x轴和y轴的每一个的背侧与前侧对齐是+/-5μm，则TSV 1100的宽度可以是约5μm至7μm，并且TSV 1100的长度可以是约16μm。在一些实施方案中，TSV 1100可以具有足够大的尺寸以与波导和第一窗交叠。在其他实施方案中，可以将TSV 1100保持较小(但在对齐公差内)，以使填充TSV开口所需的材料最少化(参见例如图36)。
在实施方案中，有利的是形成具有与交叉波导的方向正交并且与波导的晶面正交的直边的TSV。这确保了通过波导的蚀刻材料产生的镜的倾斜晶面不会在反射光中引入横向角度。
例如，图29示出了具有矩形形状并且具有与TSV 1100类似的X和Y中的最大化尺寸但具有圆角的TSV开口1100’。由于光刻聚焦效应、湿蚀刻和/或蚀刻大的几何形状，有时在微细加工中可能产生圆角。在一些实施方案中，TSV开口的侧面相对于波导222是直的和/或正交的。如图29所示，TSV 1100’开口的一侧在其跨波导222时至少是直的和/或正交的，使得在蚀刻波导的同时蚀刻单个平面。例如，如果TSV开口跨波导是圆的或弯曲的，则难以产生直的倾斜晶面。
图30示出了在蚀刻波导层220(例如，使用诸如KOH或其他碱性溶液的湿蚀刻)以形成相对于水平轴202成角度α的一个或更多个平面之后的图27所示的结构。例如，KOH沿{111}晶面各向异性蚀刻硅，并且相对于{100}平面形成54.74度的角度。因此α＝54.74度。本领域普通技术人员会认识到使用不同材料和/或不同硅晶体切割和/或沿着不同平面蚀刻的变化方案。
图31示出了衬里1060在晶片背面上的沉积，包括在TSV 1100内的沉积。衬里1060是施加至图30所示的倾斜晶面以形成倾斜的镜的一个或更多个反射层的实例。在实施方案中，使用化学气相沉积(CVD)来施加衬里1060。在一些实施方案中，衬里1060是金属(例如，钽(Ta)或氮化钽(TaN))。在一些实施方案中，衬里具有5nm至500nm之间的厚度。衬里1060用作TSV填塞(例如铜(Cu)，参见图36至图37)的抗扩散阻挡层。在其他实施方案中，使用Ta代替TaN，因为Ta具有较大的吸收系数(消光系数)。图32至图35示出了Ta、TaN和TaxN的光学常数，包括折射率(n)和消光系数(k)，其中x＝2或4。值和曲线形状接近于文献数据。参见S.M.Aouadi,M.Debessai,J.Vac.Sci.Technol.A22(5),2004。
在一些实施方案中，使用厚衬里1060，并且利用非金属材料(例如，电介质，诸如SiO2或SiN)填充TSV。在其他实施方案中，TSV除了衬里1060之外完全没有被填充。然而，CVD衬里沉积可能是耗时的、昂贵的，并且当太薄时，可能不反射由此形成的镜的所有入射光。因此，在其他实施方案中，没有使用衬里以节省成本，代价是较少的光从蚀刻表面反射。在其他实施方案中，使用诸如Cu的金属填充物基本上填充TSV 1100(在这种情况下，“基本上填充”是指由TSV 1100限定的体积的至少三分之一填充有填充物)。图36示出了其中金属1070填充TSV 1100的图31的结构。在一些实施方案中，金属1070是电镀铜，而在其他实施方案中，使用其他填塞材料，例如TiN衬里的Al填充物。在一些实施方案中，填充TSV孔(例如，如图36所示，其中金属1070完全填充TSV 1100至晶片的后表面)以提供机械强度，而在其他实施方案中，仅部分填充TSV孔(例如，以节省材料和/或时间)。图37和图38示出了铜的折射率和消光系数。
图39示出了在从晶片背面(例如，使用CMP)去除多余金属1070、衬里1060和背侧保护层1090的任选步骤之后的图36所示的结构。从晶片背侧去除金属1070、衬里1060和背侧保护层1090可以通过减少阻碍热传递的层来有利地改善热性能。在使用中，穿过波导层220行进的光114、114’在由TSV处理形成的镜上反射，并以光111、111’从晶片的前方离开。如图39所示，光114可以从一侧靠近TSV 1100，而光114’从另一侧靠近TSV 1100，使得单个TSV1100可以形成两个输出耦合器(或多达四个输出耦合器，如下面结合图41所讨论的)。
产生图39所示结构的步骤以如下顺序呈现：蚀刻前侧凹部1010，在图案化和形成TSV 1100与TSV 1100内的镜和填塞之前沉积AR涂层1050并沉积顶侧保护层1080。然而，预期这样的处理可以以相反的顺序进行，即首先形成TSV 1100，并且稍后形成前侧凹部1010和AR涂层1050。此外，通过波导层220蚀刻以形成倾斜平面的步骤可以在形成前侧凹部1010之前或之后进行，但是应当注意，未覆盖的凹部1010和TSV 1100在任何时间都不形成连续的孔，使得不能形成衬里1060和/或AR涂层1050。
图40示出了在顶侧保护层1080中形成窗的任选步骤之后在晶片的前面的凹部1010中的图39所示的结构。可以使用相对于AR涂层1050的材料上的顶侧保护层1080的材料有高度选择性的蚀刻来蚀刻顶侧保护层1080。去除顶侧保护层1080可以通过允许AR涂层1050使得菲尼尔反射最小化和/或减少光111的衰减有利地改进来自波导层220的光的向上透射。在一些实施方案中，在顶侧保护层1080中形成窗之后添加附加的AR涂层。在其他实施方案中，为了简单和/或成本节省，未形成顶侧保护层1080中的窗。
在阅读和理解本公开内容时，本领域技术人员将容易地认识到本文所述的装置和方法的许多变化方案、修改方案和等同方案。例如，在一些实施方案中，蚀刻平面以形成用于输出耦合的镜，在此只有一个波导将与其相交。在其他实施方案中，两个波导与单个TSV开口的边相交以形成两个输出耦合器。类似地，如果多达四个波导与单个TSV正交成与TSV的侧面相交，则可以在一个相对紧凑的TSV开口中形成多达四个输出耦合器。图41以平面图示意性地示出了具有相应脊1224的四个波导1222与单个TSV 1100”相交的情况，从而形成四个输出耦合器(为了清楚起见仅示出了TSV 1100”的反射小面，其他层和结构未示出)。类似地，多个波导可以与单个细长TSV的同一侧面相交；这种布置对于形成阵列波导的输出耦合器可能是特别有利的。因此，预期当多个波导与公共TSV相交形成输出耦合器时，波导既不需要彼此面对，也不需要在公共TSV的不同侧。
在一些实施方案中，在形成基于TSV的输出耦合器之前处理波导层220，或者提供额外的蚀刻停止层，以便于将TSV蚀刻成适当的深度而不向上过渡到SOI晶片的其他层。这样的实施方案认识到，当在波导附近蚀刻下面的氧化物层时，氧化物蚀刻将继续蚀刻波导“周围”，除非在到达波导的下侧的精确时刻停止蚀刻。例如，参照图27，当对BOX层210进行蚀刻时，图27所示的截面表明当其到达波导层220时，选择性蚀刻可能停止，但是如果考虑到图28，显而易见的是，蚀刻将仅在图27的截面中停止，并且可能在TSV 1100的延伸超过波导222的区域中不停止。这种连续蚀刻可能是有害的，因为波导222内的光传播可以部分地根据波导与周围覆层之间的光学相互作用，也就是说，如果这样的覆层是由空隙或不同物质代替，那么光的传播和/或模式限制可能受到影响。
图42示意性地示出了部分形成的包括具有用于阻挡背侧TSV蚀刻的肩部1320的波导1305的实施方案。如上所述，波导通常通过波导层220的光刻和蚀刻来形成。在图42所示的实施方案中，波导1305被部分地形成，并且包括波导主体部分1310和肩部1320、主体部分1310的宽度通常小于12μm、10μm、8μm、5μm、4μm、3μm、2μm、1.7μm、1.6μm、或1.5μm。在实施方案中，主体部分1310的宽度小于从背面蚀刻的TSV的宽度。在这些情况下，TSV蚀刻将在某些位置与主体部分1310相交，而其他位置将不希望地继续蚀刻穿过主体部分1310的侧面周围的位于上方的覆层。
用于形成部分形成的波导1305的典型工艺顺序可以包括：波导层220的毯式沉积、波导主体部分1310的光刻和蚀刻到中间深度以在任意地方留下波导层220的未蚀刻部分，以及保护主体部分1310和肩部1320的光刻和蚀刻，从不需要的区域清除未蚀刻部分(例如，如下所述的TSV的可能交叉点之外)。另选地，可以颠倒光刻和蚀刻步骤成首先将波导层220的任意地方的全部厚度部分限定在主体部分1310和肩部1320的横向和水平范围，然后使用光刻法来保护波导主体部分1310任意地方，并且仅蚀刻肩部1320到中间深度。本领域技术人员将容易地认识到许多变化方案、修改方案和等同方案。肩部1320有利地是薄的(例如，对于要用于1.3μm至1.55μm波长的光的波导为
Figure BDA0001488993490000251
或
Figure BDA0001488993490000252
对于较短波长或较长波长适当缩放)使得由完整的波导引导的光不会受到它们的存在的明显影响。也就是说，光学模式(例如，在波导1305内传播的基础模式)不会“看到”肩部1320(即，如果肩部1320不存在，光学模式将改变很少，或者根本不改变)。图43示意性地示出了如下之后的图42的结构：在进一步的光刻和蚀刻步骤修改波导主体部分1310以形成波导1322以包括波导脊1324之后，并且在沉积覆层230之后，进行平坦化并且淀积AR涂层1050和顶侧保护层1080(例如，如图22、图24和其他附图所示)。
图44示意性地示出了相对于图42和图43所示的结构的底侧的TSV1100’的轮廓(例如，与图28所示的TSV轮廓相同)，其中为了清楚起见，省略了覆层和操作层。肩部1320紧接波导主体部分1320。由于肩部1320由与波导1310相同的材料(例如，结晶硅)制成，因此例如在TSV 1100’的氧化物蚀刻期间，它们可以用作蚀刻停止部。通过防止紧接波导的这种氧化物蚀刻的不利影响，因此如果不存在肩部1320，则肩部1320允许更大的对齐公差和/或较大的TSV开口。在一些实施方案中，肩部是薄的(例如，小于300nm、200nm或100nm)。
图45示意性地示出了相对于水平轴202成角度α的镜1370将根据下式如何将沿水平轴202行进的入射光114相对于垂直轴201反射成角度β：
β＝90度-2α式(1)
因此，在一个实施方案中，如果α＝54.74度，则β＝-19.48度。负号表示反射光沿着水平轴202具有负分量。在实施方案中，β有利地在|β|<50度使得光检测硬件可以相对于被测波导或多或少垂直地定位，以便于光检测硬件具有小物理尺寸、最佳对齐公差和良好机械稳定性。因此，在这些实施方案中，从式(1)可以示出20度<α<70度。在这些实施方案的一些实施方案中，β最有利地在|β|<25度的范围内，如式(1)，32.5度<α<57.5度。
图48是用于形成用于波导的垂直耦合器的方法1400的流程图。当波导由设置在晶片顶表面上的层堆叠体中的波导材料形成时，可应用方法1400。虽然方法1400的步骤将被讨论为与单个垂直耦合器相关；但是应当理解，这些步骤通常在具有并行制造的垂直耦合器的多个实例的SOI基底上执行。对于本领域技术人员显而易见的是，方法1400的许多步骤是任选的，即通过省略这样的步骤，仍然可以构建完整的垂直耦合器，但是可能不具有与利用所有步骤构建的相同的完整配置。此外，方法1400的某些步骤可以以不同的顺序执行和/或重复。当方法1400的任何步骤指示将对材料进行图案化或蚀刻时，应当理解，可以对光致抗蚀剂层进行图案化以保护结构不受蚀刻影响。
步骤1402是任选的或准备步骤，在步骤1402中蚀刻SOI基底上的波导材料层以形成一个或更多个波导。在步骤702中蚀刻的区域通常将通过光刻法限定，并且将包括通过波导材料层的蚀刻来限定波导材料的各个部分和蚀刻波导的边缘以留下用于引导光学模式的脊中一者和/或两者。在限定了波导和/或脊之后，可以沉积覆层材料。步骤1402的实例是如图2、图21、图22、图24至图27、图30、图31、图36、图39和图40中任一个所示的蚀刻波导层220以限定各个波导，例如图28和图29所示的波导222和/或图41的波导1222，并且如图2、图21、图22、图24至图27、图30、图31、图36、图39和图40中任一个所示的沉积覆层230。波导层、覆层和其他层(例如但不限于埋氧层)被认为是在晶片的前表面上的层堆叠体的一部分。
步骤1404、1406、1408和1410是方法1400的另外的任选步骤。步骤1404在晶片正面上的覆层中限定凹部。步骤1404的实例是在覆层230中形成凹部1010。在实施方案中，在任选步骤1404中形成的凹部减小了在进入自由空间之前反射光在完整的垂直耦合器中行进的距离，这可有助于光束控制和/或减少光的衰减。步骤1406沉积减反射涂层，例如如图21、图22、图24至图27、图30、图31、图36、图39和图40中任一个所示的减反射涂层1050。减反射涂层1050有利地减少反射并增加光从垂直耦合器的正向耦合。步骤1408和1410分别在晶片的前表面和背表面上沉积保护层。步骤1408和1410的实例分别为沉积前侧保护层1080和背侧保护层1090，如图24、图39和图40所示(仅1080层)和图27、图30、图31、图36所示(层1080和1090)。保护层1080和/或1090通过机械和/或化学处理步骤有利地保护沉积在其上的底层特征。在步骤1408中，对保护层1080任选地进行平坦化。
在步骤1412中，通孔掩模特征通过背侧与前侧对准与晶片前侧特征对准，并且在步骤1414中，将通孔光致抗蚀剂掩模限定在晶片的背表面上。步骤1412和1414的实例首先将晶片背侧上的掩模与晶片前侧特征对准，然后使用掩模曝光和显影光致抗蚀剂以形成光致抗蚀剂掩模1095(图26)。步骤1416蚀刻穿过晶片背侧至在晶片前表面上的层堆叠体中的波导层。步骤1416的实例是蚀刻穿过基底200(图26)。步骤1418去除光致抗蚀剂掩模，并任选地蚀刻埋氧层。步骤1418的实例是去除光致抗蚀剂掩模1095并蚀刻埋氧层210，如图27所示。应当理解，蚀刻埋氧层仅在埋氧层是前侧层堆叠体的一部分时进行，并且去除通孔光致抗蚀剂掩模并蚀刻埋氧层可以按照所列的顺序进行，或以相反的顺序。本领域技术人员将容易地认识到许多变化方案、修改方案和等同方案。
步骤1420蚀刻波导材料以形成至少一个倾斜平面。步骤1420的实例是蚀刻波导层220以形成图30所示的倾斜平面。步骤1422利用一个或更多个反射层涂覆至少一个倾斜平面以形成与至少一个倾斜平面接触的倾斜的镜。步骤1422的实例是沉积衬里1060(图31、图36、图39、图40)。
任选的步骤1424用填充材料至少部分地填充通孔；一些实施方案仅部分填充通孔，而其他实施方案完全填充。步骤1424的实例是利用填充材料1070填充通孔1100，如图36、图39、图40所示。另一任选步骤1426从在凹部的区域(步骤1404中形成)中的晶片的前表面去除保护层。步骤1426的实例是从凹部1010去除前侧保护层1080，如图40所示。
特定实施方案的具体细节可以在没有脱离本发明的实施方案的精神和范围的情况下以任意合适的方式组合。例如，尽管在本文的某些实施方案中描述了a-Si，但是可以对a-Si进行退火以将a-Si转化成多晶硅。在另一个实例中，波导桥(例如，波导桥540、540’、640、640’和/或其他波导桥中的任意一个)可以由具有比紧接桥的材料的折射率大的折射率(例如，大于1(空气)和/或相邻覆层(例如，BOX层210和/或上覆层230)的折射率)的材料(例如，电介质)制成。使用波导桥可以比没有波导桥更好地限制光，通过减少散射到非有用的方向的光来改善输出耦合器的性能。然而，本发明的其他实施方案可以涉及与每个单独方面或者这些单独方面的特定组合有关的具体实施方案。
为了说明和描述的目的，已经呈现了本发明的示例性实施方案的以上描述。本发明不旨在是穷尽的或将本发明限于所描述的明确形式，并且根据上述教导，许多修改方案和变化方案是可能的。选择并且描述了实施方案以便说明本发明的原理和实践应用，从而使得本领域其他技术人员能够将本发明用在各个实施方案中以及用于适于所想到的特定用途的各种修改方案。

Claims (11)

1.一种形成用于波导的垂直输出耦合器的方法，所述波导通过覆于埋氧层上的波导材料沿水平传播方向传播光，所述方法包括：
蚀刻所述波导材料以形成所述波导；
在所述波导材料之上沉积覆层；
蚀刻所述覆层、所述波导材料和所述埋氧层，其中所述蚀刻所述覆层、所述波导材料和所述埋氧层去除所述波导材料的至少一部分并且形成：
凹部；
在所述波导材料中的至少第一倾斜平面，所述至少第一倾斜平面邻近于所述凹部的边缘；
在所述波导材料中的垂直边缘；以及
在所述第一倾斜平面和所述垂直边缘之间的空间；
用反射性金属涂覆所述第一倾斜平面以形成倾斜的镜；
在所述凹部中沉积支承材料；
蚀刻所述支承材料至与所述埋氧层和所述波导材料之间的界面基本齐平的高度，以形成桥支承件；以及
将折射率匹配材料沉积到所述桥支承件上并沉积到所述垂直边缘与所述倾斜的镜之间的所述空间中，使得通过所述波导传播到所述垂直边缘与所述倾斜的镜之间的所述空间中的光继续通过所述折射率匹配材料到达所述倾斜的镜，而所述倾斜的镜将所述光向上反射，其中将所述折射率匹配材料沉积到所述桥支承件上并沉积到所述垂直边缘与所述倾斜的镜之间的所述空间中包括沉积非晶硅。
2.根据权利要求1所述的方法，还包括对非晶硅进行退火以将非晶硅转化成多晶硅。
3.根据权利要求1所述的方法，其中将所述折射率匹配材料沉积到所述垂直边缘与所述倾斜的镜之间的所述空间中包括：
将所述折射率匹配材料沉积至基本上超过所述垂直边缘的高度的厚度；以及
蚀刻所述折射率匹配材料以在所述垂直边缘与所述倾斜的镜之间形成桥，所述桥具有与所述波导材料的高度大致相等的高度。
4.根据权利要求3所述的方法，还包括在蚀刻所述折射率匹配材料以在所述垂直边缘与所述倾斜的镜之间形成所述桥之前使所述折射率匹配材料平坦化。
5.根据权利要求3所述的方法，还包括对所述折射率匹配材料进行侧向图案化以形成在所述垂直边缘处与所述波导材料的波导脊邻接的波导脊。
6.根据权利要求5所述的方法，其中对所述折射率匹配材料进行侧向图案化以形成波导脊包括以如下轮廓对所述折射率匹配材料进行图案化，所述轮廓从与所述波导材料的所述波导脊的宽度相匹配的初始宽度渐变至大于所述初始宽度并接近所述倾斜的镜的最终宽度，使得通过所述折射率匹配材料传播的光束的光束尺寸随着所述光束朝向所述倾斜的镜传播而扩展。
7.根据权利要求1所述的方法，其中所述蚀刻所述覆层、所述波导材料和所述埋氧层还形成在所述凹部中与所述第一倾斜平面相对的第二倾斜平面，所述方法还包括：
在所述第一倾斜平面之上形成光致抗蚀剂掩模；和
在所述光致抗蚀剂掩模保护所述第一倾斜平面的同时，蚀刻掉所述第二倾斜平面以扩大所述凹部，形成所述垂直边缘；
其中形成所述光致抗蚀剂掩模和蚀刻掉所述第二倾斜平面的步骤在用所述反射性金属涂覆所述第一倾斜平面之前进行。
8.根据权利要求1所述的方法，还包括：
在使用干蚀刻去除倾斜的晶面，限定垂直边缘之后，蚀刻所述埋氧层。
9.根据权利要求1所述的方法，在用所述反射性金属涂覆所述第一倾斜平面以形成所述倾斜的镜之后，并且在沉积所述折射率匹配材料之前，还包括：
在所述垂直边缘和所述倾斜的镜之间的所述凹部中将所述支承材料沉积至大于所述波导材料的高度的层厚度。
10.根据权利要求9所述的方法，还包括在蚀刻所述支承材料之前，使沉积在凹部中的所述支承材料平坦化。
11.根据权利要求1所述的方法，还包括在所述倾斜的镜和所述折射率匹配材料之上沉积减反射涂层。
CN201680031753.6A 2015-04-20 2016-04-20 用于光子器件的垂直输出耦合器 Active CN107667306B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562150139P 2015-04-20 2015-04-20
US201562150144P 2015-04-20 2015-04-20
US62/150,144 2015-04-20
US62/150,139 2015-04-20
PCT/US2016/028431 WO2016172202A1 (en) 2015-04-20 2016-04-20 Vertical output couplers for photonic devices

Publications (2)

Publication Number Publication Date
CN107667306A CN107667306A (zh) 2018-02-06
CN107667306B true CN107667306B (zh) 2021-12-21

Family

ID=57129745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680031753.6A Active CN107667306B (zh) 2015-04-20 2016-04-20 用于光子器件的垂直输出耦合器

Country Status (4)

Country Link
US (2) US10132996B2 (zh)
EP (1) EP3286587A4 (zh)
CN (1) CN107667306B (zh)
WO (1) WO2016172202A1 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9977188B2 (en) 2011-08-30 2018-05-22 Skorpios Technologies, Inc. Integrated photonics mode expander
US10284300B2 (en) * 2013-06-06 2019-05-07 Acacia Communications, Inc. Monolithic silicon coherent transceiver with integrated laser and gain elements
US9664855B2 (en) 2014-03-07 2017-05-30 Skorpios Technologies, Inc. Wide shoulder, high order mode filter for thick-silicon waveguides
EP3149522A4 (en) 2014-05-27 2018-02-21 Skorpios Technologies, Inc. Waveguide mode expander using amorphous silicon
CN111929280A (zh) 2014-12-23 2020-11-13 苹果公司 包括考虑样本内光学路径长度变化的光学检查系统和方法
CN107667306B (zh) 2015-04-20 2021-12-21 斯考皮欧技术有限公司 用于光子器件的垂直输出耦合器
US10801950B2 (en) 2015-09-01 2020-10-13 Apple Inc. Reference switch architectures for noncontact sensing of substances
WO2017056890A1 (ja) * 2015-09-30 2017-04-06 ソニー株式会社 光通信コネクタ、光通信ケーブル及び電子機器
WO2017096183A1 (en) * 2015-12-02 2017-06-08 The Trustees Of The University Of Pennsylvania High refractive index waveguides and method of fabrication
US20170336565A1 (en) * 2016-05-20 2017-11-23 Judson D. Ryckman Single mode optical coupler
WO2018017962A1 (en) * 2016-07-22 2018-01-25 Skorpios Technologies, Inc. On-chip high capacitance termination for transmitters
US10782468B2 (en) * 2016-10-13 2020-09-22 Stmicroelectronics Sa Method for manufacturing an optical device
FR3066614B1 (fr) * 2017-05-16 2019-07-19 Stmicroelectronics Sa Procede de fabrication d'un dispositif optique
US10168494B2 (en) * 2016-11-30 2019-01-01 International Business Machines Corporation Off-axis micro-mirror arrays for optical coupling in polymer waveguides
DE102017111448B4 (de) * 2017-05-24 2022-02-10 RF360 Europe GmbH SAW-Vorrichtung mit unterdrückten Störmodensignalen
EP3688849A1 (en) 2017-09-28 2020-08-05 Apple Inc. Laser architectures using quantum well intermixing techniques
US11579080B2 (en) 2017-09-29 2023-02-14 Apple Inc. Resolve path optical sampling architectures
WO2019067450A1 (en) 2017-09-29 2019-04-04 Masseta Technologies Llc CONNECTED EPITAXIAL OPTICAL DETECTION SYSTEMS
US10649148B2 (en) 2017-10-25 2020-05-12 Skorpios Technologies, Inc. Multistage spot size converter in silicon photonics
EP3752873A1 (en) * 2018-02-13 2020-12-23 Apple Inc. Integrated photonics device having integrated edge outcouplers
GB2572426B (en) * 2018-03-29 2021-05-12 Rockley Photonics Ltd Waveguide mirror and method of fabricating a waveguide mirror
US10541214B2 (en) * 2018-04-27 2020-01-21 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material
WO2019246594A1 (en) * 2018-06-22 2019-12-26 Masseta Technologies Llc Discrete optical unit on a substrate of an integrated photonics chip
US11525967B1 (en) 2018-09-28 2022-12-13 Apple Inc. Photonics integrated circuit architecture
CN113039469A (zh) * 2018-10-30 2021-06-25 奇跃公司 用于增强和混合现实系统的聚合物目镜组件
US11171464B1 (en) 2018-12-14 2021-11-09 Apple Inc. Laser integration techniques
US11360263B2 (en) 2019-01-31 2022-06-14 Skorpios Technologies. Inc. Self-aligned spot size converter
CN109828439A (zh) * 2019-03-21 2019-05-31 河南理工大学 一种单向激发表面等离子体波的纳米共振干涉光刻结构
US10921518B2 (en) * 2019-05-23 2021-02-16 International Business Machines Corporation Skewed adiabatic transition
US11422322B2 (en) * 2019-07-12 2022-08-23 Ayar Labs, Inc. Hybrid multi-wavelength source and associated methods
US11835836B1 (en) 2019-09-09 2023-12-05 Apple Inc. Mach-Zehnder interferometer device for wavelength locking
US11525958B1 (en) 2019-09-09 2022-12-13 Apple Inc. Off-cut wafer with a supported outcoupler
US11231319B1 (en) 2019-09-09 2022-01-25 Apple Inc. Athermal wavelength stability monitor using a detraction grating
US11881678B1 (en) 2019-09-09 2024-01-23 Apple Inc. Photonics assembly with a photonics die stack
US11506535B1 (en) 2019-09-09 2022-11-22 Apple Inc. Diffraction grating design
US11320718B1 (en) 2019-09-26 2022-05-03 Apple Inc. Cantilever beam waveguide for silicon photonics device
US11500154B1 (en) 2019-10-18 2022-11-15 Apple Inc. Asymmetric optical power splitting system and method
EP4055425A1 (en) * 2019-11-08 2022-09-14 Rockley Photonics Limited Optoelectronic device and method of manufacture thereof
EP3842845A1 (en) * 2019-12-23 2021-06-30 Ams Ag Semiconductor device and method for manufacturing a semiconductor device
US20230026756A1 (en) * 2019-12-23 2023-01-26 Nippon Telegraph And Telephone Corporation Manufacturing Method of Monolithic Mirror
US11333827B2 (en) 2020-03-02 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Protective ring structure to increase waveguide performance
US11899242B2 (en) * 2020-03-27 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a packaged device with optical pathway
KR20230043191A (ko) 2020-09-09 2023-03-30 애플 인크. 노이즈 완화를 위한 광학 시스템
US11561346B2 (en) 2020-09-24 2023-01-24 Apple Inc. Tunable echelle grating
US11852865B2 (en) 2020-09-24 2023-12-26 Apple Inc. Optical system with phase shifting elements
US11906778B2 (en) 2020-09-25 2024-02-20 Apple Inc. Achromatic light splitting device with a high V number and a low V number waveguide
US11815719B2 (en) 2020-09-25 2023-11-14 Apple Inc. Wavelength agile multiplexing
KR20230070498A (ko) 2020-10-23 2023-05-23 애플 인크. 행잉 커넥터를 갖는 빠른-축 시준기
CN114660721B (zh) * 2020-12-23 2024-04-12 联合微电子中心有限责任公司 硅基光电子芯片端面耦合封装结构及其形成方法
US11567262B2 (en) * 2021-01-29 2023-01-31 Cisco Technology, Inc. End-face coupling structures underneath a photonic layer
US11675128B2 (en) 2021-02-18 2023-06-13 Cisco Technology, Inc. End-face coupling structures within electrical backend
US11693169B2 (en) * 2021-03-08 2023-07-04 Mellanox Technologies, Ltd. Silicon photonics collimator for wafer level assembly
WO2023119280A1 (en) * 2021-12-22 2023-06-29 Teramount Ltd. Backside optical connector for coupling single-mode fiber to a silicon photonics chip
CN114578487A (zh) * 2022-02-22 2022-06-03 上海交通大学 集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法
CN117348160A (zh) * 2023-10-08 2024-01-05 广州铌奥光电子有限公司 基于薄膜铌酸锂波导的垂直光学耦合器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003012512A1 (en) * 2001-07-30 2003-02-13 Nanyang Technological University High density fibre coupling
JP2009197179A (ja) * 2008-02-25 2009-09-03 Toray Ind Inc 接着剤組成物、それを用いたカバーレイフィルムおよび接着剤シート

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182545A (en) 1977-05-27 1980-01-08 Harris Corporation Optical coupler system
US4293826A (en) 1979-04-30 1981-10-06 Xerox Corporation Hybrid semiconductor laser/detectors
FR2662304B1 (fr) 1990-05-21 1992-07-24 France Telecom Procede de fabrication d'une structure integree guide-detecteur de lumiere en materiau semi-conducteur.
DE4212152A1 (de) 1992-04-10 1993-10-14 Sel Alcatel Ag Durchstimmbarer Halbleiterlaser
US5333219A (en) 1992-12-17 1994-07-26 At&T Bell Laboratories Asymmetric Y-branch optical device
EP0631159A1 (de) 1993-06-18 1994-12-28 Siemens Aktiengesellschaft Anordnung zur optischen Kopplung eines planaren optischen Wellenleiters und einer optischen Faser und Verfahren zur Herstellung eines für eine solche Anordnung geeigneten planaren Wellenleiters
US6088590A (en) 1993-11-01 2000-07-11 Omnipoint Corporation Method and system for mobile controlled handoff and link maintenance in spread spectrum communication
JPH08107253A (ja) 1994-08-12 1996-04-23 Mitsubishi Electric Corp 光導波路，半導体レーザ・導波路集積装置，半導体レーザ・導波路・フォトダイオード集積装置，半導体レーザ・導波路・モード整合集積装置，モード整合素子，及びその製造方法
JPH09237962A (ja) 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
JP2970519B2 (ja) 1996-01-19 1999-11-02 日本電気株式会社 光回路とその製造方法
US5858814A (en) 1996-07-17 1999-01-12 Lucent Technologies Inc. Hybrid chip and method therefor
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
GB2325334B (en) 1998-07-10 1999-04-14 Bookham Technology Ltd External cavity laser
KR100277695B1 (ko) 1998-09-12 2001-02-01 정선종 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법
US6192058B1 (en) 1998-09-18 2001-02-20 Sarnoff Corporation Multiwavelength actively mode-locked external cavity semiconductor laser
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US5987050A (en) 1998-11-16 1999-11-16 Lucent Technologies, Inc. Laser transmitter based on a coupler and having a controlled output port
JP3152907B2 (ja) 1998-12-10 2001-04-03 沖電気工業株式会社 半導体受光素子及びその製造方法
US6714566B1 (en) 1999-03-01 2004-03-30 The Regents Of The University Of California Tunable laser source with an integrated wavelength monitor and method of operating same
US6728279B1 (en) 1999-05-17 2004-04-27 Interuniversitair Microelektronica Centrum Widely wavelength tunable integrated semiconductor device and method for widely tuning semiconductor devices
US7464147B1 (en) 1999-11-10 2008-12-09 International Business Machines Corporation Managing a cluster of networked resources and resource groups using rule - base constraints in a scalable clustering environment
EP1122567A1 (en) 2000-02-02 2001-08-08 Corning Incorporated Passive alignement using slanted wall pedestal
US6490391B1 (en) 2000-07-12 2002-12-03 Oluma, Inc. Devices based on fibers engaged to substrates with grooves
US7155723B2 (en) 2000-07-19 2006-12-26 Akamai Technologies, Inc. Load balancing service
US6888979B2 (en) 2000-11-29 2005-05-03 Analog Devices, Inc. MEMS mirrors with precision clamping mechanism
US7251406B2 (en) 2000-12-14 2007-07-31 Shipley Company, L.L.C. Optical waveguide termination with vertical and horizontal mode shaping
US6785458B2 (en) 2001-02-11 2004-08-31 Georgia Tech Research Corporation Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package
US6853671B2 (en) 2001-06-13 2005-02-08 Intel Corporation Method and apparatus for tuning a laser with a Bragg grating in a semiconductor substrate
US6768855B1 (en) 2001-07-05 2004-07-27 Sandia Corporation Vertically-tapered optical waveguide and optical spot transformer formed therefrom
US6819845B2 (en) 2001-08-02 2004-11-16 Ultradots, Inc. Optical devices with engineered nonlinear nanocomposite materials
JP2003078530A (ja) 2001-08-30 2003-03-14 Matsushita Electric Ind Co Ltd 無線通信システム
US6710376B2 (en) 2001-09-04 2004-03-23 Eugene Robert Worley Opto-coupler based on integrated forward biased silicon diode LED
US7653093B2 (en) 2001-09-10 2010-01-26 Imec Widely tunable twin guide laser structure
JP2003131056A (ja) * 2001-10-29 2003-05-08 Fujitsu Ltd 光回路及びその製造方法
EP1318472A3 (en) 2001-12-10 2004-03-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for the analysis of molecular expression data and biological networks
US6888989B1 (en) 2001-12-11 2005-05-03 Phosistor Technologies, Inc. Photonic chip mounting in a recess for waveguide alignment and connection
JP4207781B2 (ja) 2002-01-28 2009-01-14 日亜化学工業株式会社 支持基板を有する窒化物半導体素子及びその製造方法
JP4107855B2 (ja) * 2002-03-11 2008-06-25 シャープ株式会社 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置
US6829561B2 (en) 2002-03-16 2004-12-07 International Business Machines Corporation Method for determining a quality for a data clustering and data processing system
AU2003251540A1 (en) 2002-06-17 2003-12-31 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device
US6804440B2 (en) 2002-07-26 2004-10-12 Lnl Technologies, Inc. Integrated mode converter, waveguide, and on-chip function
US6894985B2 (en) 2002-08-05 2005-05-17 Harris Corporation Monitoring link quality in a mobile ad hoc network
AU2003298532A1 (en) 2002-08-22 2004-05-13 Xponent Photonics Inc. Grating-stabilized semiconductor laser
US7054888B2 (en) 2002-10-16 2006-05-30 Microsoft Corporation Optimizing media player memory during rendering
US7392247B2 (en) 2002-12-06 2008-06-24 International Business Machines Corporation Method and apparatus for fusing context data
US6934455B2 (en) * 2002-12-24 2005-08-23 Intel Corporation Waveguides with optical monitoring
US6931178B2 (en) 2003-01-10 2005-08-16 Honeywell International Inc. Coupling a tapered optical element to an optical fiber
US7141828B2 (en) 2003-03-19 2006-11-28 Gelcore, Llc Flip-chip light emitting diode with a thermally stable multiple layer reflective p-type contact
US20040259279A1 (en) 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
US7929814B2 (en) 2003-04-23 2011-04-19 Lightwire, Inc. Sub-micron planar lightwave devices formed on an SOI optical platform
KR20040098421A (ko) 2003-05-15 2004-11-20 한국전자통신연구원 광대역 파장 가변 추출 격자 분포 궤환 레이저 다이오드
EP1480301B1 (en) 2003-05-23 2006-04-26 Agilent Technologies A hermetic casing, for optical and optoelectronic sub-assemblies
US7633988B2 (en) 2003-07-31 2009-12-15 Jds Uniphase Corporation Tunable laser source with monolithically integrated interferometric optical modulator
JP2005062557A (ja) 2003-08-15 2005-03-10 Canon Inc 光素子装置、それを用いた二次元光導波路素子及び光電融合配線基板
US7359593B2 (en) 2003-10-09 2008-04-15 Infinera Corporation Integrated optical mode shape transformer and method of fabrication
US6933171B2 (en) 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
US20050123244A1 (en) 2003-12-03 2005-06-09 Block Bruce A. Embedded optical waveguide coupler
US7598527B2 (en) 2004-01-20 2009-10-06 Binoptics Corporation Monitoring photodetector for integrated photonic devices
JP4298559B2 (ja) 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7257142B2 (en) 2004-03-29 2007-08-14 Intel Corporation Semi-integrated designs for external cavity tunable lasers
US8542763B2 (en) 2004-04-02 2013-09-24 Rearden, Llc Systems and methods to coordinate transmissions in distributed wireless systems via user clustering
JP2005303077A (ja) 2004-04-13 2005-10-27 Fujitsu Ltd 波長可変レーザ装置
WO2005106551A1 (en) 2004-04-30 2005-11-10 Pirelli & C. S.P.A. An optical device based on a three-arm mach-zehnder interferometer
CN102683391B (zh) 2004-06-04 2015-11-18 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
US7616575B2 (en) 2004-06-23 2009-11-10 Microsoft Corporation System and method for link quality routing using a weighted cumulative expected transmission time metric
US20060002443A1 (en) 2004-06-30 2006-01-05 Gennady Farber Multimode external cavity semiconductor lasers
US7531395B2 (en) 2004-09-01 2009-05-12 Micron Technology, Inc. Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
KR100637929B1 (ko) 2004-11-03 2006-10-24 한국전자통신연구원 하이브리드형 광소자
KR20060055606A (ko) 2004-11-18 2006-05-24 한국전자통신연구원 온도 무의존 외부 공진 레이저
US7088890B2 (en) 2004-11-30 2006-08-08 Intel Corporation Dual “cheese wedge” silicon taper waveguide
JP4731495B2 (ja) 2004-12-13 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置
JP4686662B2 (ja) 2004-12-27 2011-05-25 公立大学法人広島市立大学 通信方法
US7326611B2 (en) 2005-02-03 2008-02-05 Micron Technology, Inc. DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7871760B2 (en) * 2005-03-31 2011-01-18 Pgt Photonics S.P.A. Method to fabricate a redirecting mirror in optical waveguide devices
US20070002924A1 (en) 2005-06-30 2007-01-04 Hutchinson John M Integrated monitoring and feedback designs for external cavity tunable lasers
JP4473199B2 (ja) 2005-09-06 2010-06-02 日本電信電話株式会社 品質測定方法およびノード装置
US20070280326A1 (en) 2005-12-16 2007-12-06 Sioptical, Inc. External cavity laser in thin SOI with monolithic electronics
US8106379B2 (en) 2006-04-26 2012-01-31 The Regents Of The University Of California Hybrid silicon evanescent photodetectors
KR100802199B1 (ko) 2006-05-25 2008-03-17 정경희 광모듈 및 그 제조방법
US7668416B2 (en) 2006-06-05 2010-02-23 Bing Li Single mode photonic circuit architecture and a new optical splitter design based on parallel waveguide mode conversion
US7257283B1 (en) 2006-06-30 2007-08-14 Intel Corporation Transmitter-receiver with integrated modulator array and hybrid bonded multi-wavelength laser array
US7933022B2 (en) 2006-12-01 2011-04-26 3M Innovative Properties Company Integrated optical disk resonator
US7972875B2 (en) 2007-01-17 2011-07-05 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
CN101641622B (zh) 2007-03-20 2011-09-14 日本电气株式会社 光波导和使用该光波导的光斑尺寸转换器
WO2008115221A2 (en) 2007-03-20 2008-09-25 Thomson Licensing Hierarchically clustered p2p streaming system
WO2008155764A2 (en) 2007-06-18 2008-12-24 Duolink Ltd. Wireless network architecture and method for base station utilization
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090087137A1 (en) * 2007-10-02 2009-04-02 My The Doan Planar lightwave circuits with air filled trenches
WO2009055440A2 (en) 2007-10-22 2009-04-30 Massachusetts Institute Of Technology Low-loss bloch wave guiding in open structures and highly compact efficient waveguide-crossing arrays
US7701985B2 (en) 2007-11-09 2010-04-20 Lightwire, Inc. SOI-based tunable laser
KR20090080623A (ko) 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
US8040933B2 (en) 2008-03-10 2011-10-18 Sumitomo Electric Industries, Ltd. Diffraction grating device, laser diode, and wavelength tunable filter
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE102008022793B4 (de) 2008-05-08 2010-12-16 Universität Ulm Vollständig selbstjustierter oberflächenemittierender Halbleiterlaser für die Oberflächenmontage mit optimierten Eigenschaften
RU2010152355A (ru) 2008-05-22 2012-06-27 Коннектор Оптикс (Ru) Способ для прикрепления оптических компонентов на интегральные схемы на основе кремния
US7738753B2 (en) 2008-06-30 2010-06-15 International Business Machines Corporation CMOS compatible integrated dielectric optical waveguide coupler and fabrication
US8121077B2 (en) 2008-07-24 2012-02-21 Panasonic Corporation Relay device and relay method
US7643710B1 (en) 2008-09-17 2010-01-05 Intel Corporation Method and apparatus for efficient coupling between silicon photonic chip and optical fiber
EP2166470A1 (en) 2008-09-19 2010-03-24 Corbett Research Pty Ltd Analysis of melt curves, particularly dsDNA and protein melt curves
CN101741007B (zh) 2008-11-04 2011-07-27 北京大学 金属键合硅基激光器的制备方法
KR101154758B1 (ko) 2008-11-18 2012-06-08 엘지이노텍 주식회사 반도체 발광소자 및 이를 구비한 발광소자 패키지
JP5194233B2 (ja) 2009-02-25 2013-05-08 日本電信電話株式会社 経路制御方法およびノード装置
US7842595B2 (en) 2009-03-04 2010-11-30 Alcatel-Lucent Usa Inc. Fabricating electronic-photonic devices having an active layer with spherical quantum dots
CN102356337B (zh) 2009-03-17 2014-03-12 日本电气株式会社 光波导装置及其制造方法
US8189972B2 (en) 2009-03-31 2012-05-29 Infinera Corporation Optical mode coupler
CN102077524B (zh) 2009-05-19 2012-11-21 华为技术有限公司 分组数据发送方法、基站和终端
US8111730B2 (en) 2009-08-20 2012-02-07 International Business Machines Corporation 3D optoelectronic packaging
US8254735B2 (en) 2009-09-23 2012-08-28 Agilent Technologies, Inc. Optical fiber coupler
US8368995B2 (en) 2009-10-13 2013-02-05 Skorpios Technologies, Inc. Method and system for hybrid integration of an opto-electronic integrated circuit
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8605766B2 (en) 2009-10-13 2013-12-10 Skorpios Technologies, Inc. Method and system for hybrid integration of a tunable laser and a mach zehnder modulator
US8559470B2 (en) 2009-10-13 2013-10-15 Skorpios Technologies, Inc. Method and system for hybrid integration of a tunable laser and a phase modulator
US8611388B2 (en) 2009-10-13 2013-12-17 Skorpios Technologies, Inc. Method and system for heterogeneous substrate bonding of waveguide receivers
US8867578B2 (en) 2009-10-13 2014-10-21 Skorpios Technologies, Inc. Method and system for hybrid integration of a tunable laser for a cable TV transmitter
EP2489106B1 (en) 2009-10-13 2021-02-17 Skorpios Technologies, Inc. Method and system for hybrid integration of a tunable laser
US9923105B2 (en) 2013-10-09 2018-03-20 Skorpios Technologies, Inc. Processing of a direct-bandgap chip after bonding to a silicon photonic device
US8615025B2 (en) 2009-10-13 2013-12-24 Skorpios Technologies, Inc. Method and system for hybrid integration of a tunable laser
KR101199302B1 (ko) 2009-10-13 2012-11-09 한국전자통신연구원 광 소자 및 그 제조 방법
JP2011086828A (ja) 2009-10-16 2011-04-28 Sumco Corp 半導体装置およびその製造方法
WO2011104317A1 (en) 2010-02-24 2011-09-01 Universiteit Gent Laser light coupling into soi cmos photonic integrated circuit
US8264919B2 (en) 2010-02-25 2012-09-11 Tdk Corporation Thermal assisted magnetic recording head having spot size converter
US8290014B2 (en) 2010-03-11 2012-10-16 Junesand Carl Active photonic device
EP2564553A1 (en) 2010-04-28 2013-03-06 Telefonaktiebolaget LM Ericsson (publ) Monitoring broadcast and multicast streaming service
US8399292B2 (en) 2010-06-30 2013-03-19 International Business Machines Corporation Fabricating a semiconductor chip with backside optical vias
US8693509B2 (en) 2010-06-30 2014-04-08 The Regents Of The University Of California Loss modulated silicon evanescent lasers
DE102010042567B3 (de) 2010-10-18 2012-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Chip-Package und Chip-Package
US8222084B2 (en) 2010-12-08 2012-07-17 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding
US8625997B2 (en) 2010-12-30 2014-01-07 Infinera Corporation Method and apparatus for local optimization of an optical transmitter
US8620164B2 (en) 2011-01-20 2013-12-31 Intel Corporation Hybrid III-V silicon laser formed by direct bonding
EP2544319B1 (en) 2011-07-08 2015-03-25 Alcatel Lucent Laser source for photonic integrated devices
US8796811B2 (en) 2011-08-09 2014-08-05 Oracle International Corporation Hybrid substrateless device with enhanced tuning efficiency
US9097846B2 (en) 2011-08-30 2015-08-04 Skorpios Technologies, Inc. Integrated waveguide coupler
US9625651B2 (en) 2014-02-06 2017-04-18 Skorpios Technologies, Inc. Integrated multistage taper coupler for waveguide to fiber coupling
EP2798389B1 (en) 2011-12-27 2017-05-31 NeoPhotonics Corporation Integrated circuit coupling system with waveguide circuitry and method of manufacture thereof
CN104137262B (zh) 2012-01-18 2015-11-25 斯考皮欧技术有限公司 Cmos电子器件与光子器件的垂直集成
US9036956B2 (en) 2012-02-17 2015-05-19 Haynes and Boone, LLP Method of fabricating a polymer waveguide
US8942516B2 (en) 2012-03-20 2015-01-27 Skorpios Technologies, Inc. Multi-port optical circulator system
WO2013155378A1 (en) 2012-04-13 2013-10-17 Skorpios Technologies, Inc. Hybrid optical modulator
WO2014021411A1 (ja) * 2012-08-02 2014-02-06 独立行政法人産業技術総合研究所 光導波路及び光導波路用ミラー
US9236958B2 (en) 2012-08-10 2016-01-12 Skorpios Technologies, Inc. Method and system for performing testing of photonic devices
US9360620B2 (en) * 2012-08-29 2016-06-07 Aurrion, Inc. Thermal management for photonic integrated circuits
CN106062970B (zh) * 2013-03-11 2018-05-08 英特尔公司 用于硅基光子集成电路的具有凹角镜的低电压雪崩光电二极管
WO2014176561A1 (en) 2013-04-25 2014-10-30 Skorpios Technologies, Inc. Method and system for height registration during chip bonding
US9696486B2 (en) * 2013-07-31 2017-07-04 Oracle International Corporation Surface-normal coupler for silicon-on-insulator platforms
EP3149522A4 (en) 2014-05-27 2018-02-21 Skorpios Technologies, Inc. Waveguide mode expander using amorphous silicon
US9348099B2 (en) 2014-07-18 2016-05-24 Intel Corporation Optical coupler
CN107667306B (zh) 2015-04-20 2021-12-21 斯考皮欧技术有限公司 用于光子器件的垂直输出耦合器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003012512A1 (en) * 2001-07-30 2003-02-13 Nanyang Technological University High density fibre coupling
JP2009197179A (ja) * 2008-02-25 2009-09-03 Toray Ind Inc 接着剤組成物、それを用いたカバーレイフィルムおよび接着剤シート

Also Published As

Publication number Publication date
US20160306111A1 (en) 2016-10-20
EP3286587A1 (en) 2018-02-28
EP3286587A4 (en) 2018-12-26
US10132996B2 (en) 2018-11-20
WO2016172202A1 (en) 2016-10-27
CN107667306A (zh) 2018-02-06
US9829631B2 (en) 2017-11-28
US20160306110A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
CN107667306B (zh) 用于光子器件的垂直输出耦合器
US11438065B2 (en) Method and system for monolithic integration of photonics and electronics in CMOS processes
US9882073B2 (en) Structures for bonding a direct-bandgap chip to a silicon photonic device
US20220171125A1 (en) Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
US10330864B2 (en) Construction of integrated mode transformers
US10222552B2 (en) Wafer-scale fabrication of vertical optical couplers
US9753218B2 (en) Semiconductor device with integrated mirror and method of producing a semiconductor device with integrated mirror
US11567262B2 (en) End-face coupling structures underneath a photonic layer
US7001788B2 (en) Maskless fabrication of waveguide mirrors
CN102804008B (zh) 减小反射光栅中的光学损耗
US20190293864A1 (en) Frontend integration of electronics and photonics
US20130313668A1 (en) Photronic device with reflector and method for forming
US20240094469A1 (en) Packages With Photonic Engines and Method of Forming the Same
US20220404562A1 (en) High efficiency vertical grating coupler for flip-chip application
WO2022231641A1 (en) Process integration solution for an optical component
CN113885133A (zh) 波导衰减器
Kopp et al. Silicon photonics: ready to wafer-bonding fibre grating coupler

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant