CN114578487A - 集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法 - Google Patents
集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法 Download PDFInfo
- Publication number
- CN114578487A CN114578487A CN202210160444.6A CN202210160444A CN114578487A CN 114578487 A CN114578487 A CN 114578487A CN 202210160444 A CN202210160444 A CN 202210160444A CN 114578487 A CN114578487 A CN 114578487A
- Authority
- CN
- China
- Prior art keywords
- layer
- sub
- thickness
- functional layer
- wavelength grating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/34—Optical coupling means utilising prism or grating
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1814—Diffraction gratings structurally combined with one or more further optical elements, e.g. lenses, mirrors, prisms or other diffraction gratings
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1847—Manufacturing methods
- G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1861—Reflection gratings characterised by their structure, e.g. step profile, contours of substrate or grooves, pitch variations, materials
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本发明公开了一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,自上而下的薄膜功能层、键合层、底部反射层和衬底层。功能层为脊型结构,包括输入/出光栅耦合器、光子波导器件区域。输入/出光栅耦合器呈对称分布内设置有周期性排布的二元闪耀亚波长结构的光栅阵列,每个周期中设置有一个不同宽度的主级和次级亚波长光栅,相邻亚波长光栅之间形成宽度不一的间隔槽,最后一个次级亚波长光栅与中间的光波导区域相临近。降低器件复杂度的同时优化设计以实现最大光耦合效率,额外设置了底部反射层来防止光线向底部泄露,光纤和光栅之间所采用的完全垂直耦合方式还便于器件的测试和芯片的封装,结构较紧凑、制备工艺简单、可重复性好。
Description
技术领域
本发明属于半导体光电子和通信领域,尤其涉及一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法。
背景技术
随着半导体光电子技术的不断发展,光子器件以及光子集成电路在高速、大容量以及大带宽等通信中发挥着越来越大的作用。而为了实现有效的光电互联,首先就要实现在外部光纤(外部激光器作为入射光源)与片上光子元器件之间形成光线的高效耦合。其中,常见的2种光耦合方式分别为:端面耦合和基于光栅耦合器机构的表面耦合方式。基于常见的光子材料平台制备得到的光栅耦合器(grating couplers,GCs,GC),考虑到外部入/出射光纤与片上光子波导结构之间通过采用完全垂直的耦合方式,可以为芯片的测试和后期元器件的封装等提供极大的便利,但是,对于传统的垂直耦合方式,有很大一部分光线会直接泄漏到高折射率的衬底中去,同时背向反射现象也很严重,这都极大的降低了光纤与波导光栅之间的耦合效率。
通过调研大量文献后发现,目前已报道的有关于垂直耦合的LNOI光栅耦合器的研究工作非常少。其中,Carnegie Mellon University的Gianluca Piazza 教授研究团队首先研究了光纤完全垂直入/出射的LNOI光栅耦合器,发现该光栅耦合器在1550nm的中心工作波长下的理论耦合损耗仅为-3.71 dB/coupler;接着,他们还进行了实验制备,通过在光栅条纹的表面上再额外设置SiO2上包层,测试发现在中心波长为1550nm时的耦合损耗高达-10 dB/coupler,以及测试得到的最小耦合损耗为-5.5dB/coupler,但是中心工作波长偏离1550nm很大。于此同时,他们对该结构做了进一步的改进,通过将传统的均匀光栅耦合器中的局部光栅阵列结构之间的间距进行了变迹(或切趾)等处理,进而制备了一种较为高效的、完全垂直耦合的LNOI光栅耦合器,他们利用FDTD三维模型进行理论仿真,以及修改边界条件等方式,计算得到了这种垂直耦合的变迹光栅耦合器的最低耦合损耗为-2dB/coupler,而实验测试得到的最低耦合损耗为-3.6dB/coupler。另外,还需考虑到该光栅耦合器结构的设计较为复杂、器件结构中有的线宽尺寸较窄、制备工艺难度较大、加工的偏差大等问题。
于此同时,北京大学的周治平、王兴军教授等研究团队通过合作,基于薄膜硅(thin film silicon,silicon-on-insulator,Si-OI,SOI)平台,首先在理论上提出并设计出了一种新型的、可用于垂直耦合的二元闪耀亚波长光栅耦合器结构模型。而后,他们还制备出了这种基于二元闪耀亚波长光栅结构的 SOI光栅耦合器,但器件均匀性并不好、重复性也较差,最终实验测试得到的耦合效率非常低。
另外,对于光线会泄漏到高折射率的衬底中去的这个问题也已经有了大量的研究。其中,山东大学的胡卉教授等研究团队,基于传统的薄膜LN(thin film LN,LN-on-insulator,LN-OI,LNOI)平台,通过在键合处的支撑衬底上预先沉积一层底部反射层薄膜,然后再通过SiO2等键合材料另一LN晶圆(已完成了He离子注入的LN晶圆)键合在一起,进而制备出了一种具有底部反射层结构的薄膜铌酸锂(thin film lithium niobate)表面光栅耦合器。对于未设置底部反射层的、光纤倾斜入射的TFLN光栅耦合器,其最大的光耦合效率仅为12.3%;而对于设置了底部反射层的TFLN光栅耦合器,其最大的光耦合效率为20.3%,但是光栅耦合器均采用的是光纤倾斜入射的方式,器件测试很不方便。
考虑到Si和铌酸锂(lithium niobate,LiNbO3,LNO,LN)这两种不同的材料在晶体结构和光电特性等方面所存在的一些差异,据我们所知,截止目前,基于薄膜铌酸锂(thin-film lithium niobate,lithium niobate-on-insulator, LNOI)平台的、垂直耦合的二元闪耀亚波长光栅耦合器还未开始研究,相应的理论模型也还未建立;同时,考虑到LN难刻蚀的本质、以及在器件实际制备过程中所存在的加工容差和工艺复杂度等问题,基于SOI二元闪耀亚波长光栅耦合器已有的研究基础,仍然需要对LNOI二元闪耀亚波长光栅耦合器做进一步改进,进而来设计并制备出一种新型的、高效率的、完全垂直耦合的二元闪耀亚波长光栅LNOI耦合器。
由于传统光栅耦合器结构中的光栅阵列只具有单一的周期性,基于此,我们对其中的局部光栅阵列结构进行了简单的改进。因此,为了进一步地降低制备成本,减小器件尺寸和结构设计的复杂度,同时与现有的标准的CMOS 制备工艺相兼容,进而来实现一种具有高耦合效率的、光纤完全垂直耦合的 LNOI耦合器。
发明内容
本发明的技术目的是提供一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法,以解决现有技术中当外部光纤与光栅耦合器进行光线的耦合时,这二者之间的光耦合效率低,光纤非垂直入/出射时所导致的芯片测试不方便、不易于元器件封装,器件不紧凑、设计复杂,可重复性差,制备工艺难度大、加工容差小,制备成本高的技术问题。
为解决上述问题,本发明的技术方案为:
一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,包括自上而下的功能层、键合层、底部反射层和衬底层;
功能层的下底面经键合层与底部反射层的上端面键合连接,底部反射层用于将泄露到衬底层中的光线尽可能地反射回功能层;底部反射层的下端面与衬底层的上端面连接,衬底层用于支撑和承载功能层、键合层和底部反射层;
功能层设置为单晶薄膜材料,经过光刻、刻蚀等图形化处理后定义出器件结构;包括输入光栅耦合器、输出光栅耦合器、光子波导器件区域,功能层为脊型光波导结构,输入光栅耦合器、光子波导器件区域和输出光栅耦合器依次设置于功能层中,铺设于键合层的上端面上,且相邻之间光路连通,输入光栅耦合器与输出光栅耦合器以光子波导器件区域呈对称设置;
输入光栅耦合器用于接收外部光纤输出的光线以实现将激光光束耦合,得到输入耦合信号,光子波导器件区域为自定义的器件结构,用于传递、调控或转换输入耦合信号至输出光栅耦合器,输出光栅耦合器与另一外部光纤实现耦合输出;
输入光栅耦合器和输出光栅耦合器内均设有若干周期性排布的二元闪耀亚波长光栅结构的光栅阵列单元,二元闪耀亚波长光栅阵列单元中包括相同数量的主级亚波长光栅条纹和次级亚波长光栅条纹,主级亚波长光栅条纹与次级亚波长光栅条纹依次间隔设置、沿特定方向排列,且相邻主级亚波长光栅条纹与次级亚波长光栅条纹之间形成宽度周期性变化的间隔槽,主级亚波长光栅条纹的宽度大于次级亚波长光栅条纹的宽度。
具体地,主级亚波长光栅条纹和次级亚波长光栅条纹可设置为方形、弧形或扇形,间隔槽的形貌与相邻的光栅条纹相对应;
输入光栅耦合器中的二元闪耀亚波长光栅阵列单元包括一主级亚波长光栅条纹和一次级亚波长光栅条纹,次级亚波长光栅条纹左侧的间隔槽的宽度大于或等于次级亚波长光栅条纹右侧的间隔槽的宽度;
输出光栅耦合器中的二元闪耀亚波长光栅阵列单元包括一主级亚波长光栅条纹和一次级亚波长光栅条纹,次级亚波长光栅条纹右侧的间隔槽的宽度大于或等于次级亚波长光栅条纹左侧的间隔槽的宽度;
光子波导器件区域为可自定义的光子器件结构,用于将输入光栅耦合器和输出光栅耦合器相互连接,且光子波导器件区域的两端均需设置为相邻二元亚波长闪耀光栅阵列单元中的次级亚波长光栅条纹。
其中,功能层采用一次性、整体光刻和刻蚀等图形化处理后形成间隔槽,间隔槽可采用矩形、弧形以及扇形聚焦结构,间隔槽的刻蚀深度可自定义,且与功能层的总厚度、器件实际加工时的难度因素相关。
具体地,功能层采用不同切向的单晶光学薄膜,功能层的厚度为亚微米尺度,且功能层的厚度和间隔槽的刻蚀深度都需要分别与键合层和衬底层的材料和厚度相对应。
具体地,功能层的单晶材料可设置为单晶薄膜铌酸锂LiNbO3,LN或薄膜钽酸锂LiTaO3或薄膜硅Si或薄膜氮化硅Si3N4或薄膜钛酸钡,键合层的材料可设置为SiO2或BCB,底部反射层可设置为光吸收率低、反射性强的金Au、银Ag或铝Al材料,衬底层为块体材料,衬底层可设置为块体硅或LN或石英。
其中,底部反射层可设置为100~200nm的Au、Ag或Al等薄膜,底部反射层与衬底层之间还设置有10~20nm的Ti或Cr金属来作为打底层,用于增强底部反射层与衬底层之间的粘性;类似的,底部反射层与键合层之间也设置有20~40nm的Ti或Cr薄膜来作为粘合层,用于增强底部反射层与键合层之间的粘性;
当功能层设置为600nm厚的x切向的薄膜铌酸锂时,键合层设置为4.7 μm厚的SiO2材料,衬底层设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为功能层厚度的一半;
当功能层设置为600nm厚的x切向的薄膜铌酸锂时,键合层设置为2.5 μm厚的SiO2材料,衬底层设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为功能层厚度的一半;
当功能层设置为600nm厚的x切向的薄膜铌酸锂时,键合层设置为2.0 μm厚的SiO2材料,衬底层设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为小于或等于功能层厚度的一半;
当功能层设置为700nm厚的x切向的薄膜铌酸锂时,键合层设置为2.0 μm厚的SiO2材料,衬底层设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为远小于或等于功能层厚度的一半;
当功能层设置为300nm厚的x切向的薄膜铌酸锂时,键合层设置为2.0 μm厚的SiO2材料,衬底层设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为远小于或等于功能层厚度的一半;
当功能层设置为300nm厚的y切向的薄膜铌酸锂时,键合层设置为2.0 μm厚的SiO2材料,衬底层设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为远大于或等于功能层厚度的一半;
当功能层设置为500nm厚的x切向的薄膜铌酸锂时,键合层设置为块体石英材料,此时键合层也同时作为了衬底层,衬底层设置为几百微米厚的块体LN材料,间隔槽的刻蚀深度设置为远大于功能层厚度的一半,刻蚀深度为 300~360nm;
当功能层设置为400nm厚的z切向的薄膜铌酸锂时,键合层设置为1.275 μm厚的SiO2材料,衬底层设置为几百微米厚的块体LN材料,间隔槽的刻蚀深度设置为小于或等于功能层厚度的一半,刻蚀深度为160~200nm;
当功能层设置为480nm厚的z切向的薄膜铌酸锂时,键合层设置为2.23 μm厚的SiO2材料,衬底层设置为几百微米厚的块体LN材料,间隔槽的刻蚀深度设置为大于或等于功能层厚度的一半,刻蚀深度为245~285nm;
当功能层设置为480nm厚的z切向的薄膜铌酸锂时,键合层设置为1.96μm厚的SiO2材料,衬底层设置为几百微米厚的块体LN材料,且间隔槽的刻蚀深度大于或等于功能层厚度的一半。
一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器制备方法,应用于制备上述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,包括如下步骤,
S1:将底部反射层先沉积于某一块体衬底层上表面,同时将一块体LN进行He离子注入后形成一定深度的He离子剥离层,然后将块体LN倒扣、通过键合层实现这两块晶圆的键合连接;接着,加热处理使得LN薄膜在剥离层位置处断开、从母体材料上脱落下来,进而得到LNOI晶圆,然后进行薄膜LN 晶圆上表面的抛光处理;在LNOI晶圆的正面预先涂胶或镀膜保护;接着,再将LNOI晶圆倒扣并粘在塑料薄膜上,使得块体衬底层的下端面朝上,进而再从块体衬底层进行切割,得到若干1*1cm2 LNOI基片;
S2:对得到的LNOI基片进行湿法清洗和表面等离子体改性处理;
S3:沉积一层较厚的、耐刻蚀的薄膜材料于功能层的上端面,进而作为刻蚀功能层时的硬掩模层,硬掩模层可以设置为金属铬、非晶硅、SiO2等薄膜;优选的,当非晶硅薄膜作为刻蚀LN的硬掩模层时,非晶硅硬掩模层的厚度为 800~900nm;
S4:旋涂电子束光刻胶于硬掩模层的上端面,得到厚度均匀的电子束光刻胶薄膜,进而作为刻蚀硬掩模层时的光刻胶掩模层;电子束光刻胶可设置为ZEP 520A或PMMA6200.13,优选的,当光刻胶掩模层选用为ZEP 520A正性电子束光刻胶时,其厚度为380~420nm,接着,对电子束光刻胶薄膜进行烘烤处理;
S5:通过采用电子束光刻设备,经曝光、显影和定影后,将预先设计好的器件图形一次性、整体转移到电子束光刻胶薄膜中;
S6:进行一次性、等离子体-反应离子干法刻蚀,将器件图形从已曝光的电子束光刻胶薄膜中整体转移到硬掩模层中;
S7:通过采用丙酮或N-甲基吡咯烷酮溶液或直接O2等离子体工艺处理,将残留的光刻胶掩模层去除,暴露出硬掩模层中的器件图形。
S8:进行纯物理性轰击方式的干法刻蚀,将器件结构图形整体性从硬掩模层中转移至功能层中;同时,通过控制功能层的刻蚀速率,来达到预定的目标刻蚀深度,进而完成功能层脊型结构的制备;
S9:将残留的硬掩模层湿法腐蚀去除,得到的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器。
具体地,在步骤S2中,S21通过使用丙酮溶液对基片在超声的环境下进行清洗,S22通过使用异丙醇溶液对基片在超声的环境下清洗,重复步骤S21、 S22三次;还可以再通过进行SPM工艺、APM工艺来深度清洗基片。
具体地,在步骤S5具体包括以下步骤,
S51:通过采用电子束光刻设备来充分曝光LNOI基片上图形位置处的电子束光刻胶薄膜;
S52:将曝光后的基片放入乙酸戊酯溶液中显影、并适当晃动片子或显影溶液,使得显影更加充分;
S53:将显影后的基片放入异丙醇溶液中定影,而后吹干处理,使得电子束光刻胶薄膜在显影后的器件形状为器件结构图形。
进一步优选地,在步骤S9之后还包括步骤S10,
通过使用连续可调的红外激光器作为外部入射光源,结合光电探测器(光功率计)、光纤等设备以此来测试出集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器的透射率和反射率,获取耦合效率传输曲线图,从而判断其性能优劣。
本发明由于采用以上技术方案,使其与现有技术相比具有以下的优点和积极效果:
1)本发明采用了离散化和二元量化的方法来近似获得一种具有连续表面浮雕结构光栅的闪耀效果,通过将衍射的中央主极大转移到某一级的干涉主极大上,使耦合输出的光束能量集中到这一级,在降低器件复杂度的同时优化设计出一种完全垂直耦合的二元闪耀亚波长光栅结构的表面耦合器,同时还考虑到器件结构和特征尺寸在实际制备时的可行性问题,进而在这种新型的光栅耦合器中实现最大的光耦合效率。
2)本发明所提出的光栅耦合器,具有结构较紧凑、制备工艺简单、可重复性好等优点。更重要的是,本发明的光栅耦合器仍然采用的是光纤完全垂直耦合的方式,可以使得器件测试起来非常方便、易于对准,也有利于后期芯片的封装和集成。
3)本发明中,所设计的这种二元闪耀亚波长光栅结构对于其他任意的光子平台(如:薄膜silicon、Si3N4等材料)也是通用的,即具有很高的普适性。
4)本发明中,所设置的底部反射层这一结构,可以将泄露到底部衬底层的光线尽可能地发射回来,避免了光线的泄露损耗,同时提高耦合器的光学耦合效率。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。
图1为本发明实施例提供的一种基于二元闪耀亚波长光栅结构的、垂直耦合的集成型表面光栅耦合器的横截面结构示意图;
图2为本发明实施例提供的一种常见的基于均匀方形光栅的表面光栅耦合器(a,对照)、一种基于二元闪耀亚波长方形光栅的表面光栅耦合器(b,本发明)的俯视结构示意图;
一种基于二元闪耀亚波长方形光栅结构的、光子波导中间区域为锥形结构的表面光栅耦合器(c)的俯视结构示意图;
一种基于二元闪耀亚波长弧形光栅结构的、光子波导中间区域为锥形结构的表面光栅耦合器(d)的俯视结构示意图;
一种基于二元闪耀亚波长扇形光栅结构的、光子波导中间区域为锥形结构的表面光栅耦合器(e)的俯视结构示意图;
图3为本发明实施例提供的基于图2(b)的三维光栅耦合器结构的光学传输谱和光功率分布示意图;
图4为本发明实施例提供的一种基于二元闪耀亚波长方形光栅结构的光栅耦合器的设计原理和逐步等效过程流程示意图;
图5为本发明实施例提供的一种基于二元闪耀亚波长光栅结构的表面光栅耦合器的光耦分布功率图;
图6为本发明实施例分别提供的一种设置有底部反射层结构(器件的中心工作波长还未充分优化)和未设置有底部反射层结构的表面光栅耦合器的仿真光耦合效率分布图;
图7为本发明实施例提供的一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法流程图;
图8为本发明实施例提供的一种设置有底部反射层结构的LNOI晶圆以及集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器关键制备步骤的流程示意图。
附图标记说明
1:衬底层;2:键合层;3:功能层;4:光纤外包层;5:光纤内核层; 6:主级间隔槽;7:主级亚波长光栅条纹;8:次级亚波长光栅条纹;9:次级间隔槽;10:硬掩模层;11:光刻胶掩模层;12:底部反射层。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
以下结合附图和具体实施例对本发明提出的一种基于二元闪耀亚波长光栅的、垂直耦合的光栅耦合器及制备方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。
实施例1
参看图1至图3,本实施例提供一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,包括自上而下依次连接的薄膜功能层3、键合层2、底部反射层12和衬底层1。图1、图2中为了方便本实施例的描述,将外部的光纤也放入其中,光纤包括圆柱状的光纤内核层5和包围光纤内核层5的光纤外包层4。功能层3的下底面经键合层2与底部反射层12的上端面键合连接,底部反射层12的下端面与衬底层1的上端面连接,衬底层1 用于支撑和承载底部反射层12、键合层2和功能层3、。
在本实施例中,功能层3采用由铌酸锂(lithium-niobate-on-insulator, LNOI)制成的薄膜铌酸锂(thin film LN,TFLN),当然也可以为薄膜钽酸锂或薄膜硅或薄膜Si3N4或薄膜钛酸钡等其它材料进行替换。其包括输入光栅耦合器、输出光栅耦合器、光子波导器件区域,输入光栅耦合器、输出光栅耦合器和光子波导器件区域均铺设于键合层2的上端面,且均为脊型结构。输入光栅耦合器和输出光栅耦合器以光子波导器件区域呈对称设置。
输入光栅耦合器用于接收外部光纤输出的光线实现完全垂直耦合,得到耦合信号,脊型直波导用于传递耦合信号至输出光栅耦合器并与另一外部光纤实现耦合输出。
参看图2,输入光栅耦合器和输出光栅耦合器内均设有若干周期性排布的二元亚波长闪耀光栅阵列单元,二元亚波长闪耀光栅阵列单元中包括相同数量的主级亚波长光栅条纹7和次级亚波长光栅条纹8,主级亚波长光栅条纹7与次级亚波长光栅8条纹依次间隔设置、沿特定方向排列。具体地,每个二元亚波长闪耀光栅阵列单元中理论上又可以包含有无数个、宽度不一的光栅条纹。然而,在本实施例中,为了权衡在实际制备时的复杂度、器件最小线宽和加工容差等问题,每个二元亚波长闪耀光栅阵列单元包括一个主级亚波长光栅条纹7和一个次级亚波长光栅条纹8,具体地,主级亚波长光栅条纹7的宽度大于次级亚波长光栅条纹8的宽度。主级亚波长光栅条纹7与次级亚波长光栅条纹8依次间隔设置,且相邻主级亚波长光栅条纹7与次级亚波长光栅条纹8之间形成宽度周期变化的间隔槽,即次级亚波长光栅条纹 8两侧经间距不同的主级间隔槽6和次级间隔槽9与主级亚波长光栅条纹7 相邻,主级间隔槽6和次级间隔槽9的深度即刻蚀深度相同,且与功能层3 的总厚度、器件实际加工时的难度因素相关。参看图2,此外,同一实施方式中的主级亚波长光栅条纹7和次级亚波长光栅条纹8形状相同,可以为方形、弧形或扇形,相对应的,其间隔槽的形状也会变成矩形、弧形以及扇形聚焦结构。
具体地,参看图2(b)和图3,在本实施例中,输入光栅耦合器中,以主级亚波长光栅条纹7、主级间隔槽6、次级亚波长光栅条纹8和次级间隔槽9 为一个二元亚波长闪耀光栅阵列单元。且对于输入光栅耦合器结构,次级亚波长光栅条纹8左侧的主级间隔槽6的宽度大于或等于次级亚波长光栅条纹 8右侧的次级间隔槽9的宽度。具体的,主级间隔槽6的宽度大约为330nm,次级间隔槽9的宽度大约为100nm。输入光栅耦合器的最后一个次级亚波长光栅条纹8左侧相邻的是主级亚波长光栅条纹7,右侧相邻的是光子波导器件区域。
对于输出光栅耦合器结构,输出光栅耦合器以次级间隔槽9、次级亚波长光栅条纹8、主级间隔槽6和主级亚波长光栅条纹7为一个二元亚波长闪耀光栅阵列单元。次级亚波长光栅条纹8右侧的主级间隔槽6的宽度大于或等于次级亚波长光栅条纹8左侧的次级间隔槽9的宽度。输出光栅耦合器的第一个次级亚波长光栅条纹8左侧相邻的是光子波导器件区域,右侧相邻的是主级亚波长光栅条纹7。
在本实施例中,衬底层1选择的是与标准complementary metal oxidesemiconductor(CMOS)工艺相互兼容的silicon材料,大约为500μm厚,可形成了一种常见的TFLN/SiO2/Si堆叠层结构。
较优地,衬底层1选择是多样的,为了减小光线直接向底部衬底的泄露,以及减小光子波导结构中的传输损耗,进而可以将衬底层1设置为LN衬底,其厚度约500μm,进而形成一种常见的TFLN/SiO2/LN堆叠层结构。另一方面,为了更好的满足LNOI光电子器件在高速、大规模集成系统等应用方面的需求,还可以只采用块体石英(quartz)来作为衬底层1,其厚度约500μm,进而形成一种TFLN/quartz堆叠层结构。同时,考虑到射频(radio frequency,RF)速度比光学群速度慢得多这一慢波效应,基于这种简单的结构进而可以实现更加理想的微波特性,比如:较低的介电常数和微波吸收正切值 (microwave absorptiontangent)、更小的射频折射率等。
在本实施例中,底部反射层12的大约厚度为100~200nm的Au、Ag或 Al薄膜,其具体厚度可随光栅耦合器的器件结构和参数的变化而变化。
键合层2厚度约为4.7μm,当然,其材料参数和厚度都是可变的。考虑到衬底层1与底部反射层12连接在一起,沉积有底部反射层12的衬底层 1和功能层3是通过键合2连接在一起的,键合层2既可以作为光子波导内核结构中的下包层,同时还可以作为一种缓冲层结构。优选的,键合层2材料一般可以设置为掩埋的SiO2氧化物、热氧化的SiO2、苯并环丁烯(benzocyclobutene,BCB)等。
功能层3的厚度也是可变的。由于功能层3的厚度一般为亚微米厚度(小于或等于1微米),这就为光模场在光子波导结构中的分布在竖直方向提供了很好的限制,大大缩减了模斑尺寸,也有利于元器件之间的小型化和高度集成化。一般来说,功能层3的厚度和所定义出的图形结构是多样化的。优选地,为了满足常见的一些光电子器件和应用的需求,功能层3可以设置为 600nm厚。类似的,可以仿真得到耦合效率与功能层3厚度之间变化关系,而对于其中的SiO2掩埋氧化物,其厚度一般可以设置为2μm或4.7μm,以及还可以通过采用底部Si材料的衬底层1等结构相辅助的方式来进一步提高器件的整体性能。另一方面,对于一些特殊的光电子器件应用需求,比如量子通信、量子计算机等领域。优选地,功能层3设置为300nm厚,此时键合层2的厚度也需要做相应的调整,与之相对应的厚度一般可以设置为2的掩埋氧化物SiO2层。此时,也可以仿真得到BBGCs光栅耦合器结构中的光耦合效率随着器件结构中SiO2掩埋氧化物层的厚度变化关系。更重要的是,可以在功能层3中灵活的设计出一些器件结构简单、易于实际制备的光栅耦合器等,进而最终来提高光栅耦合器的耦合效率。考虑到光栅耦合器结构中,光栅耦合器耦合进来的光线在沿着波导方向传输时还存在着很强的背向反射 (所对应的光功率分布为PR),如附图3中所示。为了降低背向反射,提出了本实施例,其工作原理和逐步等效过程大致如附图4中所示(实施例2中具体分析)。
具体地,现例举上述不同衬底层1、底部反射层12、键合层2和功能层 3所构成的不同组合。
当功能层设置为600nm厚的x切向的薄膜铌酸锂时,键合层设置为4.7 μm厚的SiO2材料,衬底层设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为功能层厚度的一半。
当功能层3设置为600nm厚的x切向的薄膜铌酸锂时,键合层2设置为2.5μm厚的SiO2材料,衬底层1设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为功能层3厚度的一半。
当功能层3设置为600nm厚的x切向的薄膜铌酸锂时,键合层2设置为2.0μm厚的SiO2材料,衬底层1设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为小于或等于功能层3厚度的一半。
当功能层3设置为700nm厚的x切向的薄膜铌酸锂时,键合层2设置为2.0μm厚的SiO2材料,衬底层1设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为远小于或等于功能层3厚度的一半。
当功能层3设置为300nm厚的x切向的薄膜铌酸锂时,键合层2设置为 2.0μm厚的SiO2材料,衬底层1设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为远小于或等于功能层3厚度的一半。
当功能层3设置为300nm厚的y切向的薄膜铌酸锂时,键合层2设置为2.0μm厚的SiO2材料,衬底层1设置为几百微米厚的块体硅或LN材料,间隔槽的刻蚀深度设置为远大于或等于功能层3厚度的一半。
当功能层3设置为500nm厚的x切向的薄膜铌酸锂时,键合层2设置为块体石英材料,此时键合层2也同时作为了衬底层1,衬底层1设置为几百微米厚,间隔槽的刻蚀深度设置为远大于功能层3厚度的一半,刻蚀深度为300~360nm。
当功能层3设置为400nm厚的z切向的薄膜铌酸锂时,键合层2设置为1.275μm厚的SiO2材料,衬底层1设置为几百微米厚的块体LN材料,间隔槽的刻蚀深度设置为小于或等于功能层3厚度的一半,刻蚀深度为160~200 nm。
当功能层3设置为480nm厚的z切向的薄膜铌酸锂时,键合层2设置为2.23μm厚的SiO2材料,衬底层1设置为几百微米厚的块体LN材料,间隔槽的刻蚀深度设置为大于或等于功能层3厚度的一半,刻蚀深度为245~285 nm。
当功能层3设置为480nm厚的z切向的薄膜铌酸锂时,键合层2设置为1.96μm厚的SiO2材料,衬底层1设置为几百微米厚的块体LN材料,且间隔槽的刻蚀深度大于或等于功能层3厚度的一半。
由此,本实施例通过对完全垂直光线耦合的、传统的均匀光栅耦合器结构进行了改进,优化设计并制备了二元闪耀亚波长光栅结构来抑制背向反射和光线向底部衬底层的泄露,这种二元亚波长闪耀光栅耦合器结构中,光栅与波导界面处的背向反射弱、光线耦合效率高、器件紧凑易于设计、成本低且易于制备(具有CMOS兼容的制备工艺)以及器件的可重复性好。更重要的是,由于仍然采用的是外部光纤完全垂直入/出射的光耦合方式,这就极大地方便了芯片的测试和后期元器件的封装。
实施例2
参看图4至图8,本实施例提供一种基于实施例1的一种基于二元闪耀亚波长光栅的、垂直耦合的光栅耦合器制备方法,该装置采用如实施例1中任意一项要求的一种基于二元闪耀亚波长光栅的、垂直耦合的光栅耦合器。
在本实施例中,通过采用二元量化的方法来近似获得一种具有连续表面浮雕结构光栅的闪耀效果,将衍射的中央主极大转移到某一级的干涉主极大上,使耦合输出的光能量集中到这一级,从而提高光耦合效率。
将这种闪耀光栅结构进行第一次等效,转换成一种离散的多级次光栅(discretemultiple-level gratings)整列结构,如附图4(b)中所示。在每个周期性结构中,这些离散的多级次光栅可以看作是由一些高度不一的、宽度相同的、相互连接的台阶组成的,等效后的最大台阶的高度为H2,并且理论上这些台阶的个数(n)可以是无限个。接着,再将以上所述的这种离散的多级次光栅结构进行第二次等效,转换成一种二元亚波长闪耀光栅(binary sub-wavelength blazed grating)阵列结构,如附图中的4(c)所示。在每个周期结构中,这种二元亚波长闪耀光栅是由一些宽窄不一的、但高度相同的、彼此相互间隔的台阶组成的,等效后的最大台阶的高度为H3,并且理论上这些台阶的个数(n)也可以是无限个。
所设计的这种二元亚波长闪耀光栅阵列单元为一种周期性结构,而且每个周期(子周期)结构中理论上又可以包含有无数个、宽度不一的亚波长光栅条纹。而后,在本实施例中,为了权衡在实际制备时的复杂度、器件最小线宽和加工容差等问题,在每个子周期中仅设计了一个主级亚波长光栅条纹 7和一个次级亚波长光栅条纹8。次级亚波长光栅条纹8的宽度也就是这种器件结构中最窄的亚波长子光栅条纹的宽度,同时也考虑到了实际器件的加工线宽要求,次级亚波长光栅条纹8的宽度设置为远大于设备所能制备出的最小加工尺寸。
首先,在制备之前需要获取相对应的器件结构参数。具体如下,通过LumericalMODE软件初步计算出1550nm入射光线波长下、600nm厚度的LN 波导输入单元或输出单元中的有效折射率为Neff=1.964。接着,基于Bragg 条件:Neff-Ntop·sinθ=λ/Λ,由于未设置上包层(Ntop=1)以及垂直耦合时θ=0,计算出了二元亚波长闪耀光栅阵列单元中的周期约为Λ=794nm。然后,再通过Lumerical FDTD软件仿真模拟,分别得到一系列最优的结构和参数,比如:主级亚波长光栅条纹7宽度w1=Λ×ff1和次级亚波长光栅条纹 8的宽度w2=Λ×ff2、光子波导器件区域和光栅的刻蚀深度,以及通过不断的优化和调整外部光纤的放置位置,最终得到当光纤完全垂直耦合时这种二元闪耀亚波长光栅耦合器的最大耦合效率。其中,一部分仿真过程和具体的优化结果大致如附图5和图6所示。
得到参数后,执行制作步骤。
首先,在步骤S1中,对3英寸的晶圆进行切割,将功能层3与沉积于衬底层1上表面的底部反射层12通过键合层2实现键合连接,形成一种自上而下的、层状堆叠的TFLN/SiO2/substrate结构。在功能层3上旋涂一层保护胶或沉积一层保护薄膜,接着,将基片倒扣过来,采用机械切割设备(DISCO DAD3650)将从衬底层1的下端面向上进行切割,分裂得到若干1*1cm2基片。如此切割,较好的避免了直接从正面切割时所产生的切割碎屑溅射到功能层 3的正面,从而有效地降低了基片正面被污染的程度以及相应的表面清洁的复杂度。
接着,在步骤S2中,对得到的基片进行清洗和表面改性。具体地,在步骤S2中,使用丙酮溶液对基片在超声的环境下进行清洗5min,再使用异丙醇溶液对基片在超声的环境下清洗5min,重复以上操作三次。同时还可以结合表面等离子体清洁(PVA TePla PlasmsSystem)等辅助处理,以确保基片表面的清洁。
较优地,对于基片表面上存在的一些难以去除的杂质和颗粒,还可以继续采用额外的清洗工艺。一,进行SPM工艺进行清洗,即采用浓H2SO4和双氧水混合溶液清洗,所对应的混合比例为3:1,等到混合溶液温度自然冷却到80℃左右时及时将基片放入该混合溶液中进行清洗10至15min。二,继续采用APM工艺进行下一步的清洗,即采用氨水、双氧水和去离子水的混合溶液清洗,所对应的混合比例为1:1:5、水浴温度加热到约为80℃且基本保持恒定时再将基片放入该混合溶液中进行清洗10至15min。
进而,在步骤S3中,使用等离子体增强化学气相沉积(PECVD)设备 (Oxford PECVDsystem)沉积一层非晶硅薄膜于功能层3的上端面,作为刻蚀功能层3的硬掩模,沉积时间大约为22min,而后通过紫外干涉薄膜厚度测量仪(FILMETRICS)来测试出这一层非晶硅薄膜的厚度大约为800nm。
然后,在步骤S4中,使用离心机旋涂设备在非晶硅薄膜表面上均匀地旋涂ZEP520A正性电子束光刻胶(或6200.13正性电子束光刻胶),得到电子束光刻胶薄膜,作为刻蚀非晶硅薄膜的光刻胶掩模层。离心机旋涂设备的转速是4000rmp/s,电子束光刻胶薄膜大约为400nm厚度的。接着,对电子束光刻胶薄膜进行150℃、3min的热板加热烘烤等处理,烘烤结束后将旋涂有光刻胶的基片立即转移到冷却板上,直到自然冷却。
接着,在步骤S5中,可具体细分如下步骤
S51:采用电子束光刻设备(Vistec EBPG 5200),对基片上的电子束光刻胶薄膜进行曝光,将通过L-edit软件画好的器件结构版图一次性转移到 ZEP 520A正性电子束光刻胶中,电子束光刻过程中的电子束曝光剂量设置为 185~220μC/cm2、电子束直写的电流为1至1.5nA。
S52:将电子束曝光后的基片放入乙酸戊酯溶液中显影70s。
S53:将显影后的基片放入异丙醇溶液中定影60s,使得电子束光刻胶薄膜的显影形状为器件结构图形。上述步骤S52、S52中,当基片在溶液中,还可以辅以小幅度振荡培养皿中的溶液来使得反应溶液与ZEP 520A正性电子束光刻胶充分接触。
下一步为步骤S6,采用感应耦合等离子体-反应离子刻蚀(ICP-RIE)设备(SPTSDRIE-I),对曝光和显影后的基片进行一次或多周期性的干法刻蚀,刻蚀气体主要为SF6和C4F8混合气体,刻蚀时间设置为440s,进而使得仅在自定义图形位置处的非晶硅薄膜被刻蚀到底,即,非晶硅薄膜的图形位置处在被充分刻蚀后所形成的空气槽的深度等于非晶硅薄膜的厚度。
较优地,考虑到ICP-RIE干法刻蚀工艺和速率不是完全线性的、并不是严格可控的,可以选择将非晶硅薄膜仅仅深刻蚀处理,而且残留几十纳米的厚度。如此设置可以防止硬掩模在全刻蚀过程中很可能出现的过刻蚀现象,进而避免了氟基刻蚀气体与底下的功能层3发生反应后生成难以去除的LiF 副产物,以此减少了该副产物覆盖在功能层3的表面,有利于接下来的刻蚀工艺。
优选地,一方面,为了简化制备工艺,残留的ZEP 520A正性电子束光刻胶可不去除,进而可以将残留的电子束光刻胶和非晶硅薄膜一起作为刻蚀功能层3时的硬掩模,但此时的硬掩模较厚不利于器件图形的有效转移。另一方面,为了更加精确的转移器件图形和获得更完美的线宽尺寸等,也可将残留的ZEP 520A正性电子束光刻胶彻底去除,采用湿法工艺将小片子浸泡在丙酮溶液中,辅以小功率、短时间超声等处理,进而仅留下非晶硅薄膜作为接下来刻蚀功能层3时的硬掩模。
进而,在步骤S7中,将器件结构图形从非晶硅硬掩模中整体转移到底下的TFLN中,通过采用离子体干法刻蚀设备(Sentech SI 500),对基片进行一次性、纯物理的干法刻蚀,刻蚀设备内的气体主要为氩等离子体,腔体的起始温度设置为0℃,腔体内气压为0.7Pa,氩等离子体的气体流量速率为 80sccm。另外,刻蚀过程中设备的RF加速电压的功率为400V、ICP功率为 600V,使得氩等离子体沿着与TFLN完全垂直的方向轰击,进而在自定义图形位置处更好地得到被部分刻蚀的LN脊型波导和器件结构。其中,刻蚀时间设置为400s,对于被刻蚀后的器件结构测试得到的脊型直波导的高度为300 nm(Bruker ICON原子力显微镜)。
最后,在步骤S8中,需要将残留的非晶硅薄膜去除,最终得到基于二元闪耀亚波长光栅的光栅耦合器。具体步骤如下,采用湿法腐蚀的工艺将基片浸泡在30%KOH溶液中,然后加水1:1稀释后,再放入到60至80℃的水浴操作台中加热处理约5min,在充分去除残留在功能层3上的非晶硅硬掩模后,进而完全的暴露出底下的TFLN结构和图形。
较优地,对刻蚀完的基片可进行退火处理:使用热处理炉(Premtec RTP-CT150M)进行热退火处理,退火温度为400至500℃,退火时间为2至5 h,退火氛围为空气(或Ar或N2)。
较优地,在步骤S8之后还包括步骤S9,通过使用连续可调的红外激光器作为光源,来测试这种基于二元闪耀亚波长光栅的光栅耦合器的透射率 (Transmission,T)和反射率(Reflectance,R)。在本实施例中,所制备的器件的光电性能还在进一步的测试、表征和分析,实验设置的激光器入射光波长测量范围是1500~1610nm,通过采用偏振控器器来控制入射光波的偏振态,而功率计采用的是基于III-V材料的光电探测器(Keysight 81960A)。以此,测试得到光栅耦合器的光功率传输谱,从而判断性能优劣。
本实施例采用了一种较为新颖的结构进而来取代了传统的光栅结构,并结合Lumerical FDTD软件仿真,对这种集成的光栅耦合器结构和几何参数等分别进行了优化,同时还考虑到了实际制备过程中的加工线宽尺寸等问题,以及仅需一步刻蚀和整体制备方案所带来的简便性。本发明所得到的完全垂直耦合的二元闪耀亚波长耦合器,具有耦合效率高、器件较紧凑、制备工艺简单、可重复性好等特点。另外,这种LNOI表面光栅耦合器采用的是光纤完全垂直耦合的方式,可以使得器件测试起来非常方便、易于对准,也有利于后期芯片的封装和集成,其放置的位置也非常灵活。更重要的时,本实施例所设计的这种二元闪耀亚波长光栅结构对于其他任意的光子平台也是通用的,比如:薄膜Silicon、Si3N4等材料平台。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式。即使对本发明作出各种变化,倘若这些变化属于本发明权利要求及其等同技术的范围之内,则仍落入在本发明的保护范围之中。
Claims (10)
1.一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,其特征在于,包括自上而下的功能层、键合层、底部反射层和衬底层;
所述功能层的下底面经所述键合层与所述底部反射层的上端面键合连接,所述底部反射层用于将泄露到所述衬底层中光线反射回所述功能层;所述底部反射层的下端面与所述衬底层的上端面连接,所述衬底层用于支撑和承载所述功能层、所述键合层和所述底部反射层;
所述功能层设置为单晶薄膜材料,经过光刻、刻蚀等图形化处理后定义出器件结构;包括输入光栅耦合器、输出光栅耦合器、光子波导器件区域,所述功能层为脊型光波导结构,所述输入光栅耦合器、所述光子波导器件区域和所述输出光栅耦合器依次设置于所述功能层中,铺设于所述键合层的上端面上,且相邻之间光路连通,所述输入光栅耦合器与所述输出光栅耦合器以所述光子波导器件区域呈对称设置;
所述输入光栅耦合器用于接收外部光纤输出的光线以实现将激光光束耦合,得到输入耦合信号,所述光子波导器件区域为自定义的器件结构,用于传递、调控或转换所述输入耦合信号至所述输出光栅耦合器,所述输出光栅耦合器与另一外部光纤实现耦合输出;
所述输入光栅耦合器和所述输出光栅耦合器内均设有若干周期性排布的二元闪耀亚波长结构的光栅阵列单元,所述二元闪耀亚波长光栅阵列单元中包括相同数量的主级亚波长光栅条纹和次级亚波长光栅条纹,所述主级亚波长光栅条纹与所述次级亚波长光栅条纹依次间隔设置、沿特定方向排列,且相邻所述主级亚波长光栅条纹与所述次级亚波长光栅条纹之间形成宽度周期性变化的间隔槽,所述主级亚波长光栅条纹的宽度大于所述次级亚波长光栅条纹的宽度。
2.根据权利要求1所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,其特征在于,
所述主级亚波长光栅条纹和所述次级亚波长光栅条纹可设置为方形、弧形或扇形,所述间隔槽的形貌与相邻的光栅条纹相对应;
所述输入光栅耦合器中的所述二元闪耀亚波长光栅阵列单元包括一所述主级亚波长光栅条纹和一所述次级亚波长光栅条纹,所述次级亚波长光栅条纹左侧的所述间隔槽的宽度大于或等于所述次级亚波长光栅条纹右侧的所述间隔槽的宽度;
所述输出光栅耦合器中的所述二元闪耀亚波长光栅阵列单元包括一所述主级亚波长光栅条纹和一所述次级亚波长光栅条纹,所述次级亚波长光栅条纹右侧的所述间隔槽的宽度大于或等于所述次级亚波长光栅条纹左侧的所述间隔槽的宽度;
所述光子波导器件区域为可自定义的光子器件结构,用于将所述输入光栅耦合器和所述输出光栅耦合器相互连接,且所述光子波导器件区域的两端均需设置为相邻所述二元亚波长闪耀光栅阵列单元中的所述次级亚波长光栅条纹。
3.根据权利要求1所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,其特征在于,所述功能层采用一次性、整体光刻和刻蚀等图形化处理后形成所述间隔槽,所述间隔槽可采用矩形、弧形以及扇形聚焦结构,所述间隔槽的刻蚀深度可自定义,且与所述功能层的总厚度、器件实际加工时的难度因素相关。
4.根据权利要求1或3所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,其特征在于,所述功能层采用不同切向的单晶光学薄膜,所述功能层的厚度为亚微米尺度,且所述功能层的厚度和所述间隔槽的刻蚀深度都需要分别与所述键合层和所述衬底层的材料和厚度相对应。
5.根据权利要求4所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,其特征在于,所述功能层的单晶材料可设置为单晶薄膜铌酸锂LiNbO3,LN或薄膜钽酸锂LiTaO3或薄膜硅Si或薄膜氮化硅Si3N4或薄膜钛酸钡,所述键合层的材料可设置为SiO2或BCB,所述底部反射层可设置为光吸收率低、反射性强的金Au、银Ag或铝Al材料,所述衬底层为块体材料,所述衬底层可设置为块体硅或LN或石英。
6.根据权利要求5所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,其特征在于,
所述底部反射层可设置为100~200nm的Au、Ag或Al等薄膜,所述底部反射层与所述衬底层之间还设置有10~20nm的Ti或Cr金属来作为打底层,用于增强所述底部反射层与所述衬底层之间的粘性;类似的,所述底部反射层与所述键合层之间也设置有20~40nm的Ti或Cr薄膜来作为粘合层,用于增强所述底部反射层与所述键合层之间的粘性;
当所述功能层设置为600nm厚的x切向的薄膜铌酸锂时,所述键合层设置为4.7μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体硅或LN材料,所述间隔槽的刻蚀深度设置为所述功能层厚度的一半;
当所述功能层设置为600nm厚的x切向的薄膜铌酸锂时,所述键合层设置为2.5μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体硅或LN材料,所述间隔槽的刻蚀深度设置为所述功能层厚度的一半;
当所述功能层设置为600nm厚的x切向的薄膜铌酸锂时,所述键合层设置为2.0μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体硅或LN材料,所述间隔槽的刻蚀深度设置为小于或等于所述功能层厚度的一半;
当所述功能层设置为700nm厚的x切向的薄膜铌酸锂时,所述键合层设置为2.0μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体硅或LN材料,所述间隔槽的刻蚀深度设置为远小于或等于所述功能层厚度的一半;
当所述功能层设置为300nm厚的x切向的薄膜铌酸锂时,所述键合层设置为2.0μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体硅或LN材料,所述间隔槽的刻蚀深度设置为远小于或等于所述功能层厚度的一半;
当所述功能层设置为300nm厚的y切向的薄膜铌酸锂时,所述键合层设置为2.0μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体硅或LN材料,所述间隔槽的刻蚀深度设置为远大于或等于所述功能层厚度的一半;
当所述功能层设置为500nm厚的x切向的薄膜铌酸锂时,所述键合层设置为块体石英材料,此时所述键合层也同时作为了所述衬底层,所述衬底层设置为几百微米厚的块体LN材料,所述间隔槽的刻蚀深度设置为远大于所述功能层厚度的一半,刻蚀深度为300~360nm;
当所述功能层设置为400nm厚的z切向的薄膜铌酸锂时,所述键合层设置为1.275μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体LN材料,所述间隔槽的刻蚀深度设置为小于或等于所述功能层厚度的一半,刻蚀深度为160~200nm;
当所述功能层设置为480nm厚的z切向的薄膜铌酸锂时,所述键合层设置为2.23μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体LN材料,所述间隔槽的刻蚀深度设置为大于或等于所述功能层厚度的一半,刻蚀深度为245~285nm;
当所述功能层设置为480nm厚的z切向的薄膜铌酸锂时,所述键合层设置为1.96μm厚的SiO2材料,所述衬底层设置为几百微米厚的块体LN材料,且所述间隔槽的刻蚀深度大于或等于所述功能层厚度的一半。
7.一种集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器制备方法,应用于制备如权利要求1至6任意一项所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器,其特征在于,包括如下步骤,
S1:将底部反射层先沉积于某一块体衬底层上表面,同时将一块体LN进行He离子注入后形成一定深度的He离子剥离层,然后将所述块体LN倒扣、通过键合层实现这两块晶圆的键合连接;接着,加热处理使得LN薄膜在剥离层位置处断开、从母体材料上脱落下来,进而得到LNOI晶圆,然后进行薄膜LN晶圆上表面的抛光处理;在所述LNOI晶圆的正面预先涂胶或镀膜保护;接着,再将所述LNOI晶圆倒扣并粘在塑料薄膜上,使得所述块体衬底层的下端面朝上,进而再从所述块体衬底层处进行切割,得到若干1*1cm2的LNOI基片;
S2:对得到的所述LNOI基片进行湿法清洗和表面等离子体改性处理;
S3:沉积一层较厚的、耐刻蚀的薄膜材料于所述功能层的上端面,进而作为刻蚀所述功能层时的硬掩模层,所述硬掩模层可以设置为金属铬、非晶硅、SiO2等薄膜;优选的,当非晶硅薄膜作为所述刻蚀LN的硬掩模层时,非晶硅硬掩模层的厚度为800~900nm;
S4:旋涂电子束光刻胶于所述硬掩模层的上端面,得到厚度均匀的电子束光刻胶薄膜,进而作为刻蚀所述硬掩模层时的光刻胶掩模层;所述电子束光刻胶可设置为ZEP 520A或PMMA 6200.13;优选的,当所述光刻胶掩模层选用为ZEP 520A电子束光刻胶时,其厚度为380~420nm,接着,对所述电子束光刻胶薄膜进行烘烤处理;
S5:通过采用电子束光刻设备,经曝光、显影和定影后,将预先设计好的器件图形一次性、整体转移到所述电子束光刻胶薄膜中;
S6:进行一次性的、等离子体-反应离子ICP-RIE干法刻蚀,将所述器件图形从已曝光的所述电子束光刻胶薄膜中整体转移到所述硬掩模层中;
S7:通过采用丙酮或N-甲基吡咯烷酮NMP溶液或直接O2等离子体工艺处理,将残留的所述光刻胶掩模层去除,暴露出所述硬掩模层中的器件图形。
S8:进行纯物理性轰击方式的干法刻蚀,将所述器件结构图形整体性从所述硬掩模层中转移至所述功能层中;同时,通过控制所述功能层的刻蚀速率,来达到预定的目标刻蚀深度,进而完成所述功能层脊型结构的制备;
S9:将残留的所述硬掩模层湿法腐蚀去除,得到所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器。
8.根据权利要求7所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器制备方法,其特征在于,在所述步骤S2中,S21通过使用丙酮溶液对所述基片在超声的环境下进行清洗,S22通过使用异丙醇溶液对所述基片在超声的环境下清洗,重复所述步骤S21、S22三次;还可以再通过进行SPM工艺、APM工艺来深度清洗所述基片。
9.根据权利要求8所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器制备方法,其特征在于,在所述步骤S5具体包括以下步骤,
S51:通过采用电子束光刻设备来充分曝光所述LNOI基片上图形位置处的所述电子束光刻胶薄膜;
S52:将曝光后的所述基片放入乙酸戊酯溶液中显影、并适当晃动片子或显影溶液,使得显影更加充分;
S53:将显影后的所述基片放入异丙醇溶液中定影,而后吹干处理,使得所述电子束光刻胶薄膜在显影后的器件形状为所述器件结构图形。
10.根据权利要求8所述的集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器制备方法,其特征在于,在所述步骤S9之后还包括步骤S10,
通过使用连续可调的红外激光器作为外部入射光源,结合光电探测器(光功率计)、光纤等设备以此来测试出所述集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器的透射率和反射率,获取耦合效率传输曲线图,从而判断其性能优劣。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210160444.6A CN114578487A (zh) | 2022-02-22 | 2022-02-22 | 集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210160444.6A CN114578487A (zh) | 2022-02-22 | 2022-02-22 | 集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114578487A true CN114578487A (zh) | 2022-06-03 |
Family
ID=81770266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210160444.6A Pending CN114578487A (zh) | 2022-02-22 | 2022-02-22 | 集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114578487A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115343805A (zh) * | 2022-08-31 | 2022-11-15 | 天津大学 | 一种高制作容差的亚波长光栅耦合器 |
CN116880010A (zh) * | 2023-09-06 | 2023-10-13 | 之江实验室 | 基于铌酸锂的集成环形布拉格金属光栅耦合器及制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1383003A (zh) * | 2002-05-24 | 2002-12-04 | 中国科学院上海微系统与信息技术研究所 | 双绝缘埋层绝缘体上硅基二维光子晶体波导及制备方法 |
CN104216046A (zh) * | 2013-05-30 | 2014-12-17 | 台湾积体电路制造股份有限公司 | 波导结构及其制造方法 |
CN107667306A (zh) * | 2015-04-20 | 2018-02-06 | 斯考皮欧技术有限公司 | 用于光子器件的垂直输出耦合器 |
CN111740008A (zh) * | 2020-06-17 | 2020-10-02 | 中国科学院上海微系统与信息技术研究所 | 一种提高离子束剥离薄膜厚度均匀性的方法 |
CN113519057A (zh) * | 2018-10-26 | 2021-10-19 | 普赛昆腾公司 | 利用后道工艺的集成波导式探测器的隔离 |
CN113540338A (zh) * | 2020-04-21 | 2021-10-22 | 济南晶正电子科技有限公司 | 一种压电复合薄膜及其制备方法 |
CN113534342A (zh) * | 2021-06-22 | 2021-10-22 | 北京工业大学 | 一种基于铌酸锂薄膜波导的高耦合效率的非均匀光栅耦合器 |
CN113933941A (zh) * | 2021-10-25 | 2022-01-14 | 上海交通大学 | 一种基于二元闪耀亚波长光栅的、垂直耦合的光栅耦合器及制备方法 |
-
2022
- 2022-02-22 CN CN202210160444.6A patent/CN114578487A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1383003A (zh) * | 2002-05-24 | 2002-12-04 | 中国科学院上海微系统与信息技术研究所 | 双绝缘埋层绝缘体上硅基二维光子晶体波导及制备方法 |
CN104216046A (zh) * | 2013-05-30 | 2014-12-17 | 台湾积体电路制造股份有限公司 | 波导结构及其制造方法 |
CN107667306A (zh) * | 2015-04-20 | 2018-02-06 | 斯考皮欧技术有限公司 | 用于光子器件的垂直输出耦合器 |
CN113519057A (zh) * | 2018-10-26 | 2021-10-19 | 普赛昆腾公司 | 利用后道工艺的集成波导式探测器的隔离 |
CN113540338A (zh) * | 2020-04-21 | 2021-10-22 | 济南晶正电子科技有限公司 | 一种压电复合薄膜及其制备方法 |
CN111740008A (zh) * | 2020-06-17 | 2020-10-02 | 中国科学院上海微系统与信息技术研究所 | 一种提高离子束剥离薄膜厚度均匀性的方法 |
CN113534342A (zh) * | 2021-06-22 | 2021-10-22 | 北京工业大学 | 一种基于铌酸锂薄膜波导的高耦合效率的非均匀光栅耦合器 |
CN113933941A (zh) * | 2021-10-25 | 2022-01-14 | 上海交通大学 | 一种基于二元闪耀亚波长光栅的、垂直耦合的光栅耦合器及制备方法 |
Non-Patent Citations (2)
Title |
---|
XIULAN CHENG: "Thin-film lithium niobare ridge-waveguide grating couplers integrated with anti-reflection slots interface", 《OPTICAL MATERIALS》 * |
程秀兰: "用于垂直耦合的非对称光栅耦合器的研究进展", 《激光与光电子学进展》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115343805A (zh) * | 2022-08-31 | 2022-11-15 | 天津大学 | 一种高制作容差的亚波长光栅耦合器 |
CN116880010A (zh) * | 2023-09-06 | 2023-10-13 | 之江实验室 | 基于铌酸锂的集成环形布拉格金属光栅耦合器及制备方法 |
CN116880010B (zh) * | 2023-09-06 | 2023-12-19 | 之江实验室 | 基于铌酸锂的集成环形布拉格金属光栅耦合器及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113933941B (zh) | 一种基于二元闪耀亚波长光栅的、垂直耦合的光栅耦合器及制备方法 | |
Garner et al. | Three-dimensional integrated optics using polymers | |
Grover et al. | Parallel-cascaded semiconductor microring resonators for high-order and wide-FSR filters | |
CN114578487A (zh) | 集成有底部反射层的、垂直耦合的二元闪耀亚波长光栅耦合器及制备方法 | |
CN111965761B (zh) | 基于铌酸锂薄膜材料的光栅耦合器及其制造方法 | |
CN110989076B (zh) | 一种薄膜铌酸锂单偏振波导及其制备方法 | |
US8900899B2 (en) | Method for production of optical waveguides and coupling and devices made from the same | |
CN113640913B (zh) | 一种与单模光纤直接耦合的lnoi基模斑转换器 | |
JPH04213406A (ja) | 光導波管及びその製造方法 | |
CN103399378A (zh) | 一种基于级联马赫-曾德干涉仪型可重构梳状滤波器及其制备方法 | |
JPS59124306A (ja) | 光集積回路素子およびその作製方法 | |
CN107490824A (zh) | 一种高偏振消光比铌酸锂波导及其制作方法 | |
CN115291321B (zh) | 一种基于两级mzi结构的模式不敏感的聚合物可变光衰减器 | |
CN109239843A (zh) | 一种平面光波导、其制备方法及热光器件 | |
Hsu et al. | Compact Y-branch power splitter based on simplified coherent coupling | |
CN116088097B (zh) | 一种多边形多入多出模式转换器及设计方法 | |
CN114578478B (zh) | 一种带有功率均衡作用的波分复用系统及其制备方法 | |
CN114355507B (zh) | 基于倒脊型二氧化硅/聚合物混合波导的微环谐振器及其制备方法 | |
CN112612078B (zh) | 一种基于goi或soi上的高效耦合波导及其制备方法 | |
CN115933054A (zh) | 一种全刻蚀偏振无关亚波长光栅耦合器 | |
CN114791648A (zh) | 高通低滤型滤模器及其制备方法 | |
Eldada et al. | Laser-fabricated delay lines in GaAs for optically steered phased-array radar | |
JP4213020B2 (ja) | 光回路 | |
Wang et al. | Ultra-Broadband Subwavelength Grating Coupler for Bound State in Continuum | |
CN110346981A (zh) | 一种柔性集成光子器件、制备方法及光束调制系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |