CN107665884B - 集成电路成像时用以测量聚焦相依图型位移的结构及方法 - Google Patents

集成电路成像时用以测量聚焦相依图型位移的结构及方法 Download PDF

Info

Publication number
CN107665884B
CN107665884B CN201710627520.9A CN201710627520A CN107665884B CN 107665884 B CN107665884 B CN 107665884B CN 201710627520 A CN201710627520 A CN 201710627520A CN 107665884 B CN107665884 B CN 107665884B
Authority
CN
China
Prior art keywords
spacing
displacement
measurement structure
section
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710627520.9A
Other languages
English (en)
Other versions
CN107665884A (zh
Inventor
庄磊
T·A·布吕内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107665884A publication Critical patent/CN107665884A/zh
Application granted granted Critical
Publication of CN107665884B publication Critical patent/CN107665884B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/282—Determination of microscope properties
    • H01J2237/2826—Calibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30433—System calibration
    • H01J2237/30438—Registration
    • H01J2237/30444—Calibration grids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31793—Problems associated with lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及集成电路成像时用以测量聚焦相依图型位移的结构及方法，各项具体实施例包括用于测量集成电路(IC)影像的测量结构及方法。在一些情况下，用于对IC的影像进行测量的测量结构包括：具有正位移间隔图型的第一区段；该测量结构的对立侧上具有负位移间隔图型的第二区段；以及具有参考间隔图型用于对离该第一区段或该第二区段其中至少一者的测量进行校准的第三区段。

Description

集成电路成像时用以测量聚焦相依图型位移的结构及方法
技术领域
本文中揭示的主题名称关于集成电路。更具体地说，本主题名称关于用于在形成集成电路时用于测量制造程序的装置。
背景技术
随着集成电路(IC)技术进步，这些装置的尺寸已对应地缩减。特别的是，随着装置比例缩减到符合更小封装，对其尺寸及间隔所套用的限制条件更紧密。
IC愈小所需的制造技巧更先进。在微影领域中，有一种先进的制造技巧称为极紫外线微影(EUV)，其利用小波长(例如：长度小于大约13.5纳米)来形成特征。然而，EUV有所不足，诸如因掩膜照明光学器件的非远心度所致的图型相依及聚焦相依影像位移。如果先进IC技术节点中所需的套迭控制，以及准确测量这些位移会有难度，则这些位移会颇具意义。
发明内容
各项具体实施例包括用于测量集成电路(IC)影像的测量结构及方法。在一些情况下，用于对IC的影像进行测量的测量结构包括：具有正位移间隔图型的第一区段；该测量结构的对立侧上具有负位移间隔图型的第二区段；以及具有参考间隔图型用于对该测量结构的该第一区段或该第二区段其中至少一者的列印影像中的位移进行校准的第三区段。
本发明的第一态样包括用于对IC的影像进行测量的测量结构，包括：具有正位移间隔图型的第一区段；该测量结构的对立侧上具有负位移间隔图型的第二区段；以及具有参考间隔图型用于对该测量结构的该第一区段或该第二区段其中至少一者的列印影像中的位移进行校准的第三区段。
本发明的第二态样包括一种方法，包括：将测量结构应用至集成电路(IC)装置的设计，该测量结构包括：具有正位移间隔图型的第一区段；该测量结构的对立侧上具有负位移间隔图型的第二区段；以及具有参考间隔图型用于离该第一区段或该第二区段其中至少一者相对于测量对该IC的该设计的列印影像中的位移进行校准的第三区段；在晶圆上列印具有该测量结构的该IC装置的该设计以形成该列印影像；以及识别比例因数以用于该IC装置的该设计的该列印影像中的该位移。
本发明的第三态样包括测量结构，具有：具有正位移间隔图型的第一区段；该测量结构的对立侧上具有负位移间隔图型的第二区段，其中该正位移间隔图型包括以第一距离彼此分开的第一组间隔元件、以及以与该第一距离相异的第二距离彼此分开的第二组间隔元件；以及具有参考间隔图型用于对该测量结构的该第一区段或该第二区段其中至少一者的列印影像中的位移进行校准的第三区段，其中该第三区段位于该第一区段与该第二区段之间。
附图说明
本发明的这些及其它特征经由以下本发明各项态样的详细说明，搭配绘示本发明各项具体实施例的附图，将得以更加轻易了解，其中：
图1展示集成电路(IC)设计的一区段的示意图，其包括线路图型。
图2展示晶圆上根据图1的设计所形成的影像的示意图。
图3展示用于测量IC影像的测量结构的示意图。
图4展示共通晶圆上具有图2所示列印影像的图3所示列印测量结构的示意图。
图5是流程图，其绘示根据各项具体实施例的一种方法中的程序。
注意到的是，本发明的附图不必然按照比例。该等附图用意仅在于绘示本发明的典型态样，因而不应该视为限制本发明的范畴。在附图中，相似的附图标记代表该等附图之间相似的元件。
具体实施方式
如以上所提，本文中揭示的主题名称关于测量集成电路(IC)装置及制造IC的评估方法。更具体地说，本主题名称关于用于测量使用极紫外线微影(EUV)所形成的IC装置的结构及方法。
与现有方法形成对比，本发明的各项具体实施例包括用于测量IC影像(例如：关键尺寸扫描式电子显征镜(CDSEM)影像)的测量结构，其包括互补位移间隔图型，并且亦可包括整合型校准区段。这些结构可在一个IC影像内用于侦测相对影像位移，例如：因图型相依或聚焦相依所致的位移。现有方法需要知悉影像中相较于IC设计的设计间隔，与之形成对比，各项具体实施例的测量结构及相关联方法可用于测量IC影像中的相对位移，但不用先知悉设计间隔。与现有方法比较，这可简化测量程序。
以下说明中参照形成该说明其中一部分的附图，并且其中举例来说，所展示的是里面可实践本指导的特定具体实施例。这些具体实施例经过充分详述，使本领域技术人员能够实践本指导，并且要理解的是，可利用其它具体实施例，并且可施作变更而不脱离本指导的范畴。因此，以下说明仅为说明性。
图1展示集成电路(IC)设计2的一区段的示意图，其包括线路图型4。IC设计2可包括诸如微影掩膜的掩膜中所形成的设计，其用于形成IC的一或多个部分或IC中的参考结构。如图所示，IC设计2包括不同大小的线路图型4，例如：线路A及线路B，其是以例如间隔A、间隔B等相异间隔彼此分开。图2展示晶圆8中根据设计2所形成(例如：列印)的影像6的示意图。在各项具体实施例中，影像6为IC的关键尺寸扫描式电子显征镜(CDSEM)影像。比较影像6与设计2时可看出，由于图型相依位移或聚焦相依位移其中至少一者，原始设计2已位移(请参阅指出DP的虚箭号)。与图2中的交叉线间隔S’(实际间隔)作比较，此位移是由图1的交叉线间隔S(设计间隔)所示。与设计2作比较，S与S’之间的差异指出影像6中的位移。
图3展示用于测量IC装置的测量结构10的示意图(例如：经由影像，诸如影像6)。测量结构10可用于测量由设计所形成的任何现有的IC影像，例如：微影掩膜上的设计，但对于测量CDSEM影像可尤其有利。测量结构10可应用于微影掩膜，其用于形成设计(例如：设计2，请参阅图1)，并且连同该设计列印于晶圆上，用以在列印时测量该设计中的态样(例如：位移)。如图3所示，测量结构10可包括具有正位移间隔图型14的第一区段12、具有负位移间隔图型18的第二区段16，并且在一些情况下，还包括具有参考间隔图型22的第三区段20。在一些情况下，第三区段20位于第一区段12与第二区段16之间，使得第二区段16位在测量结构10的与第一区段12相离的对立侧上。参考间隔图型22可组配成用来自第一区段12或第二区段16其中至少一者校准测量。在各项具体实施例中，参考间隔图型22可用于自单一影像中的第一区段12与第二区段16两者校准测量。据了解，如本文中所提，参考间隔图型22可如间隔图型14、18用在单独程序中，例如：平行程序，并且在一些情况下，可以是测量结构10中任选的组件。
在各项具体实施例中，正位移间隔图型14可包括以第一距离d1彼此分开的第一组间隔元件24、以及以第二距离d2彼此分开的第二组间隔元件26。正位移间隔图型14顺着第一方向DP自第二组间隔元件26转移至第一组间隔元件24。正位移间隔图型14组配成用来指出诸线路之间(例如：图1的线路A、B等)的间隔中(顺着方向DP)的正位移(并且提供其测量)。据了解，“正”与“负”等词仅为用于相对于顺着特定方向的设计(例如：设计2)指出影像(例如：影像6)的位移的相对用语。
根据各项具体实施例，负位移间隔图型18亦可包括第一组间隔元件24及第二组间隔元件26，然而，负位移间隔图型18顺着与第一方向DP相反的第二方向DN自第二组间隔元件26转移至第一组间隔元件24。负位移间隔图型18组配成用来指出(诸线路之间(例如：图1的线路A、B等)的间隔中顺着方向DN的)负位移(并且提供其测量)。据了解，负位移间隔图型18对正位移间隔图型14是互补间隔图型，亦即，两间隔图型具有实质等同的组态，相对于该等位移方向(例如：DP或DN)其中一者具有相反方位。
在各项具体实施例中，负位移间隔图型18中介于第一组间隔元件24与第二组间隔元件26中诸间隔元件之间(于这两组24、26之间测量)的距离(间隔)S2等于正位移间隔图型14中介于第一组间隔元件24与第二组间隔元件26中诸对应间隔元件之间的距离(间隔)S1。亦即，介于第二组中的一间隔元件26与第一组中的一相邻(或其它)间隔元件24之间的距离(S1、S2)在负位移间隔图型18及正位移间隔图型14两者中都相等。参考间隔图型22中诸间隔元件之间展示参考间隔R。
在各项具体实施例中，参考间隔图型22仅包括第一组间隔元件24，并且位于正位移间隔图型14与负位移间隔图型18之间。参考间隔图型22可用于校准影像(例如：影像6)中与IC设计(例如：设计2)相离的绝对位移量(DP中正位移与DN中负位移的净结果)。
如能在图3中看出的是，正位移间隔图型14为相等、但相对于负位移间隔图型18相反的间隔图型。换句话说，负位移间隔图型18可通过将正位移间隔图型14转动180度来获得。亦即，正位移间隔图型14及负位移间隔图型18可用于测量共通特征，并且基于共通特征与各间隔图型14、18之间的差异来测定相对位移，如本文中所述。
根据各项具体实施例，测量结构10若连同IC装置的影像一起列印于同一晶圆上，可用于测定IC装置的影像中的位移，例如：如图1及2中所示的IC设计2的影像6。图4展示影像106的示意图，其在晶圆8上包括IC的列印设计2的影像6以及测量结构10的列印影像。据了解，如本文中所述，测量结构10可应用于掩膜上，例如：微影掩膜，接着连同IC设计的其它影像将其列印到晶圆(例如：晶圆8)上。测量结构10可用于测定自设计2至影像6的相对位移，如本文中所述。据了解，测量结构10可在用于形成影像6(其中影像是由设计2所形成)的相同微影掩膜上当作参考结构应用，并且可以是包括影像6以及测量结构10的影像110两者的更大影像106的某部分。
图5展示流程图，其绘示根据各项具体实施例测量IC的影像6的方法。据了解，可按照有别于一些具体实施例中所述的顺序来进行本文中所概述的程序。另外，并非所有本文中概述的程序都必然需要根据各项具体实施例来进行。如图所示，本方法可包括以下程序：
程序P1：将测量结构10应用于IC装置的设计(例如：IC设计2)。此程序可包括举例来说，通过将测量结构应用至掩膜或对用于形成该掩膜的设计，对根据晶圆上的设计(例如：IC设计2)用于列印IC影像6的微影掩膜新增或包括测量结构10。
程序P2：在晶圆8上列印具有测量结构10的IC装置(例如：IC设计2)的设计。将测量结构应用于IC的设计(例如：IC设计2)之后，连同测量结构10列印该设计，形成由该设计以及测量结构10的影像110所形成的影像(例如：影像6)。尽管此程序可在实体列印程序中进行，亦据了解，在一些替代具体实施例中，此程序可使用基于电脑的模拟来建立模型。如图4所示，将IC装置的设计列印为影像106内的影像6，并且可将测量结构10(图3)的影像110用于相对设计2进一步分析影像6的相对位移。
程序P3：回应于侦测影像6偏离设计(例如：IC设计2)，识别IC装置的影像6(例如：CDSEM影像)中的相对位移。这可包括相对位移大于允差(例如：临限值)时与影像作比较而标记或按另一种方式指出设计中的该相对位移，该允差可以是绝对值(测量值临限值)或相对值(例如：百分比临限值)。如图4所示的测量结构10的影像110所指，S1’及S2’分别指出正位移间隔图型14与负位移间隔图型18中诸间隔元件之间的距离中的相对位移。在各项具体实施例中，为了测定影像6的核心位移，根据本发明的一项具体实施例的程序包括：a)相对正位移间隔图型14对测量结构10的影像110中的相对位移(S1’)进行测量；b)相对负位移间隔图型18对影像110中的相对位移(S2’)进行测量；以及c)将介于该等相对位移之间的差除以二((S1’-S2’)/2)以测定影像110的相对位移(D)，其亦表示影像6的核心位移。
程序P4(在有利于校准的任何时间进行，并且供选择地在单独程序中进行，如虚线所示)：使用参考间隔图型22相对于IC装置的设计(例如：IC设计2)校准测量结构10。在特定情况下，此程序可包括使用参考间隔图型22，来识别比例因数以校正IC装置的影像6中的测量值。举例而言，这可包括将参考间隔图型22与正位移间隔图型14作比较(用以测定S1’)，并且将参考间隔图型22与负位移间隔图型18作比较(用以测定S2’)(图1)，以便判断自测量至原始设计(例如：IC设计2)是否存在比例因数。在一些情况中，就负及/或正相对位移，对程序P3中测定的相对位移减去或加上介于参考间隔图型22与间隔图型14、18之间的相对位移量，用以提供校正过的相对位移值(距离)。亦即，在一些情况下，[S1’-S2’]/2的值可通过一些比例因数来修改，用以顾及参考间隔图型22中因列印所致的总位移。举例而言，若参考间隔图型22的设计间距为100nm，但影像110(例如：CDSEM影像)测量参考间隔图型22的间距得到110nm，则识别测量中的比例因数(例如：倍率误差)有(110/100)＝1.1的比例。如参照程序P1至P3所述测定相对位移(D)之后，可将实际位移计算为相对位移除以比例因数(例如：倍率误差)。在这项实施例中，该比例换算的相对位移等于D/1.1。应用此1.1的比例因数以获得相对位移的真(校正)值。
如本文所提，测量结构10可用于在单一影像中有效测量相对位移(例如：正与负位移)，并且校准该相对位移。单一结构10中的这些组合位移测量及校准特征可有助于对IC装置中(例如：使用EUV微影所形成的那些装置中)的图型相依及/或聚焦相依相对影像位移进行监测及校正。
诸如“内”、“外”、“下方”、“下面”、“下”、“上面”、“上”及类似者等空间相对用语可在本文中用于方便说明，用以说明如图中所示，一个元件或特征与另一(多个)元件或特征的关系。除了图中所示方位以外，空间相对用语用意还可在于含括使用或操作的装置的不同方位。举例而言，若图中装置为翻转，说明成位在其它元件或特征“下面”或“下方”的元件则会取向为位在此等其它元件或特征“上面”。因此，“下面”这个例示性用语可含括上面与下面这两种方位。装置可按另一种方式取向(转动90度或转动到其它方位)，从而可诠释本文中使用的空间相对描述符。
本文所用术语的目的仅在于说明特殊具体实施例并且意图不在于限制本发明。如本文中所用，单数形式“一”、“一种”、“一个”、以及“该”的用意在于同时包括复数形式，除上下文另有所指之外。将进一步了解的是，“包含”(及/或其变形)等词于本说明书中使用时，指明所述特征、整体、步骤、操作、元件及/或组件的存在，但并未排除一或多个其它特征、整体、步骤、操作、元件、组件及/或其群组的存在或新增。进一步了解的是，“前”与“后”等词用意不在于限制及意味着可在适当情况下互换。
此书面说明使用实施例揭示本发明，包括最佳模式，而且也使任何本领域技术人员能够实践本发明，包括施作与使用任何装置或系统，以及进行任何并入的方法。本发明的专利适格范畴是由权利要求书所界定，并且可包括本领域技术人员所知的其它实施例。此类其它实施例用意在于，若其具有与权利要求字面文句并无不同的结构元件，或若其包括与权利要求字面文句有非实质差异的均等结构元件，则属于在权利要求的范围内。
本发明的各项具体实施例的描述已为了说明目的而介绍，但用意不在于穷举或受限于所揭示的具体实施例。许多修改及变例对本领域技术人员将会显而易见，但不会脱离所述具体实施例的范畴及精神。本文中使用的术语是为了最佳阐释具体实施例的原理、对市场出现的技术所作的实务应用或技术改良、或让本领域技术人员能够理解本文中所揭示的具体实施例而选择。

Claims (20)

1.一种在对微影图型化程序所造成的影像位移进行校准时使用的测量结构，该测量结构包含：
具有正位移间隔图型的第一区段；
该测量结构的对立侧上具有负位移间隔图型的第二区段；以及
具有参考间隔图型用于对该测量结构的该第一区段或该第二区段其中至少一者的列印影像中的位移进行校准的第三区段。
2.如权利要求1所述的测量结构，其中该第三区段位于该第一区段与该第二区段之间。
3.如权利要求1所述的测量结构，其中该正位移间隔图型包括以第一距离彼此分开的第一组间隔元件、以及以与该第一距离相异的第二距离彼此分开的第二组间隔元件。
4.如权利要求3所述的测量结构，其中该参考间隔图型仅包括该第一组间隔元件。
5.如权利要求3所述的测量结构，其中该正位移间隔图型顺着第一方向自该第二组间隔元件转移至该第一组间隔元件。
6.如权利要求5所述的测量结构，其中该负位移间隔图型包括该第一组间隔元件及该第二组间隔元件。
7.如权利要求6所述的测量结构，其中该负位移间隔图型沿着该测量结构，顺着与该第一方向相反的第二方向自该第二组间隔元件转移至该第一组间隔元件。
8.如权利要求7所述的测量结构，其中该负位移间隔图型中介于该第一组间隔元件与该第二组间隔元件中诸间隔元件之间的距离等于该正位移图型中介于该第一组间隔元件与该第二组间隔元件中诸对应间隔元件之间的距离。
9.一种用于测量集成电路的影像的方法，该方法包含：
将测量结构应用至集成电路装置的设计，该测量结构包括：
具有正位移间隔图型的第一区段；
该测量结构的对立侧上具有负位移间隔图型的第二区段；以及
具有参考间隔图型用于相对于该测量结构的该第一区段或该第二区段其中至少一者对该集成电路装置的该设计的列印影像中的位移进行校准的第三区段；
在晶圆上列印具有该测量结构的该集成电路装置的该设计以形成该列印影像；以及
识别比例因数以对该集成电路装置的该设计的该列印影像中的该位移进行校正。
10.如权利要求9所述的方法，其中该第三区段位于该第一区段与该第二区段之间。
11.如权利要求9所述的方法，其中该正位移间隔图型包括以第一距离彼此分开的第一组间隔元件、以及以第二距离彼此分开的第二组间隔元件。
12.如权利要求11所述的方法，其中该参考间隔图型仅包括该第一组间隔元件。
13.如权利要求11所述的方法，其中该正位移间隔图型沿着该测量结构，顺着第一方向自该第一组间隔元件转移至该第二组间隔元件。
14.如权利要求13所述的方法，其中该负位移间隔图型包括该第一组间隔元件及该第二组间隔元件，其中该负位移间隔图型顺着与该第一方向相反的第二方向自该第一组间隔元件转移至该第二组间隔元件。
15.如权利要求9所述的方法，更包含识别该集成电路装置的该列印影像中的相对位移。
16.如权利要求15所述的方法，其中该相对位移的该识别包括：
测量离该列印影像中该正位移间隔图型的第一间隔；以及
测量离该列印影像中该负位移间隔图型的第二间隔。
17.如权利要求16所述的方法，根据下列公式计算该相对位移：
相对位移(RS)＝(该第一间隔-该第二间隔)/2。
18.一种用于测量集成电路的影像的测量结构，该测量结构包含：
具有正位移间隔图型的第一区段；
该测量结构的对立侧上具有负位移间隔图型的第二区段，
其中该正位移间隔图型包括以第一距离彼此分开的第一组间隔元件、以及以与该第一距离相异的第二距离彼此分开的第二组间隔元件；以及
具有参考间隔图型用于对该测量结构的该第一区段或该第二区段其中至少一者的列印影像中的位移进行校准的第三区段，其中该第三区段位于该第一区段与该第二区段之间。
19.如权利要求18所述的测量结构，其中该参考间隔图型仅包括该第一组间隔元件，其中该正位移间隔图型顺着第一方向自该第一组间隔元件转移至该第二组间隔元件。
20.如权利要求19所述的测量结构，其中该负位移间隔图型包括该第一组间隔元件及该第二组间隔元件，其中该负位移间隔图型顺着与该第一方向相反的第二方向自该第一组间隔元件转移至该第二组间隔元件。
CN201710627520.9A 2016-07-28 2017-07-28 集成电路成像时用以测量聚焦相依图型位移的结构及方法 Expired - Fee Related CN107665884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/222,096 US9899183B1 (en) 2016-07-28 2016-07-28 Structure and method to measure focus-dependent pattern shift in integrated circuit imaging
US15/222,096 2016-07-28

Publications (2)

Publication Number Publication Date
CN107665884A CN107665884A (zh) 2018-02-06
CN107665884B true CN107665884B (zh) 2020-05-08

Family

ID=61010133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710627520.9A Expired - Fee Related CN107665884B (zh) 2016-07-28 2017-07-28 集成电路成像时用以测量聚焦相依图型位移的结构及方法

Country Status (3)

Country Link
US (1) US9899183B1 (zh)
CN (1) CN107665884B (zh)
TW (1) TWI652714B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12100574B2 (en) * 2020-07-01 2024-09-24 Kla Corporation Target and algorithm to measure overlay by modeling back scattering electrons on overlapping structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910847A (en) * 1996-02-15 1999-06-08 U.S. Philips Corporation Method of determining the radiation dose in a lithographic apparatus
US7247843B1 (en) * 2006-05-11 2007-07-24 Massachusetts Institute Of Technology Long-range gap detection with interferometric sensitivity using spatial phase of interference patterns
CN101505969A (zh) * 2006-08-23 2009-08-12 E.I.内穆尔杜邦公司 在基材上形成功能材料图案的方法
CN104064515A (zh) * 2013-02-13 2014-09-24 格罗方德半导体公司 利用自对准双图案化技术于网格外布线结构的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118440B2 (ja) * 1986-07-09 1995-12-18 東芝機械株式会社 電子ビ−ム描画装置
US6335784B2 (en) * 1996-01-16 2002-01-01 Canon Kabushiki Kaisha Scan type projection exposure apparatus and device manufacturing method using the same
US6628372B2 (en) * 2001-02-16 2003-09-30 Mccullough Andrew W. Use of multiple reticles in lithographic printing tools
SG138445A1 (en) * 2003-02-14 2008-01-28 Asml Netherlands Bv Device and method for wafer alignment with reduced tilt sensitivity
US6803291B1 (en) * 2003-03-20 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method to preserve alignment mark optical integrity
SG147288A1 (en) * 2003-04-29 2008-11-28 Asml Netherlands Bv Lithographic apparatus, device manufacturing method and angular encoder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910847A (en) * 1996-02-15 1999-06-08 U.S. Philips Corporation Method of determining the radiation dose in a lithographic apparatus
US7247843B1 (en) * 2006-05-11 2007-07-24 Massachusetts Institute Of Technology Long-range gap detection with interferometric sensitivity using spatial phase of interference patterns
CN101505969A (zh) * 2006-08-23 2009-08-12 E.I.内穆尔杜邦公司 在基材上形成功能材料图案的方法
CN104064515A (zh) * 2013-02-13 2014-09-24 格罗方德半导体公司 利用自对准双图案化技术于网格外布线结构的方法

Also Published As

Publication number Publication date
US9899183B1 (en) 2018-02-20
US20180033590A1 (en) 2018-02-01
TW201816830A (zh) 2018-05-01
CN107665884A (zh) 2018-02-06
TWI652714B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN104216234B (zh) 光刻系统光源对称性的检测方法
US4538105A (en) Overlay test wafer
US4475811A (en) Overlay test measurement systems
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
CN105573048B (zh) 一种光学临近修正模型的优化方法
CN101720474A (zh) 工艺窗发觉检测以及掩模层处光刻印刷问题的校正
CN110032037A (zh) 光学邻近修正方法及掩膜版的制作方法
CN106154741B (zh) 掩模板、散焦量的测试方法及其测试系统
CN112925177B (zh) 热点及工艺窗监测
CN112882346B (zh) 套刻补偿的方法及其系统
CN107665884B (zh) 集成电路成像时用以测量聚焦相依图型位移的结构及方法
US7084962B2 (en) Method for detecting positioning errors of circuit patterns during the transfer by means of a mask into layers of a substrate of a semiconductor wafer
JP2009270988A (ja) 重ね合わせずれ量算出方法及び半導体装置の製造方法
CN111508932B (zh) 套刻标记及套刻误差的测量方法
US9874821B2 (en) Method for hotspot detection and ranking of a lithographic mask
JP7339826B2 (ja) マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置
TW546683B (en) Enhanced overlay measurement marks for overlay alignment and exposure tool condition control
CN101713912A (zh) 光刻光掩模、对准方法和检验对准精确度的方法
US6338926B1 (en) Focus measurement method
US6800403B2 (en) Techniques to characterize iso-dense effects for microdevice manufacture
Hinnen et al. Scatterometry-based on-product focus measurement and monitoring
JP2007206333A (ja) フレア測定用マスク及びフレア測定方法
JP6356996B2 (ja) パターン形成方法、露光装置、および物品の製造方法
KR102663061B1 (ko) 마이크로리소그라픽 마스크, 그러한 마스크의 구조의 이미지의 에지 위치를 결정하기 위한 방법 및 그러한 방법을 실행하기 위한 시스템
KR100861376B1 (ko) 광 강도 프로파일을 이용한 광 근접효과 보정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210224

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200508

Termination date: 20210728

CF01 Termination of patent right due to non-payment of annual fee