CN107665824B - 一种FinFET器件及制备方法、电子装置 - Google Patents
一种FinFET器件及制备方法、电子装置 Download PDFInfo
- Publication number
- CN107665824B CN107665824B CN201610607628.7A CN201610607628A CN107665824B CN 107665824 B CN107665824 B CN 107665824B CN 201610607628 A CN201610607628 A CN 201610607628A CN 107665824 B CN107665824 B CN 107665824B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- seed layer
- fin material
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000003486 chemical etching Methods 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000003054 catalyst Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 2
- 150000002902 organometallic compounds Chemical group 0.000 claims description 2
- 239000012286 potassium permanganate Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 14
- 239000012212 insulator Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 239000012295 chemical reaction liquid Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052729 chemical element Inorganic materials 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种FinFET器件及制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上依次形成有鳍片材料层和种子层；在所述种子层上形成具有开口图案的掩膜层，所述开口图案露出所述种子层；在露出的所述种子层上形成蚀刻催化剂层；以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助执行化学蚀刻，以在所述种子层和所述鳍片材料层中形成开口和通过所述开口间隔的鳍片。所述方法使制备得到的FinFET器件中具有良好的轮廓，从而提高了所述半导体器件的性能和良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种FinFET器件及制备方法、电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
目前工艺中通常在应力弛豫衬底SixGey(strain relaxed buffer SixGey)上生长拉应力的Ge，形成鳍片，最后外延生长外延源/漏应力源，以形成额外的应力增加。
外延限定的FinFET(Epi-defined FinFET)对于阈值电压的变化体现出更好的性能。因此如何更加有效的制备所述外延限定的FinFET器件成为目前解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种FinFET器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有鳍片材料层和种子层；
在所述种子层上形成具有开口图案的掩膜层，所述开口图案露出所述种子层；
在露出的所述种子层上形成蚀刻催化剂层；
以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助执行化学蚀刻，以在所述种子层和所述鳍片材料层中形成开口和通过所述开口间隔的鳍片。
可选地，形成所述开口和所述鳍片的步骤包括：
以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助蚀刻所述种子层，以在所述种子层中形成所述开口；
以所述掩膜层和所述种子层为掩膜、以所述蚀刻催化剂层为辅助蚀刻所述鳍片材料层，以形成所述鳍片。
可选地，蚀刻所述种子层的步骤中所述蚀刻液包括H2O2和H2SO4。
可选地，蚀刻所述鳍片材料层的步骤中所述蚀刻液包括HF和KMnO4。
可选地，所述鳍片材料层包括三五族鳍片材料层。
可选地，所述鳍片材料层包括InGaAs层。
可选地，所述种子层选用InP层。
可选地，所述种子层的形成方法包括金属有机化合物化学气相沉积。
可选地，通过电子束蒸发的方法形成所述蚀刻催化剂层。
可选地，所述方法还包括去除所述掩膜层和所述蚀刻催化剂层的步骤。
可选地，所述方法还包括通过HCl和H3PO4去除所述种子层的步骤，以露出所述鳍片。
本发明还提供了一种FinFET器件，所述FinFET器件通过上述方法制备得到。
本发明还提供了一种电子装置，所述电子装置包括上述的FinFET器件。
为了解决目前工艺中存在的问题，本发明提供了一种FinFET器件的制备方法，所述方法首先在半导体衬底上形成鳍片材料层，例如InGaAs材料，然后在所述鳍片材料层上形成种子层，并在图案化所述种子层之后形成催化剂层，最后通过金属辅助化学蚀刻(Metal-Assisted Chemical Etching)的方法蚀刻所述鳍片材料层，形成鳍片，其中所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)具有高度的选择性，从而制备得到更大高宽比(High-aspect-ratio)的FinFET器件，更重要的是通过所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)还可以保证所述更大高宽比(High-aspect-ratio)的FinFET器件免受损坏，使制备得到的FinFET器件中具有良好的轮廓，从而提高了所述半导体器件的性能和良率。
本发明的FinFET器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述FinFET器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述FinFET器件的制备工艺流程图；
图2a-2f示出了本发明所述FinFET器件的制备方法依次实施所获得结构的剖面示意图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种FinFET器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有鳍片材料层和种子层；
在所述种子层上形成具有开口图案的掩膜层，所述开口图案露出所述种子层；
在露出的所述种子层上形成蚀刻催化剂层；
以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助执行化学蚀刻，以在所述种子层和所述鳍片材料层中形成开口和通过所述开口间隔的鳍片。
可选地，所述方法还包括去除所述掩膜层和所述蚀刻催化剂层的步骤，以露出所述种子层。
所述方法还包括通过HCl和H3PO4去除所述种子层的步骤，以露出所述鳍片。
其中，在本发明中所述化学蚀刻为金属辅助化学蚀刻方法(Metal-AssistedChemical Etching)，即在蚀刻的底部形成种子层，然后依次形成待蚀刻的材料，最后形成金属层，在所述金属层作为催化剂的前提下进行化学蚀刻，所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)具有高度的选择性，从而制备得到更大高宽比(High-aspect-ratio)的FinFET器件，更重要的是通过所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)还可以保证所述更大高宽比(High-aspect-ratio)的FinFET器件免受损坏，使制备得到的FinFET器件中的鳍片具有良好的轮廓，从而提高了所述半导体器件的性能和良率。
具体地，在本发明中所述种子层选用InP层，但并不局限于所述示例。
其中，所述蚀刻催化剂层包括金属层，例如可以选用Au，但是并不局限于所述示例。
其中，所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)对所述种子层和所述半导体衬底以及所述金属层具有很大的蚀刻选择比，在去除所述种子层的过程中不会对所述半导体衬底以及所述金属层造成任何影响。
其中，形成所述开口和所述鳍片的步骤包括：
以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助化学蚀刻所述种子层，以在所述种子层中形成所述开口；
其中，在该步骤中可以选用H2SO4和H2O2中的一种或多种作为反应液进行反应，以在所述种子层中形成所述开口。
然后以所述掩膜层和所述种子层为掩膜、以所述蚀刻催化剂层为辅助化学蚀刻所述鳍片材料层，以在所述鳍片材料层中形成所述鳍片。
其中，在该步骤中可以选用HF和KMnO4中的一种或多种作为反应液进行反应，以在所述鳍片材料层中形成所述鳍片。
其中，所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)的蚀刻温度可以为室温。
通过所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)可以使制备得到的鳍片的高宽比(High-aspect-ratio)达到45:1以上，而且还可以保证所述鳍片轮廓具有良好的性能，不会发生轮廓缺陷，从而提高了所述半导体器件的性能和良率。
可选地，所述鳍片材料层包括三五族鳍片材料层。
其中所述三五族鳍片材料层具有如下优点：
(1)工艺成本相对较小，相比SOI片廉价很多；
(2)由于采用锗、三五族衬底，所以器件的迁移率比较高，因此可以获得较大的开态电流，其中所述开态电流与关态电流的比值可以达到106以上；
(3)可以有效的调节器件的阈值电压。
其中所述三五族鳍片材料层是指包括化学元素周期表中第三主族IIIA和第五主族VA的半导体材料，例如InGaAs等，但是具体的鳍片的种类以及组成可以根据实际需要进行选择。
其中，所述鳍片材料层可以为晶体结构，其晶格常数的范围并不局限于某一数值范围。
进一步，所述鳍片材料层可以通过金属有机化合物化学气相沉积(Metal-organicChemical Vapor Deposition，MOCVD)的方法形成。
其中，通过金属有机化合物化学气相沉积(Metal-organic Chemical VaporDeposition，MOCVD)形成的所述三五族鳍片材料层的性能更加优异，可以进一步提高所述半导体器件的性能和良率。
为了解决目前工艺中存在的问题，本发明提供了一种FinFET器件的制备方法，所述方法首先在半导体衬底上形成鳍片材料层，例如InGaAs材料，然后在所述鳍片材料层上形成种子层，并在图案化所述种子层之后形成催化剂层，最后通过金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)的方法蚀刻所述鳍片材料层，形成鳍片，其中所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)具有高度的选择性，从而制备得到更大高宽比(High-aspect-ratio)的FinFET器件，更重要的是通过所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)还可以保证所述更大高宽比(High-aspect-ratio)的FinFET器件免受损坏，使制备得到的FinFET器件中具有良好的轮廓，从而提高了所述半导体器件的性能和良率。
本发明的FinFET器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述FinFET器件，因而同样具有上述优点。
实施例一
下面参考图1和图2a-2f对本发明的FinFET器件的制备方法做详细描述，图1示出了本发明所述FinFET器件的制备工艺流程图；图2a-2f示出了本发明所述FinFET器件的制备方法依次实施所获得结构的剖面示意图。
本发明提供一种FinFET器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有鳍片材料层和种子层；
步骤S2：在所述种子层上形成具有开口图案的掩膜层，所述开口图案露出所述种子层；
步骤S3：在露出的所述种子层上形成蚀刻催化剂层；
步骤S4：以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助执行化学蚀刻，以在所述种子层和所述鳍片材料层中形成开口和通过所述开口间隔的鳍片。
下面，对本发明的FinFET器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底(图中未示出)，在所述半导体衬底上依次形成有鳍片材料层201和种子层202。
具体地，如图2a所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中半导体衬底选用硅。
在所述半导体衬底上依次形成鳍片材料层201和种子层202，其中，所述鳍片材料层201包括三五族鳍片材料层。
其中所述三五族鳍片材料层具有如下优点：
(1)工艺成本相对较小，相比SOI片廉价很多；
(2)由于采用锗、三五族衬底，所以器件的迁移率比较高，因此可以获得较大的开态电流，其中所述开态电流与关态电流的比值可以达到106以上；
(3)可以有效的调节器件的阈值电压。
其中所述三五族鳍片材料层是指包括化学元素周期表中第三主族IIIA和第五主族VA的半导体材料，例如InGaAs等，但是具体的鳍片的种类以及组成可以根据实际需要进行选择。
其中，所述鳍片材料层可以为晶体结构，其晶格常数的范围并不局限于某一数值范围。
进一步，所述鳍片材料层可以通过金属有机化合物化学气相沉积(Metal-organicChemical Vapor Deposition，MOCVD)的方法形成。
其中，通过金属有机化合物化学气相沉积(Metal-organic Chemical VaporDeposition，MOCVD)形成的所述三五族鳍片材料层的性能更加优异，可以进一步提高所述半导体器件的性能和良率。
在本发明中所述种子层选用InP层，但并不局限于所述示例。
执行步骤二，在所述种子层上形成具有开口图案的掩膜层203，所述开口图案露出所述种子层。
具体地，如图2a所示，在该步骤中所述掩膜层203可以选用氢-倍半硅氧烷Hydrogen silesquioxane(HSQ)材料。
图案化所述掩膜层203以形成开口图案，例如形成图案化的光刻胶层，以光刻胶层为掩膜蚀刻所述掩膜层。
在该步骤中所述图案化方法可以选用电子束图案化(E-beam patterning)方法。
执行步骤三，在露出的所述种子层上形成蚀刻催化剂层204。
具体地，如图2b所示，在所述掩膜层203以及露出的所述种子层上形成蚀刻催化剂层204。
其中，所述蚀刻催化剂层204包括金属层，例如可以选用Au，但是并不局限于所述示例。
其中，在该步骤中选用电子束蒸发(E-beam evaporation)的方法形成所述蚀刻催化剂层204，例如通过电子束蒸发镀膜工艺形成金属Au的薄层。
其中，所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)对所述种子层和所述蚀刻催化剂层(金属层)具有很大的蚀刻选择比，在去除所述种子层的过程中不会对所述半导体衬底以及所述金属层造成任何影响。
执行步骤四，以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助执行化学蚀刻，以在所述种子层和所述鳍片材料层中形成开口和通过所述开口间隔的鳍片。
具体地，其中，形成所述开口和所述鳍片的步骤包括：
步骤1：以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助化学蚀刻所述种子层，以在所述种子层中形成所述开口；
步骤2：然后以所述掩膜层和所述种子层为掩膜、以所述蚀刻催化剂层为辅助化学蚀刻所述鳍片材料层，以在所述鳍片材料层中形成所述鳍片。
具体地，如图2c所示，在所述步骤1中可以选用H2SO4和H2O2中的一种或多种作为反应液进行反应，以在所述种子层中形成所述开口。
例如选用H2SO4和H2O2作为反应液进行反应，以在所述种子层中形成所述开口。
具体地，如图2d所示，其中，在所述步骤2中可以选用HF和KMnO4中的一种或多种作为反应液进行反应，以在所述鳍片材料层中形成所述鳍片。
例如选用HF和KMnO4作为反应液进行反应，以在所述鳍片材料层中形成所述鳍片。
其中，所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)的蚀刻温度可以为室温。
通过所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)可以使制备得到的鳍片的高宽比(High-aspect-ratio)达到45:1以上，而且还可以保证所述鳍片轮廓具有良好的性能，不会发生轮廓缺陷，从而提高了所述半导体器件的性能和良率。
其中，所述鳍片可以包括相互间隔的若干列，例如所述鳍片可以平行设置或者所述鳍片呈相互嵌套的环形结构等，并不局限于某一种。
执行步骤五，去除所述掩膜层和所述蚀刻催化剂层，以露出所述种子层。
具体地，如图2e所示，所述去除方法可以选用与所述半导体衬底具有较大蚀刻选择比的方法。
执行步骤六，去除所述种子层，以露出所述鳍片。
具体地，如图2f所示，在该步骤中通过HCl和H3PO4去除所述种子层，以露出所述鳍片。
在该步骤中选用HCl和H3PO4对所述种子层和所述鳍片材料层的蚀刻选择比在1000以上，因此可以保证在完全去除所述种子层的同时避免对所述鳍片的损坏。
例如，在本申请中所述种子层为InP，所述鳍片为InGaAs时，选用HCl和H3PO4的蚀刻选择比更大，远大于1000。
其中，所述HCl和H3PO4的体积比1:3。
至此，完成了本发明实施例的FinFET器件的制备方法的相关步骤的介绍。所述方法还可以包括形成晶体管的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
为了解决目前工艺中存在的问题，本发明提供了一种FinFET器件的制备方法，所述方法首先在半导体衬底上形成鳍片材料层，例如InGaAs材料，然后在所述鳍片材料层上形成种子层，并在图案化所述种子层之后形成催化剂层，最后通过金属辅助化学蚀刻(Metal-Assisted Chemical Etching)的方法蚀刻所述鳍片材料层，形成鳍片，其中所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)具有高度的选择性，从而制备得到更大高宽比(High-aspect-ratio)的FinFET器件，更重要的是通过所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)还可以保证所述更大高宽比(High-aspect-ratio)的FinFET器件免受损坏，使制备得到的FinFET器件中具有良好的轮廓，从而提高了所述半导体器件的性能和良率。
实施例二
本发明还提供了一种FinFET器件，所述FinFET器件包括：
半导体衬底；
鳍片，位于所述半导体衬底上方。
其中，所述鳍片包括相互间隔的若干列。
其中，所述鳍片可以包括相互间隔的若干列，例如所述鳍片可以平行设置或者所述鳍片呈相互嵌套的环形结构等，并不局限于某一种。
其中，所述FinFET器件包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该实施例中半导体衬底选用硅。
其中，所述鳍片包括三五族材料。
其中所述三五族材料具有如下优点：
(1)工艺成本相对较小，相比SOI片廉价很多；
(2)由于采用锗、三五族衬底，所以器件的迁移率比较高，因此可以获得较大的开态电流，其中所述开态电流与关态电流的比值可以达到106以上；
(3)可以有效的调节器件的阈值电压。
其中所述三五族鳍片材料层是指包括化学元素周期表中第三主族IIIA和第五主族VA的半导体材料，例如InGaAs等，但是具体的半导体材料的种类以及组成可以根据实际需要进行选择。
其中所述三五族鳍片材料层是指包括化学元素周期表中第三主族IIIA和第五主族VA的半导体材料，例如InGaAs等，但是具体的鳍片的种类以及组成可以根据实际需要进行选择。
其中，所述鳍片材料层可以为晶体结构，其晶格常数的范围并不局限于某一数值范围。
进一步，所述鳍片材料层可以通过金属有机化合物化学气相沉积(Metal-organicChemical Vapor Deposition，MOCVD)的方法形成。
其中，通过金属有机化合物化学气相沉积(Metal-organic Chemical VaporDeposition，MOCVD)形成的所述三五族鳍片材料层的性能更加优异，可以进一步提高所述半导体器件的性能和良率。
本发明中所述鳍片通过金属辅助化学蚀刻方法(Metal-Assisted ChemicalEtching)形成。
其中，本发明中所述金属辅助化学蚀刻方法(Metal-Assisted ChemicalEtching)包括：在蚀刻的底部形成种子层，然后依次形成待蚀刻的材料，最后形成金属层，在所述金属层作为催化剂的前提下进行化学蚀刻。
具体地，在本发明中所述种子层选用InP层，但并不局限于所述示例。
其中，所述蚀刻催化剂层包括金属层，例如可以选用Au，但是并不局限于所述示例。
其中，所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)对所述种子层和所述半导体衬底以及所述金属层具有很大的蚀刻选择比，在去除所述种子层的过程中不会对所述半导体衬底以及所述金属层造成任何影响。
其中，所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)的蚀刻温度可以为室温。
通过所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)可以使制备得到的鳍片的高宽比(High-aspect-ratio)达到45:1以上，而且还可以保证所述鳍片轮廓具有良好的性能，不会发生轮廓缺陷，从而提高了所述半导体器件的性能和良率。
为了解决目前工艺中存在的问题，本发明提供了一种FinFET器件的制备方法，所述方法首先在半导体衬底上形成鳍片材料层，例如InGaAs材料，然后在所述鳍片材料层上形成种子层，并在图案化所述种子层之后形成催化剂层，最后通过金属辅助化学蚀刻(Metal-Assisted Chemical Etching)的方法蚀刻所述鳍片材料层，形成鳍片，其中所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)具有高度的选择性，从而制备得到更大高宽比(High-aspect-ratio)的FinFET器件，更重要的是通过所述金属辅助化学蚀刻方法(Metal-Assisted Chemical Etching)还可以保证所述更大高宽比(High-aspect-ratio)的FinFET器件免受损坏，使制备得到的FinFET器件中具有良好的轮廓，从而提高了所述半导体器件的性能和良率。
本发明的FinFET器件，由于采用了上述制造方法，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括FinFET器件，该FinFET器件为前述实施例二中的FinFET器件，或根据实施例一所述的FinFET器件的制备方法所制得的FinFET器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述FinFET器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的FinFET器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的FinFET器件，或根据实施例一所述的FinFET器件的制备方法所制得的FinFET器件，所述FinFET器件的制备过程中先在半导体衬底上形成鳍片材料层，例如InGaAs材料，然后在所述鳍片材料层上形成种子层，并在图案化所述种子层之后形成催化剂层，最后通过金属辅助化学蚀刻(Metal-Assisted Chemical Etching)的方法蚀刻所述鳍片材料层，形成鳍片，其中所述金属辅助化学蚀刻方法(Metal-AssistedChemical Etching)具有高度的选择性，从而制备得到更大高宽比(High-aspect-ratio)的FinFET器件，更重要的是通过所述金属辅助化学蚀刻方法(Metal-Assisted ChemicalEtching)还可以保证所述更大高宽比(High-aspect-ratio)的FinFET器件免受损坏，使制备得到的FinFET器件中具有良好的轮廓，从而提高了所述半导体器件的性能和良率。
本发明的电子装置，由于采用了上述FinFET器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种FinFET器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有鳍片材料层和种子层，所述种子层用以作为刻蚀所述鳍片材料层的掩膜；
在所述种子层上形成具有开口图案的掩膜层，所述开口图案露出所述种子层；
在露出的所述种子层上形成蚀刻催化剂层；
以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助执行化学蚀刻，以在所述种子层和所述鳍片材料层中形成开口和通过所述开口间隔的鳍片，其中，形成所述开口和所述鳍片的步骤包括：
以所述掩膜层为掩膜、以所述蚀刻催化剂层为辅助蚀刻所述种子层，以在所述种子层中形成所述开口；
以所述掩膜层和所述种子层为掩膜、以所述蚀刻催化剂层为辅助蚀刻所述鳍片材料层，以形成所述鳍片，以及其中，
以所述种子层和所述掩膜层为掩膜蚀刻所述鳍片材料层的步骤中采用的蚀刻液包括HF和KMnO4。
2.根据权利要求1所述的方法，其特征在于，蚀刻所述种子层的步骤中蚀刻液包括H2O2和H2SO4。
3.根据权利要求1所述的方法，其特征在于，所述鳍片材料层包括三五族鳍片材料层。
4.根据权利要求1或3所述的方法，其特征在于，所述鳍片材料层包括InGaAs层。
5.根据权利要求1所述的方法，其特征在于，所述种子层选用InP层。
6.根据权利要求1或5所述的方法，其特征在于，所述种子层的形成方法包括金属有机化合物化学气相沉积。
7.据权利要求1所述的方法，其特征在于，通过电子束蒸发的方法形成所述蚀刻催化剂层。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括去除所述掩膜层和所述蚀刻催化剂层的步骤。
9.根据权利要求1所述的方法，其特征在于，所述方法还包括通过HCl和H3PO4去除所述种子层的步骤，以露出所述鳍片。
10.一种FinFET器件，其特征在于，所述FinFET器件通过权利要求1至9之一所述方法制备得到。
11.一种电子装置，其特征在于，所述电子装置包括权利要求10所述的FinFET器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610607628.7A CN107665824B (zh) | 2016-07-28 | 2016-07-28 | 一种FinFET器件及制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610607628.7A CN107665824B (zh) | 2016-07-28 | 2016-07-28 | 一种FinFET器件及制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107665824A CN107665824A (zh) | 2018-02-06 |
| CN107665824B true CN107665824B (zh) | 2021-04-23 |
Family
ID=61113956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610607628.7A Active CN107665824B (zh) | 2016-07-28 | 2016-07-28 | 一种FinFET器件及制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107665824B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4146589A4 (en) * | 2020-05-05 | 2024-06-12 | Board of Regents, The University of Texas System | NANO-FABRICATION OF HIGH ASPECT RATIO NANOSTRUCTURES WITHOUT COLLAPSING |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103985755A (zh) * | 2013-02-08 | 2014-08-13 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
-
2016
- 2016-07-28 CN CN201610607628.7A patent/CN107665824B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103985755A (zh) * | 2013-02-08 | 2014-08-13 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| InP FinFETs with Damage-Free and Record High-Aspect-Ratio(45:1) Fins Fabricated by Metal-Assisted Chemical Etching;Yi Song et al;《2015 73rd Annual Device Research Conference(DRC)》;20150806;第252-254页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107665824A (zh) | 2018-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257505B2 (en) | Structures and formation methods of finFET device | |
| TWI594435B (zh) | 鰭式場效電晶體元件的形成方法 | |
| KR102175547B1 (ko) | 트랜지스터 채널 적용들을 위한 클래딩 이전의 Si 핀 엘리먼트들의 프리-스컬프팅 | |
| US9704867B2 (en) | Dual fin integration for electron and hole mobility enhancement | |
| US9620607B2 (en) | Gate all around device structure and Fin field effect transistor (FinFET) device structure | |
| US8823102B2 (en) | Device with a strained Fin | |
| US10312235B2 (en) | Method of forming fin shape structure having different buffer layers | |
| US20140042524A1 (en) | Device with a Vertical Gate Structure | |
| US9312258B2 (en) | Strained silicon structure | |
| KR20110011558A (ko) | 패턴 밀도를 배가하는 방법 | |
| TW202145571A (zh) | 具有未塌陷鰭片的積體電路裝置及處理鰭片以防止鰭片塌陷的方法 | |
| US9431303B2 (en) | Contact liners for integrated circuits and fabrication methods thereof | |
| WO2015096467A1 (en) | Manufacturing method for vertical channel gate-all-around mosfet by epitaxy processes | |
| CN109037214B (zh) | 一种半导体器件及其制备方法和电子装置 | |
| CN107665824B (zh) | 一种FinFET器件及制备方法、电子装置 | |
| CN107706113B (zh) | 一种FinFET器件及制备方法、电子装置 | |
| US10748900B2 (en) | Fin-based III-V/SI or GE CMOS SAGE integration | |
| CN107799593B (zh) | 一种垂直FinFET器件及其制备方法、电子装置 | |
| US10483167B2 (en) | Method for manufacturing dual FinFET device | |
| CN108933174B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107658268B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107622948B (zh) | 一种FinFET器件及制备方法、电子装置 | |
| US9105582B2 (en) | Spatial semiconductor structure and method of fabricating the same | |
| CN107482008B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107403754B (zh) | 一种半导体器件及其制作方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211216 Address after: 201203 5th floor, building 3, No. 18, Zhangjiang Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201203 Patentee after: Zhongxin Nanfang integrated circuit manufacturing Co.,Ltd. Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Patentee after: Semiconductor Manufacturing International (Beijing) Corp. Address before: 201203 18 Zhangjiang Road, Shanghai, Pudong New Area Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Patentee before: SMIC international integrated circuit manufacturing (Beijing) Co., Ltd |
|
| TR01 | Transfer of patent right |