CN107658318B - 像素结构、其制作方法以及使用其的显示器 - Google Patents

像素结构、其制作方法以及使用其的显示器 Download PDF

Info

Publication number
CN107658318B
CN107658318B CN201710893892.6A CN201710893892A CN107658318B CN 107658318 B CN107658318 B CN 107658318B CN 201710893892 A CN201710893892 A CN 201710893892A CN 107658318 B CN107658318 B CN 107658318B
Authority
CN
China
Prior art keywords
layer
substrate
metal layer
vertical projection
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710893892.6A
Other languages
English (en)
Other versions
CN107658318A (zh
Inventor
陈发祥
林世亮
吴彦佑
王培筠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN107658318A publication Critical patent/CN107658318A/zh
Application granted granted Critical
Publication of CN107658318B publication Critical patent/CN107658318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种像素结构，包含第一金属层、半导体层、隔离层以及第二金属层。第一金属层设置于基板上，并包含保护部及辅助部，其中辅助部不与保护部连接。半导体层设置于第一金属层上，且半导体层于基板的垂直投影与保护部于基板的垂直投影至少部分重叠。隔离层设置于半导体层上，其中至少一第一通孔贯穿隔离层。第二金属层设置于隔离层上，并具有第一连接部及第二连接部，其中第二连接部的至少一部分位于第一通孔内，且第二连接部于基板的垂直投影与辅助部于基板的垂直投影至少部分重叠。

Description

像素结构、其制作方法以及使用其的显示器
技术领域
本发明涉及一种像素结构、其制作方法以及使用其的显示器。
背景技术
于各式消费性电子产品之中，应用薄膜晶体管(thin film transistor；TFT)的液晶显示器已经被广泛地使用。液晶显示器主要是由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，薄膜晶体管阵列基板包含多个像素结构，薄膜晶体管阵列基板上设置有多个以阵列排列的薄膜晶体管，以及与每一个薄膜晶体管对应配置的像素电极。
一般而言，薄膜晶体管阵列基板的形成方式须通过多道工艺，例如显影工艺以及蚀刻工艺。然而，当结构越复杂时，光罩工艺所包含的曝光、显影以及蚀刻工艺也需要进行相对多次，也因此将会增加工艺成本，致使所制造的消费性电子产品的成本也连带增加。
发明内容
本发明内容之一实施方式提供一种显示器，包含像素结构，其中像素结构包含第一金属层、第二金属层、半导体层、隔离层、缓冲层以及贯穿隔离层或缓冲层的通孔。第一金属层包含保护部及辅助部，其中半导体层设置于第一金属层的保护部及第二金属层上方。第一金属层的保护部以及第二金属层可用以防止半导体层下方的杂质扩散或水气入侵至半导体层，从而降低杂质及水气对像素结构的使用寿命所造成的影响，并藉以提升像素结构的可靠度。第一金属层的辅助部可利于形成通孔的蚀刻工艺，从而改善其所可能衍伸的蚀刻均匀性问题。
本发明内容之一实施方式提供一种像素结构，包含第一金属层、半导体层、隔离层以及第二金属层。第一金属层设置于基板上，并包含保护部及辅助部，其中辅助部不与保护部连接。半导体层设置于第一金属层上，且半导体层于基板的垂直投影与保护部于基板的垂直投影至少部分重叠。隔离层设置于半导体层上，其中至少一第一通孔贯穿隔离层。第二金属层设置于隔离层上，并具有第一连接部及第二连接部，其中第二连接部的至少一部分位于第一通孔内，且第一连接部于基板的垂直投影与半导体层于基板的垂直投影至少部分重叠，而第二连接部于基板的垂直投影与辅助部于基板的垂直投影至少部分重叠。
于部分实施方式中，像素结构更包含第三金属层以及介电层。第三金属层设置于隔离层上，并具有栅极部及至少一线路部，其中栅极部于基板的垂直投影与半导体层于基板的垂直投影至少部分重叠，而线路部于基板的垂直投影与第二金属层的第二连接部于基板的垂直投影至少部分重叠。介电层覆盖第三金属层，其中第一通孔贯穿介电层与隔离层，第二通孔贯穿介电层与隔离层，且第二金属层的第一连接部通过第二通孔与半导体层电性连接。
于部分实施方式中，第三通孔贯穿介电层，且第二金属层的第二连接部通过第三通孔与第三金属层的线路部电性连接。
于部分实施方式中，像素结构更包含缓冲层以及第四金属层。缓冲层设置于第一金属层与半导体层之间，其中第一通孔贯穿缓冲层、介电层与隔离层。第四金属层设置于缓冲层与半导体层之间，其中第四金属层于基板的垂直投影与半导体层于基板的垂直投影至少部分重叠。
于部分实施方式中，半导体层具有至少一源极部、至少一漏极部以及至少一通道部，其中通道部于基板的垂直投影与第三金属层的栅极部于基板的垂直投影以及第四金属层于基板的垂直投影至少部分重叠。
于部分实施方式中，保护部于基板的垂直投影与第四金属层于基板的垂直投影至少部分重叠。
于部分实施方式中，第一通孔对应基板的一弯折部。
于部分实施方式中，辅助部与位于第一通孔内的部分第二连接部接触。
于部分实施方式中，第一金属层的材料包含钼。
本发明内容的一实施方式提供一种显示器，包含像素结构以及电路板，其中电路板与第二连接部电性连接。
本发明内容的一实施方式提供一种像素结构的制作方法，包含以下步骤。形成第一金属层于基板上，其中第一金属层包含保护部及辅助部，且辅助部不与保护部连接。形成主动元件于第一金属层上方，其中保护部于基板的垂直投影至少重叠于主动元件的通道部的一部分于基板的垂直投影。形成介电层于主动元件上。去除位于辅助部正上方的介电层的一部分，其中辅助部位于预定弯折区。对预定弯折区进行弯折步骤，以形成弯折部，且弯折部对应通孔。
于部分实施方式中，于去除位于辅助部正上方的部分介电层的步骤中，辅助部的一部分被去除，使得通孔的底部不与剩余的辅助部重叠。
于部分实施方式中，剩余的辅助部位于通孔的至少二侧。
于部分实施方式中，于去除位于辅助部正上方的部分介电层的步骤更包含形成光阻层于介电层上，其中光阻层具有至少一开口，且开口于基板的垂直投影与辅助部于基板的垂直投影至少部分重叠。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A为根据本发明内容的部分实施方式绘示显示器的上视示意图；
图1B绘示沿图1A的线段1B-1B的剖面示意图；
图2绘示图1B所示的结构的放大示意图；
图3绘示像素结构110A被弯折前的示意图；
图4A至图4I绘示制作图3的像素结构的制作流程图；
图5为根据本发明内容的部分实施方式绘示像素结构于被弯折前的示意图；
图6A为根据本发明内容的部分实施方式绘示像素结构于形成第一通孔的蚀刻工艺的剖面示意图；
图6B为图6A的辅助部的俯视示意图；
图6C绘示沿图6B的线段6C-6C的剖面示意图；
图6D为根据本发明内容的部分实施方式绘示图6A的像素结构于形成第二通孔、第三通孔以及第四金属层后的示意图。
其中，附图标记
100 显示器
102 盖板
104 电路板
106 驱动芯片
108 间隙物
110A、110B、110C 像素结构
112 基板
114 第一缓冲层
116 第一金属层
118 保护部
119、120、120’ 辅助部
122 第一隔离层
124 第二缓冲层
126 第二金属层
128 第二隔离层
129 第三隔离层
130 半导体层
132 源极部
134 通道部
136 漏极部
137 第三金属层
138 栅极部
139 线路部
140 介电层
142 第四金属层
144 第一连接部
146 第二连接部
200 玻璃基板
202 第一光阻层
204 第二光阻层
1B-1B、4G-4G、6C-6C 线段
A 预定弯折区
B 弯折部
O1 第一开口
O2 第二开口
O3 第三开口
S1 上表面
S2 下表面
T1 第一通孔
T2 第二通孔
T3 第三通孔
具体实施方式
以下将以附图发明本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明内容。也就是说，在本发明内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些习知惯用的结构与元件在图中将以简单示意的方式绘示之。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层是可以被理解的。但是这些元件、组件、区域、层不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层。因此，在下文中的一第一元件、组件、区域、层也可被称为第二元件、组件、区域、层，而不脱离本发明内容的本意。
在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电连接。
请先同时看到图1A及图1B，其中图1A为根据本发明内容的部分实施方式绘示显示器100的上视示意图，而图1B绘示沿图1A的线段1B-1B的剖面示意图。显示器100包含盖板102、电路板104、驱动芯片106、间隙物108以及像素结构110A。本实施例中，显示器100可以是穿戴式显示器，举例而言，图1A所绘的显示器100可以是类似手表样式，可用以向穿戴者提供影像信息。
盖板102可以是玻璃盖板，并设置在像素结构110A上。电路板104及驱动芯片106彼此电性连接，其中电路板104可以是软性电路板。像素结构110A可通过电路板104电性连接驱动芯片106。像素结构110A具有可挠性，并呈弯曲状。像素结构110A可与电路板104共同形成弯曲的层叠结构，其中驱动芯片106及间隙物108可被包覆在此层叠结构内，且盖板102与电路板104分别位在间隙物108的上侧及下侧。此外，间隙物108可做为此层叠结构的支撑结构。
像素结构110A的具体结构可如图2所示，图2绘示图1B所示的结构的放大示意图，为了不使附图过于复杂，图1B所绘示的盖板102未绘于图2的中。图2中，像素结构110A包含基板112、第一缓冲层114、第一金属层116、第一隔离层122、第二缓冲层124、第二金属层126、第二隔离层128、第三隔离层129、半导体层130、第三金属层137、介电层140、第四金属层142，其中像素结构110A的第四金属层142包含第一连接部144以及第二连接部146。
基板112例如是可挠式基板，其材料例如是聚酰亚胺(PI)、聚乙烯对苯二甲酸酯(PET)或是聚萘二甲酸乙二醇酯(PEN)。基板112具有弯折部B，其中基板112的弯折部B会与间隙物108的曲形轮廓共形。此外，第二连接部146可与电路板104电性连接。
图2所绘的像素结构110A为通过弯折其内结构所形成，然而，为了方便说明各元件之间的关系，以下将以像素结构110A被弯折前的状态做说明。请看到图3，图3绘示像素结构110A被弯折前的示意图，此外，对于以下所述的隔离层或缓冲层，其材料可以是无机材料，例如是氧化硅(SiOx)、氮化硅(SiNx)或是由氧化硅及氮化硅共同组成的复合层。
如图3所示，第一缓冲层114设置于基板112上，而第一金属层116设置于第一缓冲层114上，且第一隔离层122覆盖第一金属层116，使得第一金属层116会被夹于第一缓冲层114与第一隔离层122之间。第一金属层116包含保护部118及辅助部120及120’，其中含保护部118不与辅助部120及120’连接。此外，辅助部120及120’彼此会断开且其之间会存在间隙。
第二缓冲层124设置于第一隔离层122上，而第二金属层126设置于第二缓冲层124上，且第二隔离层128覆盖第二金属层126，使得第二金属层126会被夹于第二缓冲层124与第二隔离层128之间。第二金属层126于基板112的垂直投影可与第一金属层116的保护部118于基板112的垂直投影至少部分重叠，举例来说，第二金属层126于基板112的垂直投影与图3中最左侧的保护部118于基板112的垂直投影构成一个重叠区域，且此重叠区域的最小宽度可介于1微米与5微米之间。
半导体层130设置于第二隔离层128上，且第三隔离层129覆盖半导体层130，使得半导体层130会被夹于第二隔离层128与第三隔离层129之间。半导体层130于基板112的垂直投影会与第一金属层116的保护部118以及第二金属层126于基板112的垂直投影至少部分重叠。
半导体层130的材料例如是多晶硅(polysilicon)，并具有源极部132、通道部134以及漏极部136，其中源极部132以及漏极部136位于通道部134的两端。半导体层130可通过掺杂(doping)而定义出源极部132、通道部134以及漏极部136，其中所述的掺杂可以是重掺杂或是轻掺杂。此外，源极部132以及漏极部136可以是通过重掺杂定义，且通道部134与源极部132之间或是通道部134与漏极部136可存在轻掺杂的区域。
通道部134于基板112的垂直投影可与第二金属层126于基板112的垂直投影至少部分重叠。此外，第二金属层126于基板112的垂直投影面积可大于通道部134于基板112的垂直投影面积。第二金属层126于基板112的垂直投影的边界位置可超出通道部134于基板112的垂直投影的边界位置，且此超出的长度可介于0.5与5微米之间。
源极部132以及漏极部136于基板112的垂直投影可与第一金属层116的保护部118于基板112的垂直投影至少部分重叠。此外，第一金属层116的保护部118于基板112的垂直投影的边界位置可超出半导体层130于基板112的垂直投影的边界位置，且此超出的长度可介于0.5与3微米之间。除此之外，半导体层130于基板112的垂直投影可小于第一金属层116的保护部118以及第二金属层126共同于基板112的垂直投影，并落于其范围内。
通过以上配置，设置于基板112与半导体层130之间的第一金属层116的保护部118以及第二金属层126可做为隔离特征，其可用以防止半导体层130下方的杂质扩散或水气入侵至半导体层130。因此，可降低杂质及水气对像素结构110A造成影响，从而使像素结构110A具有较佳的可靠度及使用寿命。
第三金属层137及介电层140设置于第三隔离层129上，且介电层140覆盖第三金属层137，其中介电层140的材料可以是无机材料，像是氧化硅(SiOx)、氮化硅(SiNx)或是由氧化硅及氮化硅共同组成的堆叠结构(SiOx/SiNx或SiNx/SiOx)，且其可做为层间介质层(interlayer dielectrics；ILD)。第三金属层137包含栅极部138及线路部139，其中栅极部138及线路部139彼此电性连接，且栅极部138于基板112的垂直投影会与通道部134于基板112的垂直投影至少部分重叠。栅极部138与半导体层130的源极部132、通道部134以及漏极部136可共同形成主动元件，例如共同形成薄膜晶体管。于部分实施方式中，第一金属层116、第二金属层126以及第三金属层137可具有相等的电位。于其他实施方式中，第一金属层116以及第二金属层126的电位可以是浮置(floating)。
除此之外，于像素结构110A的结构中，其可具有多个通孔，此些通孔除了可使不同层间的金属层互相连接外，其中一部分的通孔可做为像素结构110A在弯折时候的弯折区。如图3所示，像素结构110A的结构具有第一通孔T1、第二通孔T2、第三通孔T3。
第一通孔T1贯穿第一隔离层122、第二缓冲层124、第二隔离层128、第三隔离层129及介电层140，请同时参考图2及图3，基板112位于第一通孔T1下方的部分对应弯折部B。换言之，当要将图3所示的像素结构110A弯折成为如图2所示的像素结构110A时，第一通孔T1的所在位置可视为像素结构110A的预定弯折区A，接着，可对此预定弯折区A进行弯折步骤。举例来说，于所进行的弯折步骤中，可弯折基板112位于第一通孔T1下方的部分，并使基板112的受弯折部分沿着图2的间隙物108的曲形轮廓产生变形，从而产生弯折部B。
于弯折后，如图2所示，基板112会自间隙物108的上表面S1延伸至间隙物108的下表面S2，其中间隙物108的上表面S1及下表面S2彼此相对。此外，于弯折后，基板112会位于电路板104与半导体层130之间。
请再回到图3，第二通孔T2贯穿第三隔离层129及介电层140，其中第二通孔T2可采成对的方式配置，且成对的第二通孔T2的配置位置可对应于半导体层130的源极部132及漏极部136。第三通孔T3贯穿介电层140，其中第三通孔T3可采成对的方式配置，且成对的第三通孔T3的配置位置可对应于第三金属层137的线路部139。
第四金属层142设置于介电层140上，并具有第一连接部144及第二连接部146。第一连接部144于基板112的垂直投影与半导体层130于基板112的垂直投影至少部分重叠，且部分的第一连接部144会位于第二通孔T2内，其中位于第二通孔T2内的第一连接部144会接触半导体层130的源极部132及漏极部136，使得第一连接部144可电性连接源极部132及漏极部136。第二连接部146于基板112的垂直投影会与第一金属层116的辅助部120及120’于基板112的垂直投影至少部分重叠，且部分的第二连接部146会分别位于第一通孔T1及第三通孔T3内。位于第一通孔T1内的第二连接部146的底部部分可与第一金属层116的辅助部120及120’接触。位于第三通孔T3内的第二连接部146接触第三金属层137的线路部139，使得第二连接部146可电性连接第三金属层137。
像素结构110A的主动元件可通过第四金属层142与外部装置电性连接，并藉此控制其驱动与否。举例而言，由于第二连接部146也电性连接电路板104(请见图2)，故电路板104(请见图2)可通过第二连接部146及第三金属层137的线路部139电性连接第三金属层137的栅极部138，从而使驱动芯片106(请见图2)可驱动对应栅极部138的主动元件。
另一方面，第一金属层116的辅助部120及120’可利于形成第一通孔T1的蚀刻工艺，从而改善其所可能衍伸的蚀刻均匀性问题，请看到图4A至图4I，其中图4A至图4I绘示制作图3的像素结构110A的制作流程图。
如图4A所示，可先将基板112配置在玻璃基板200上，而接着再于基板112上形成第一缓冲层114。于第一缓冲层114形成后，可再通过一道图案化工艺形成第一金属层116的保护部118及辅助部119，即保护部118及辅助部119是通过对同一金属膜材进行图案化所形成，其中辅助部119的形成位置可设计为位于图3的预定弯折区A内。于所进行的图案化工艺中，第一金属层116的保护部118及辅助部119彼此会断开，即保护部118不与辅助部119连接，且第一金属层116的辅助部119可呈现多个互相平行的条状图案，如图4B所示，其中图4B为沿俯视视角看向图4A的辅助部119。此外，第一金属层116的材料可以包含钼、钛或是其他可耐温400度以上的金属材料，且第一金属层116的厚度可以介于50微米与300微米之间。
如图4C所示，可形成覆盖第一金属层116的第一隔离层122，并接着再于第一隔离层122上形成第二缓冲层124。于第二缓冲层124形成后，再通过一道图案化工艺形成第二金属层126。此外，第二金属层126的材料可以包含钼，且第二金属层126的厚度可以介于50微米与300微米之间。
如图4D所示，可形成覆盖第二金属层126的第二隔离层128，并接着再依序形成半导体层130、第三隔离层129、第三金属层137、第四金属层142以及介电层140。同前所述，于形成半导体层130后，可通过掺杂而定义出半导体层130的源极部132、通道部134以及漏极部136。半导体层130与第一金属层116以及第二金属层126之间的相对位置关系可同前所述，在此不再赘述。
于形成第三金属层137的工艺中，可通过一道图案化工艺形成第三金属层137的栅极部138及线路部139，即栅极部138及线路部139是通过对同一金属膜材进行图案化所形成，其中半导体层130的源极部132、通道部134以及漏极部136以及第三金属层137的栅极部138可共同形成主动元件。
于介电层140形成后，可于介电层140上形成第一光阻层202，并接着对第一光阻层202进行曝光及显影工艺，以使接着第一光阻层202具有第一开口O1，其中第一开口O1会对应地形成在第一金属层116的辅助部119的上方。
如图4D及图4E所示，可通过具有第一开口O1的第一光阻层202进行蚀刻工艺，从而形成第一通孔T1，其中第一通孔T1的位置会对应于第一开口O1的位置。于进行蚀刻工艺的期间，第一开口O1下方的介电层140、第三隔离层129、第二隔离层128、第二缓冲层124、第一隔离层122将会依序被部分去除。
于第一隔离层122逐渐被去除的期间，辅助部119的一部分的上表面也会渐暴露出来，其中暴露出来的辅助部119也会于蚀刻工艺中渐被去除。在第一隔离层122与辅助部119选用不同材料的条件下，第一隔离层122与辅助部119于蚀刻工艺中的蚀刻速率也会不同，举例而言，第一隔离层122与辅助部119的材料可以分别是氧化硅及钼，且氧化硅及钼于同一蚀刻工艺会有相异的蚀刻速率，其中于图4E所进行的蚀刻工艺中，氧化硅的蚀刻速率会大于钼的蚀刻速率。因此，当第一隔离层122尚未被完全去除且辅助部119已渐开始暴露出来的时候，可藉由第一隔离层122与辅助部119的蚀刻选择比，而将第一通孔T1内的第一隔离层122去除干净或留下少许不影响像素结构的残留物，并使得第一通孔T1底部处的表面有较佳的均匀性。
此外，于蚀刻工艺进行后，辅助部119的一部分会被去除，而辅助部119的另一部分会留存于像素结构110A中，其中辅助部119的剩余部分即对应图4E的辅助部120及120’。图4E中，辅助部120及120’位于第一通孔T1的至少二侧，且不会与第一通孔T1的底部重叠。
除此之外，请同时参考图4F及图4G，其中图4F为沿俯视视角看向图4E的辅助部120及120’的俯视示意图，图4G绘示沿图4F的线段4G-4G的剖面示意图。于图4E所进行的蚀刻工艺期间，当第一隔离层122被去除后，由于第一金属层116的辅助部119为多个互相平行的条状图案(如图4B所示)，故第一通孔T1对应处会有部分的第一缓冲层114未被辅助部119覆盖，其中此未被辅助部119覆盖的第一缓冲层114也会因蚀刻工艺而被去除。
对于辅助部119以及第一缓冲层114而言，于图4E所进行的蚀刻工艺中，由于第一缓冲层114的蚀刻速率会大于辅助部119的蚀刻速率，故在第一通孔T1对应处的辅助部119去除完毕前，第一通孔T1内未被辅助部119覆盖的第一缓冲层114会先被去除，并使得基板112的一部分经由第一通孔T1暴露出来。于蚀刻工艺结束后，第一通孔T1对应处被辅助部119覆盖的第一缓冲层114会被保留，而第一通孔T1对应处未被辅助部119覆盖的第一缓冲层114会被去除，且其下的基板112也会暴露出来。
于第一通孔T1形成后，去除第一光阻层202，于介电层140上形成第二光阻层204，如图4H所示。接着，再对第二光阻层204进行曝光及显影工艺，以使第二光阻层204层具有第二开口O2及第三开口O3。第二开口O2可采成对的方式配置，且分别对应地形成在半导体层130的源极部132及漏极部136的上方，以使成对的第二开口O2于基板112的垂直投影分别会与源极部132及漏极部136于基板112的垂直投影至少部分重叠。第三开口O3可采成对的方式配置，且分别对应地形成在第三金属层137的线路部139的上方，以使成对的第三开口O3于基板112的垂直投影分别会与线路部139于基板112的垂直投影至少部分重叠。
如图4H及图4I所示，可通过具有第二开口O2及第三开口O3的第二光阻层204进行蚀刻工艺，从而形成第二通孔T2及第三通孔T3，其中第二通孔T2及第三通孔T3的位置分别会对应于第二开口O2及第三开口O3的位置。于蚀刻工艺进行后，第二开口O2下方的介电层140与第三隔离层129以及第三开口O3下方的介电层140会被去除，使得半导体层130的源极部132及漏极部136以及第三金属层137的线路部139会被暴露出来。于第二通孔T2及第三通孔T3形成后，可先移除第二光阻层204，并再接着形成第四金属层142，即可完成像素结构110A。此外，第四金属层142形成后，可将玻璃基板200自像素结构110A脱离，如图3所示。
此外，第四金属层142可通过一道图案化工艺形成，其中第四金属层142的第一连接部144及第二连接部146可通过对同一金属膜材进行图案化形成。于所进行的图案化工艺中，第四金属层142的第一连接部144及第二连接部146彼此会断开，即第一连接部144不会与第二连接部146连接。此外，于形成第一金属层116及第四金属层142的图案化工艺中，其可使用相同的光罩，从而降低像素结构110A的制作成本。
当形成第一金属层116及第四金属层142的图案化工艺中所采用的光阻图案由相同光罩定义的情况下，第一金属层116于基板112的垂直投影与第四金属层142于基板112的垂直投影会大致相同。于第四金属层142形成后，同前所述，可进行弯折步骤，以使图3的像素结构110A成为如图2的像素结构110A，在此不再赘述。
于其他实施方式中，形成第一金属层116及第四金属层142的图案化工艺中所采用的光阻图案亦可由相异的光罩所定义，举例而言，请看到图5，图5为根据本发明内容的部分实施方式绘示像素结构110B于弯折前的示意图。如图5所示，当形成第一金属层116及第四金属层142的图案化工艺中所采用的光阻图案由相异光罩所定义的情况下，第一金属层116于基板112的垂直投影与第四金属层142于基板112的垂直投影的轮廓可不相同。
除此之外，于其他实施方式中，在形成第一通孔的蚀刻工艺中，辅助部可留存于第一通孔内。举例而言，请看到图6A，图6A为根据本发明内容的部分实施方式绘示像素结构110C于形成第一通孔T1的蚀刻工艺的剖面示意图，其中图6A所绘的结构可视为接续在图4D所绘的结构之后，且图6A所绘的结构为像素结构110C处于制作阶段的示意图。
图6A所进行的蚀刻工艺与图4E所进行的蚀刻工艺的至少一个差异点在于，于图6A所进行的蚀刻工艺中，第一通孔T1对应处的辅助部119未被完全去除，其厚度会因蚀刻而减少，其中第一通孔T1对应处的辅助部119的厚度会小于被第一隔离层122覆盖的辅助部120及120’的厚度。
请同时看到图6B及图6C，其中图6B为图6A的辅助部119、120及120’的俯视示意图，图6C绘示沿图6B的线段6C-6C的剖面示意图。同前所述，于图6A所进行的蚀刻工艺期间，由于第一金属层116的辅助部119为多个互相平行的条状图案，故会有部分的第一缓冲层114未被辅助部119覆盖，且此部分的第一缓冲层114会因蚀刻而被去除。
于图6A所进行的蚀刻工艺中，在第一通孔T1对应处的辅助部119的厚度因蚀刻而减少的同时，第一通孔T1对应处未被辅助部119覆盖的第一缓冲层114会渐渐被去除。对于辅助部119以及第一缓冲层114而言，由于第一缓冲层114的蚀刻速率大于辅助部119的蚀刻速率，故在第一通孔T1对应处的辅助部119去除完毕前，未被辅助部120覆盖的第一缓冲层114会先被去除完毕，并使得基板112的一部分经由第一通孔T1暴露出来，其中图6A所进行的蚀刻工艺会在辅助部119未被去除完毕前就中止。也就是说，蚀刻工艺结束后，辅助部120以及被辅助部120覆盖的第一缓冲层114会被保留，而未被辅助部120覆盖的第一缓冲层114会被去除，且其下的基板112也会暴露出来。
于第一通孔T1形成后，可去除第一光阻层202，并再接着进行如图4H至图4I所述的工艺，以完成像素结构110C的工艺。举例来说，请再同时参考图6A及图6D，其中图6D为根据本发明内容的部分实施方式绘示图6A的像素结构110C于形成第二通孔T2、第三通孔T3以及第四金属层142后的示意图。如图6D的像素结构110C所示，在进行如图4H至图4I所述的工艺后，第二通孔T2及第三通孔T3会形成在介电层140内，第四金属层142会形成在介电层140上，其中第四金属层142的第二连接部146会与第一通孔T1内的第一金属层116的辅助部119接触。另一方面，图6A的玻璃基板200可自像素结构110C脱离。于第四金属层142形成后，同前所述，可进行弯折步骤，在此不再赘述。
综合上述，本发明内容的显示器可为一种穿戴式显示器，且其包含了像素结构，其中像素结构包含第一金属层、第二金属层、半导体层、多层隔离层以及缓冲层，此外，像素结构中也具有贯穿隔离层或缓冲层的通孔。第一金属层包含保护部及辅助部，其中半导体层设置于第一金属层的保护部及第二金属层上方。第一金属层的保护部以及第二金属层可做为隔离特征，用以防止半导体层下方的杂质扩散或水气入侵至半导体层，从而降低杂质及水气对像素结构的使用寿命所造成的影响，并藉以提升像素结构的可靠度。另一方面，第一金属层的辅助部可利于形成通孔的蚀刻工艺，从而改善其所可能衍伸的蚀刻均匀性问题。换言之，第一金属层可通过其保护部及辅助部同时提供提升像素结构的可靠度以及改善于进行蚀刻工艺时所可能衍伸的蚀刻均匀性问题。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (14)

1.一种像素结构，其特征在于，包含：
一第一金属层，设置于一基板上，并包含一保护部及一辅助部，其中该辅助部不与该保护部连接；
一半导体层，设置于该第一金属层上，且该半导体层于该基板的垂直投影与该保护部于该基板的垂直投影至少部分重叠；
一隔离层，设置于该半导体层上，其中至少一第一通孔贯穿该隔离层；以及
一第二金属层，设置于该隔离层上，并具有一第一连接部及一第二连接部，其中该第二连接部的至少一部分位于该第一通孔内，且该第一连接部于该基板的垂直投影与该半导体层于该基板的垂直投影至少部分重叠，而该第二连接部于该基板的垂直投影与该辅助部于该基板的垂直投影至少部分重叠。
2.根据权利要求1所述的像素结构，其特征在于，更包含：
一第三金属层，设置于另一隔离层上，并具有一栅极部及至少一线路部，其中该栅极部于该基板的垂直投影与该半导体层于该基板的垂直投影至少部分重叠，而该线路部于该基板的垂直投影与该第二金属层的该第二连接部于该基板的垂直投影至少部分重叠；以及
一介电层，覆盖该第三金属层，其中该至少一第一通孔贯穿该介电层与该另一隔离层，至少一第二通孔贯穿该介电层与该另一隔离层，且该第二金属层的该第一连接部通过该第二通孔与该半导体层电性连接。
3.根据权利要求2所述的像素结构，其特征在于，至少一第三通孔贯穿该介电层，且该第二金属层的该第二连接部通过该第三通孔与该第三金属层的该线路部电性连接。
4.根据权利要求2所述的像素结构，其特征在于，更包含：
一缓冲层，设置于该第一金属层与该半导体层之间，其中该至少一第一通孔贯穿该缓冲层、该介电层与该隔离层；以及
一第四金属层，设置于该缓冲层与该半导体层之间，其中该第四金属层于该基板的垂直投影与该半导体层于该基板的垂直投影至少部分重叠。
5.根据权利要求4所述的像素结构，其特征在于，该半导体层具有至少一源极部、至少一漏极部以及至少一通道部，其中该通道部于该基板的垂直投影与该第三金属层的该栅极部于该基板的垂直投影以及该第四金属层于该基板的垂直投影至少部分重叠。
6.根据权利要求4所述的像素结构，其特征在于，该保护部于该基板的垂直投影与该第四金属层于该基板的垂直投影至少部分重叠。
7.根据权利要求1所述的像素结构，其特征在于，该第一通孔对应该基板的一弯折部。
8.根据权利要求1所述的像素结构，其特征在于，该辅助部与位于该第一通孔内的部分该第二连接部接触。
9.根据权利要求1所述的像素结构，其特征在于，该第一金属层的材料包含钼。
10.一种显示器，其特征在于，包含：
如权利要求1至9的任一项所述的像素结构；以及
一电路板，与该第二连接部电性连接。
11.一种像素结构的制作方法，其特征在于，包含：
形成一第一金属层于一基板上，其中该第一金属层包含一保护部及一辅助部，且该辅助部不与该保护部连接；
形成一主动元件于该第一金属层上方，其中该保护部于该基板的垂直投影至少重叠于该主动元件的一通道部的一部分于该基板的垂直投影；
形成一介电层于该主动元件上；
去除位于该辅助部正上方的该介电层的一部分，其中该辅助部位于一预定弯折区；以及
对该预定弯折区进行一弯折步骤，以形成一弯折部，且该弯折部对应一通孔。
12.根据权利要求11所述的像素结构的制作方法，其特征在于，于去除位于该辅助部正上方的该介电层的该部分的步骤中，该辅助部的一部分被去除，使得该通孔的底部不与剩余的该辅助部重叠。
13.根据权利要求12所述的像素结构的制作方法，其特征在于，剩余的该辅助部位于该通孔的至少二侧。
14.根据权利要求11所述的像素结构的制作方法，其特征在于，于去除位于该辅助部正上方的该介电层的该部分的步骤更包含：
形成一光阻层于该介电层上，其中该光阻层具有至少一开口，且该开口于该基板的垂直投影与该辅助部于该基板的垂直投影至少部分重叠。
CN201710893892.6A 2017-07-25 2017-09-28 像素结构、其制作方法以及使用其的显示器 Active CN107658318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106124948A TWI625823B (zh) 2017-07-25 2017-07-25 畫素結構、其製作方法以及使用其的顯示器
TW106124948 2017-07-25

Publications (2)

Publication Number Publication Date
CN107658318A CN107658318A (zh) 2018-02-02
CN107658318B true CN107658318B (zh) 2020-06-02

Family

ID=61116617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710893892.6A Active CN107658318B (zh) 2017-07-25 2017-09-28 像素结构、其制作方法以及使用其的显示器

Country Status (2)

Country Link
CN (1) CN107658318B (zh)
TW (1) TWI625823B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952867A (zh) * 2014-03-24 2015-09-30 元太科技工业股份有限公司 接触窗结构、像素结构及像素结构的制造方法
CN106910750A (zh) * 2017-04-24 2017-06-30 京东方科技集团股份有限公司 一种阵列基板、显示面板以及阵列基板的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104090402A (zh) * 2014-06-19 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952867A (zh) * 2014-03-24 2015-09-30 元太科技工业股份有限公司 接触窗结构、像素结构及像素结构的制造方法
CN106910750A (zh) * 2017-04-24 2017-06-30 京东方科技集团股份有限公司 一种阵列基板、显示面板以及阵列基板的制作方法

Also Published As

Publication number Publication date
CN107658318A (zh) 2018-02-02
TW201909337A (zh) 2019-03-01
TWI625823B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
US8264656B2 (en) Liquid crystal display and manufacturing method thereof
TWI238370B (en) Liquid crystal display device
US11003003B2 (en) Display device
US6911669B2 (en) Thin film transistor array panel
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
KR19990030267A (ko) 표시 장치와 그 제조 방법
JP2010128418A (ja) 液晶表示装置及びその製造方法
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
US20100245223A1 (en) Active matrix substrate and liquid crystal display device
KR101059024B1 (ko) 표시 장치
US20050029516A1 (en) [thin film transistor and pixel structure thereof]
CN113534561B (zh) 显示基板及其制造方法、显示装置
US9837449B2 (en) Display device with contact between an electrode of a thin film transistor and a pixel electrode
US7098970B2 (en) Liquid crystal display device and its manufacturing method
JP2015036819A (ja) 薄膜トランジスタ表示板
JP5324758B2 (ja) 薄膜トランジスタ、表示装置、およびその製造方法
JP2013025125A (ja) 表示装置
JP5090133B2 (ja) 液晶表示装置
CN107658318B (zh) 像素结构、其制作方法以及使用其的显示器
JP2002176179A (ja) 電気光学装置および電気光学装置の製造方法、並びに半導体装置
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
KR20150136363A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US20230367166A1 (en) Method of manufacturing active matrix substrate and liquid crystal display device
KR0174032B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant