CN107636850B - 低杂散场磁性存储器 - Google Patents

低杂散场磁性存储器 Download PDF

Info

Publication number
CN107636850B
CN107636850B CN201580080326.2A CN201580080326A CN107636850B CN 107636850 B CN107636850 B CN 107636850B CN 201580080326 A CN201580080326 A CN 201580080326A CN 107636850 B CN107636850 B CN 107636850B
Authority
CN
China
Prior art keywords
layer
saf
magnetic
fixed
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580080326.2A
Other languages
English (en)
Other versions
CN107636850A (zh
Inventor
B.S.多伊勒
K.奥古茨
K.P.奥布里恩
D.L.肯克
C.C.郭
M.L.多茨
S.苏里
R.S.周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107636850A publication Critical patent/CN107636850A/zh
Application granted granted Critical
Publication of CN107636850B publication Critical patent/CN107636850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

实施例包括一种装置，该装置包括：衬底；在衬底上的磁性隧道结（MTJ），该磁性隧道结包括固定层、自由层以及固定层和自由层之间的电介质层；以及第一合成反铁磁（SAF）层、第二SAF层以及在第一SAF层和第二SAF层之间的包括非磁性金属的中间层；其中，第一SAF层包括赫斯勒合金。本文描述了其它实施例。

Description

低杂散场磁性存储器
技术领域
本发明的实施例是在半导体器件、并且尤其是磁性存储器的领域中。
背景技术
如美国专利申请公开2015/0091110中所述，集成电路中的零件（feature）的缩放已经成为不断增长的半导体行业背后的驱动力。缩放到越来越小的零件使得能够在半导体芯片的有限地产上实现增加的功能单元密度。例如，缩小晶体管尺寸允许在芯片上并入增加数量的存储器器件，协助制造具有增加的容量的产品。然而，对于越来越多的容量的驱动并非没有问题。优化每个器件的性能的必要性变得愈发显著。
自旋转矩器件的操作是基于自旋转移转矩（STT）的现象。如果电流通过被称为固定磁性层的磁化层，则从磁化层输出的电流将被自旋极化。随着每个电子的通过，其自旋（角动量）将转移至下一个磁性层（称为自由磁性层）中的磁化，并且将引起对其磁化的小的改变。这实际上是转矩引起的磁化进动。由于电子的反射，转矩也施加在相关联的固定磁性层的磁化上。最后，如果电流超过某一临界值（其是由磁性材料及其环境引起的阻尼的函数），则自由磁性层的磁化将被电流脉冲切换（通常在约1-10纳秒中）。固定磁性层的磁化可以保持不变，因为相关联的电流低于其阈值（由于几何结构或者由于相邻的反铁磁层）。
自旋转移转矩可以用来翻转磁性随机存取存储器中的有源元件。与使用磁场翻转有源元件的传统磁性随机存取存储器（MRAM）相比，自旋转移转矩存储器（STTM）具有功耗更低和可扩缩性更好的优点。
附图说明
本发明实施例的特征和优点将从所附权利要求、对一个或多个示例实施例的以下详细描述以及对应附图中变得显而易见。在认为适当的时候，参考标号在附图当中被重复以指示对应的或类似的元件：
图1A至1D描绘了不均衡的磁边缘场或杂散场。
图2A至2D包括描绘了各种Hoffset水平。
图3A至3B描绘了本发明的实施例中的使用钌（Ru）的磁矩管理。
图4A至4D描绘了本发明的实施例中的使用Ru的磁矩管理。
图5包括一种系统，该系统包括在其内包括本发明的实施例的存储器单元。
具体实施方式
现在将参考附图，其中可以向类似的结构提供类似的后缀参考标号。为了更清楚地示出各个实施例的结构，本文包括的附图是半导体/电路结构的图示性表示。因此，例如在显微照片中，所制造的集成电路结构的实际外观可能看起来不同，但仍然包含所示实施例的要求保护的结构。此外，附图可能仅示出对于理解所示实施例有用的结构。本领域已知的附加结构可能未被包括以维持附图的简洁性。例如，并不一定示出了半导体器件的每一层。“一实施例”、“各个实施例”等指示这样描述的（一个或多个）实施例可以包括特定的特征、结构或特性，但不是每个实施例都必须包括所述特定特征、结构或特性。一些实施例可以具有针对其它实施例描述的特征中的一些特征、全部特征或者不包括这些特征中的任何特征。“第一”、“第二”、“第三”等描述了共同的对象，并且指示正引用的类似对象的不同实例。这样的形容词并不意味着这样描述的对象必须在时间上、空间上、在排位上或者以任何其它方式按照给定顺序。“连接”可以指示元件彼此直接物理或电气接触，并且“耦合”可以指示元件彼此相互协作或交互，但是它们可以或者可以不直接物理或电气接触。
如上所述，与传统的MRAM相比，STTM具有低功耗和良好的可扩缩性。然而，STTM在积极缩放时可能经受较差的稳定性。稳定性是基于STTM的器件和由此制造的存储器阵列的缩放所面临的最重要的问题之一。随着缩放继续，更小的存储器元件匹配成缩放的单元尺寸的需求驱动行业朝着垂直STTM的方向发展，对于小存储器元件尺寸而言垂直STTM具有更高的稳定性。
常见的垂直STTM是用材料层堆叠实现的，该材料层堆叠包括底部电极、固定磁性层、电介质层（例如，MgO）、自由磁性层（例如，CoFeB）、覆盖层（例如，Ta）和顶部电极。材料层堆叠的磁性隧道结（MTJ）部分包括固定磁性层、电介质层和自由磁性层。垂直STTM使用垂直MTJ（pMTJ）作为存储器元件。此材料堆叠是用于制造STTM的基本材料堆叠，并且可以以较高的复杂性来制造该材料堆叠。例如，还可以将反铁磁层包括在底部电极和固定磁性层之间。此外，电极自身可以包括具有不同属性的多个材料层。材料堆叠的最基本形式可以是平面内系统，其中，各磁性层的自旋与各层本身处于相同平面中。
对于pMTJ，更具体地，使用层或界面工程，可以将材料堆叠制造为提供垂直自旋系统。在示例中，将自由磁性层（例如，由CoFeB构成的自由磁性层）从用于平面内STTM器件的常规厚度减薄。减薄程度可足以使得从自由磁性层中的与电介质层中的氧相互作用（例如，与氧化镁（MgO）层相互作用）的铁/钴（Fe/Co）获得的垂直分量相对于自由CoFeB层的平面内分量占据主导。此示例提供了基于耦合到自由层的一个界面（即，CoFeB-MgO界面）的单层系统的垂直系统。来自MgO层的氧对CoFeB层中的表面铁/钴原子（Fe/Co）造成的氧化程度为自由层提供了强度（稳定性），以使之具有垂直占据主导的自旋态。固定磁性层的厚度也以与自由磁性层的厚度相同的方式确定磁化方向。其它因素也可以确定磁化方向。例如，诸如表面各向异性（取决于相邻层或铁磁层的多层组成）和/或晶体各向异性（取决于应力和晶格结构修改，诸如FCC、BCC或L10型晶体，其中L10是呈现垂直磁化的一类晶体种类）之类的因素也可以确定磁化方向。
上述常规堆叠未能提供高稳定性。稳定性被定义为两个磁态（例如，（1，0）（平行，反平行））之间的能量势垒。稳定性等于有效磁各向异性（Keff）、自由磁性层的厚度和自由磁性层的面积的乘积。申请人确定了pMTJ的可扩缩性在低于30 nm的临界维度（CD）时是个问题。例如，自由层的热稳定性随着结直径减小（即，随着缩放）而显著下降。对于任何pMTJ存储器器件的商业可行性而言，可需要诸如60 kT之类的期望热稳定性或工业标准。
缺乏稳定性常常是由于STTM堆叠的各层的磁性引起的边缘磁场（有时称为“杂散”场），所述STTM堆叠可以具有三个或更多个磁性层，每个磁性层具有它们自己的边缘场（如可以在图1A至1D中看到）。图1A示出了堆叠100，该堆叠100包括在隧穿势垒（未清楚示出）上的自由层101、固定层102、第一合成反铁磁层（SAF1）103、第二SAF（SAF2）104和边缘场107。SAF是由被非磁性层分开的两个或更多个薄铁磁层组成的人造反铁磁体。由于磁体103、104具有指向相反方向的磁矩，因此通过增加或减小层103、104中的任一层的磁性强度（厚度）来全局地均衡这些边缘场（诸如场HSF1 105和场HSF2 106）是可能的。来自层102、103的边缘场107正常地将会指向与层104的场107相反的方向。然而，如图1A所示，在这种特定情况下，累积矩或净矩是不均衡的，并且因此所有的净边缘场/净杂散场107指向一个方向（由此为自由层101产生Hoffset）。
图1B至1D图示出自由层101上的边缘场107。场107的圆圈和箭头示出了自由层101上的边缘场的方向（其中图1B至1D中的每一个的顶部图像从顶部视图示出了层101上的场107，其中图1B至1D中的每一个的底部图像从截面视图示出了层101上的场107）。图1B没有SAF层并且仅具有单个固定层（例如，层102不具有图1A的层103、104）。图1B非常不均衡，如大部分向下指向跨层101表面的场107所看到的那样。图1C除了固定层之外包括两个SAF层（类似于图1A）。然而，SAF场（HSF1和HSF2）是均衡的，所以层101上的所得到的场107仍然非常不均衡。图1C除了固定层之外包括两个SAF层（类似于图1A）。然而，HSF2是1.5倍的HSF1，这导致层101上的场107的更大均衡。在图1D中，层101上的“全局效应”可以被均衡，但是仍然存在缺乏均衡的“热点”，诸如区域108和109。换句话说，即使图1D比图1B和1C在全局上更均衡，但在图1D中，仍然存在磁矢量沿着自由层101的宽度的显著变化（即使跨层101的磁矢量（箭头）的净和加起来为零）。这意味着磁性自由层的不同部分更不稳定或更加稳定。这些变化可以被视为可引起器件降低其非易失性的弱点。因此，边缘场问题的解决方案是改变各层的磁性强度（如图1D中可见），直到边缘场全局均衡为止。然而，这引起自由层看到的边缘场的局部变化（也如图2D中可见）。
边缘场缺乏均衡可引起一个方向的有利切换和另一个方向的不利切换。这被称为“Hoffset”，并且在图2A至2D中进行论述。Hoffset对STTM的稳定性和临界切换电流具有重大影响。对于较不稳定的状态，这降低了单元的非易失性。对于更加稳定的状态，随着稳定性增加而增加的临界电流现在变得更加难以在写事件期间进行切换。
图2A至2D论述了Hoffset。具体地说，图2A至2C图示出示出零和非零Hoffset的磁滞图200、220和230。图2A图示出示出具有零磁偏移（Hoffset）的固定磁体的磁滞图200。这里，x轴描绘穿过pMTJ的磁场（Hext），并且y轴描绘跨pMTJ的电阻。当pMTJ的固定磁性层和自由磁性层相对于彼此具有反平行（AP）磁化取向时出现高电阻，而当pMTJ的固定磁性层和自由磁性层相对于彼此具有平行（P）磁化取向时出现低电阻。在AP和P取向之间切换状态出现在两个单独的磁切换场HSW1和HSW2处，其中HSW1是正磁切换场，并且HSW2是负磁切换场。Hoffset可以表达为：
Figure DEST_PATH_IMAGE001
磁滞图200中所示的Hoffset为零，因为HSW1和HSW2相对于零点的量值相等。本文描述的实施例提供了低到没有的Hoffset，但是其它实施例可以提供被配置为非零的Hoffset，如参考图2B至2C所描述的那样。图2B图示出示出具有负Hoffset的固定磁体的磁滞图220。由于HSW2相对于零点的量值大于HSW1相对于零点的量值，所以磁滞图220中所示的Hoffset为负。切换磁场中的差为Δ。图2C图示出示出具有正Hoffset的固定磁体的图230。由于HSW1相对于零点的量值大于HSW2相对于零点的量值，因此在磁滞图230中所示的Hoffset为正。切换磁场中的差为Δ。
因此，一个或多个实施例旨在增加自由层的稳定性（例如，热稳定性或在期望的操作温度处维持存储器状态的能力），并降低基于pMTJ的器件的Hoffset。这样的器件包括例如垂直STTM系统。应用可以包括pMTJ在嵌入式存储器、嵌入式非易失性存储器（NVM）、磁性随机存取存储器（MRAM）、NVM以及非嵌入式或独立式存储器中的使用。
具体而言，实施例通过解决pMTJ的自由层的局部尺度和全局尺度上的磁化偏移（Hoffset）问题（以减少不均衡的磁矢量的热点）来增加pMTJ的稳定性。这具有随着pMTJ面积的减小（即，利用积极缩放）而最小化Hoffset的效果。为了实现这一点，与改变SAF中的厚度（或层数）不同，实施例通过使用其磁矩根据添加到锰-镓晶格中的钌（Ru）的量而改变（磁矩与边缘场直接相关）的一类赫斯勒（Heusler）材料来减小SAF的磁场强度。如图3B中可见，在实施例中，包含Mn 301和Ga 302的晶格300被更改以包括Ru 303。Ru的添加引起两个子晶格的出现，每个子晶格指向相反的方向。例如，一个子晶格包括面向上的磁矢量304，该子晶格与具有面向下的磁矢量305的另一子晶格相对。如果足够的Ru 303总计达0.5，则一个子晶格更强。在0.5以上，另一个子晶格更强，并且磁矩改变方向。在0.5左右，诸如MnxRu1-xGa（其中X = 0.5），两个子晶格在磁矢量方面彼此均衡，并且净磁矩（以及因此的来自该材料的边缘场）被减小到零或接近零。这在图3A中示出，其中Ru含量在X轴上，并且净磁矩在Y轴上。
图4C示出了图4A的常规MTJ堆叠400的模拟结果。图4D示出图4B的低磁矩MTJ堆叠450实施例的模拟结果。具体而言，图4A示出了电介质402（例如，MgO）上的自由层401（例如，CoFeB）。参考层（也称为钉扎层或固定层）403（例如，CoFeB）在SAF1 404上。SAF1包括常规SAF材料，诸如Co/Pt的交替层。包括Ru的常规层405是在SAF1 404和SAF2 406之间。层406也可以包括Co/Pt。堆叠400引起从器件的中心（0）到器件的边缘（25 nm）的、源自作用在自由层上的每个堆叠的固定层、自由层看到的针对垂直杂散场（407）和径向杂散场（408）二者的高杂散场。这些场是强的（例如，＞ 500 Oe），并且是不均匀的，沿着周界（距自由层的中心接近25 nm）具有增加的强度。
相比之下，图4B示出了在电介质452（例如，MgO）上具有自由层451（例如，CoFeB）的堆叠450。参考层453（例如，CoFeB）是在SAF1 454上。层455包括Ru并在SAF1 454和SAF2 456之间。如图4D中可见，堆叠450引起从器件的中心（0）到器件的边缘（25 nm）的、源自作用在自由层上的每个堆叠的固定层的、自由层看到的针对垂直杂散场（457）和径向杂散场（458）二者的降低的杂散场。这些场低得多，并且朝向自由层的周界（接近25 nm）移动得更加均匀。可以看出，具有低矩Mn、Ru、Ga（MRG）成分的堆叠450与常规堆叠400相比将杂散场减小了三倍以上。
本文公开的各种实施例论述了pMTJ。然而，在备选实施例中，这些pMTJ中的任何都可以用MTJ代替。通过将pMTJ/MTJ堆叠的一个部分或节点（例如，图1的顶部电极101）耦合到位线并且将pMTJ/MTJ堆叠的另一节点（例如，图1的底部电极111）耦合到开关器件（诸如选择晶体管）的源极或漏极节点，可以将本文所述的任何pMTJ/MTJ用于存储器单元中。选择晶体管的源极节点和漏极节点中的另一节点可以耦合到存储器单元的源极线。选择晶体管的栅极可以耦合到字线。这样的存储器单元可以利用pMTJ/MTJ的TMR来存储存储器状态。本文提供的实施例提供了存储器状态的稳定性的增加。这样的实施例随后提供可以被缩放为低于例如22 nm CD的更稳定且功率效率更高的存储器单元。STT存储器单元可以耦合到感测放大器。多个STT存储器位单元可以可操作地彼此连接以形成存储器阵列，其中存储器阵列可被并入到非易失性存储器器件中。应当理解，选择晶体管可以连接到pMTJ/MTJ堆叠的顶部电极或底部电极。
图5包括可以包括上述存储器单元的系统。图5包括根据本发明的实施例的系统1000的框图。系统1000可以包括数百或数千个上述存储器单元，这些存储器单元对于系统1000中的存储器功能可以是关键的。系统1000可以包括例如移动计算节点，诸如蜂窝电话、智能电话、平板、超极本®、笔记本、膝上型计算机、个人数字助理和基于移动处理器的平台。这种存储器单元的稳定性和功率效率在存储器单元被大量部署时累积并且为此类计算节点提供显著的性能优势（例如，更长的电池寿命、在更宽的操作温度范围中的更长的存储器状态存储）。
示出的是包括第一处理元件1070和第二处理元件1080的多处理器系统1000。虽然示出了两个处理元件1070和1080，但是应当理解，系统1000的实施例也可以仅包括一个这样的处理元件。系统1000被图示为点对点互连系统，其中第一处理元件1070和第二处理元件1080经由点对点互连1050耦合。应当理解的是，所示出的互连中的任何或全部可以被实现为多点分支总线而不是点对点互连。如图所示，处理元件1070和1080中的每一个可以是多核处理器，包括第一处理器核和第二处理器核（即，处理器核1074a和1074b以及处理器核1084a和1084b）。这样的核1074、1074b、1084a、1084b可以被配置为执行指令代码。
每个处理元件1070、1080可以包括至少一个共享缓存或存储器单元，其可以包括本文描述的pMTJ/MTJ。共享缓存可以存储分别由处理器的一个或多个组件（诸如核1074a、1074b和1084a、1084b）利用的数据（例如，指令）。例如，共享缓存可以本地缓存存储在存储器1032、1034中的数据以供处理器的组件更快地访问。在一个或多个实施例中，共享缓存可以包括一个或多个中级缓存，诸如二级（L2）、三级（L3）、四级（L4）或其它级别的缓存、末级缓存（LLC）和/或其组合。
尽管仅示出有两个处理元件1070、1080，但是应当理解，本发明的范围不限于此。在其它实施例中，一个或多个附加的处理元件可以存在于给定处理器中。备选地，处理元件1070、1080中的一个或多个可以是除了处理器之外的元件，诸如加速器或现场可编程门阵列（其可以包括本文描述的MTJ/pMTJ）。例如，（一个或多个）附加处理元件可以包括与第一处理器1070相同的（一个或多个）附加处理器、与第一处理器1070异构或不对称的（一个或多个）附加处理器、加速器（诸如例如图形加速器或数字信号处理（DSP）单元）、现场可编程门阵列或任何其它处理元件。就包括架构、微架构、热耗、功耗特性等的一系列价值度量而言，在处理元件1070、1080之间可以存在各种差异。这些差异可以有效地显露出处理元件1070、1080之间的不对称性和异构性。对于至少一个实施例，各种处理元件1070、1080可以驻留在相同的管芯封装中。
第一处理元件1070还可以包括存储器控制器逻辑（MC）1072和点对点（P-P）接口1076和1078。类似地，第二处理元件1080可以包括MC 1082以及P-P接口1086和1088。MC1072和1082将处理器耦合到相应的存储器，即存储器1032和存储器1034，存储器1032和存储器1034可以是本地附接到相应处理器的主存储器的部分。存储器1032、1024可以包括本文描述的pMTJ/MTJ。虽然MC逻辑1072和1082被图示为集成到处理元件1070、1080中，但是对于备选实施例，MC逻辑可以是处理元件1070、1080之外的分立逻辑，而不是集成在其中。
第一处理元件1070和第二处理元件1080可以分别经由P-P接口1076、1086经由P-P互连1062、10104耦合到I/O子系统1090。如图所示，I/O子系统1090包括P-P接口1094和1098。此外，I/O子系统1090包括将I/O子系统1090与高性能图形引擎1038耦合的接口1092。在一个实施例中，可以使用总线来将图形引擎1038耦合到I/O子系统1090。备选地，点对点互连1039可以耦合这些组件。
进而，I/O子系统1090可以经由接口1096耦合到第一总线10110。在一个实施例中，第一总线10110可以是外围组件互连（PCI）总线或者诸如快速PCI总线或另一第三代I/O互连总线之类的总线，但本发明的范围不限于此。
如图所示，各种I/O设备1014、1024可以连同可将第一总线10110耦合到第二总线1020的总线桥1018一起耦合到第一总线10110。在一个实施例中，第二总线1020可以是低引脚数（LPC）总线。各种设备可以耦合到第二总线1020，这些设备包括例如键盘/鼠标1022、（一个或多个）通信设备1026（其可以进而与计算机网络通信）以及数据存储单元1028（诸如盘驱动器或另一大容量存储设备），数据存储单元1028在一个实施例中可以包括代码1030。代码1030可以包括用于执行上述方法中的一个或多个的实施例的指令。此外，音频I/O1024可以耦合到第二总线1020。
请注意，可设想其它实施例。例如，代替所示的点对点架构，系统可以实现多点分支总线或另一此类通信拓扑。此外，图5的元件可以备选地使用比图5中示出的集成芯片更多或更少的集成芯片来划分。例如，现场可编程门阵列可以与处理器元件和包括本文描述的pMTJ/MTJ的存储器共享单个晶圆。
如本文所使用的，“自由”磁性层是存储计算变量的磁性层。“固定”磁性层是具有固定磁化（比自由磁性层在磁性上更重）的磁性层。诸如隧穿电介质（例如，MgO）或隧穿氧化物之类的隧穿势垒是位于自由磁性层和固定磁性层之间的隧穿势垒。固定磁性层可以被图案化以创建到相关联的电路的输入和输出。可以通过在电流通过输入电极时的自旋转移转矩效应来写入磁化。可以经由在对输出电极施加电压时的TMR效应来读取磁化。在实施例中，电介质层（例如，电介质层105、107）的作用是引起大的磁阻比。磁阻是当两个铁磁层具有AP磁化时的电阻与具有平行磁化的状态的电阻之间的差异比。
本文描述的MTJ（诸如pMTJ）本质上起到电阻器的作用，其中取决于固定磁性层中和（一个或多个）自由磁性层（实施例可以具有一个或多个自由层）中的磁化的方向或取向，通过MTJ的电气路径的电阻可以存在于“高”或“低”的两个电阻状态。在自由磁性层中自旋方向向下（少数）的情况下，高电阻状态存在，其中（一个或多个）耦合的自由磁性层和主导的（即，最稳定的）固定磁性层中的磁化方向大体上彼此相反或AP。在（一个或多个）耦合的自由磁性层中自旋方向向上（大多数）的情况下，低电阻状态存在，其中在（一个或多个）耦合的自由磁性层和主导的固定磁性层（例如，最厚的Pt层或更多数量的Pt层）中的磁化方向大体上彼此对齐或P。应当理解，关于MTJ的电阻状态的术语“低”和“高”是相对于彼此的。换句话说，高电阻状态仅仅是比低电阻状态可检测地更高的电阻，并且反之亦然。因此，利用可检测的电阻差异，低电阻状态和高电阻状态可以表示不同的信息位（即，“0”或“1”）。
可以使用自旋极化电流来通过STT切换耦合的自由磁性层中的磁化方向。电流一般是非极化的（例如，由约50％的自旋向上和约50％的自旋向下的电子组成）。自旋极化电流是具有更多数量的电子为自旋向上或自旋向下的电流，其可以通过使电流通过固定磁性层来产生。来自固定磁性层的自旋极化电流的电子隧穿通过隧穿势垒或电介质层，并将其自旋角动量传递到自由磁性层，其中自由磁性层将会将其磁性方向从AP定向到主导固定磁性层的磁性方向或P。自由磁性层可以通过反转电流来返回到其原始取向。
因此，pMTJ可以通过其磁化状态来存储单个信息位（“0”或“1”）。存储在MTJ中的信息是通过驱动电流通过pMTJ来感测的。（一个或多个）自由磁性层不需要电力来保存其磁性取向。这样，当移除到设备的电力时，MTJ的状态被保留。因此，在实施例中，由堆叠100构成的STT存储器位单元是非易失性的。
本文中论述的各种实施例包括半导体衬底。这种衬底可以是大块半导体材料，这是晶圆的一部分。在实施例中，半导体衬底是作为已经从晶圆切割出的芯片的一部分的大块半导体材料。在实施例中，半导体衬底是诸如绝缘体上半导体（SOI）衬底之类的形成在绝缘体之上的半导体材料。在实施例中，半导体衬底是诸如在大块半导体材料之上延伸的翅片之类的突出结构。
以下示例涉及另外的实施例。
示例1包括一种装置，包括：衬底；在所述衬底上的磁性隧道结（MTJ），其包括固定层、自由层以及所述固定层和自由层之间的电介质层；以及第一合成反铁磁（SAF）层、第二SAF层以及在所述第一SAF层和第二SAF层之间的包括钌（Ru）的中间层；其中，所述第一SAF层包括锰（Mn）、镓（Ga）和Ru。
自由层、固定层和SAF层可以包括子层。如在示例中所使用的，陈述“层”在堆叠中不一定指示该层包括或不包括子层。例如，固定层和/或第二SAF层可以各自包括与第二子层交替的第一子层，第一子层包括Co并且第二子层包括铂（Pt）。此外，并不是每个层都被包括在每个示例中。例如，示例1还可以包括耦合层或势垒层，以例如将包括Mn、Ga和Ru的SAF层耦合到固定层。此外，其它实施例可以包括附加的固定层和/或自由层。当然，包括示例1的主题的MTJ堆叠也可以包括在MTJ的任一侧上的电极层，尽管本文包括的附图未图示出任何这样的电极（考虑到本领域的普通技术人员将领会到这样的电极将会被提供用于MTJ）。此外，在示例1的另一版本或本文提供的其它示例中，MTJ可以替代地为pMTJ。
图4B可以被认为具有包括层453、454、455、456的“复合”固定层。
示例1的另一版本包括一种装置，其包括：衬底；在衬底上的磁性隧道结（MTJ）、自由层以及电介质层；以及第一合成反铁磁（SAF）层、第二SAF层以及在第一SAF层和第二SAF层之间的包括钌（Ru）的中间层；其中第一SAF层包括锰（Mn）、镓（Ga）和钌。
因此，实施例用填充MTJ的固定层的作用的第一SAF层和第二SAF层来代替固定层（诸如图4B的层453）。
在示例2中，示例1的主题可以可选地包括，其中，第一SAF层在中间层和固定层之间。
这在图4B中示出。
在示例3中，示例1-2的主题可以可选地包括，其中，第二SAF层不包括Ru。
在示例4中，示例1-3的主题可以可选地包括，其中，第二SAF层在中间层和固定层之间。
在示例5中，示例1-4的主题可以可选地包括，其中，第一SAF层和第二SAF层中的每一个包括Ru。
因此，如示例3-5中所示，图4B的实施例不是唯一的实施例，而是替代地，其它实施例可以代替第一SAF层或除了第一SAF层之外在第二SAF层中放置Mn、Ru和Ga。此外，如果仅一个SAF层包括Ru，则该层可以在另一个SAF层和衬底之间或在另一个SAF层和MTJ之间。
在一些实施例中，两个以上的SAF层是可能的。
在示例6中，示例1-5的主题可以可选地包括，其中，自由层和固定层中的每一个包括钴（Co）、铁（Fe）和硼（B），并且电介质层包括镁（Mg）和氧（O）。
通过陈述层或子层包括诸如X、Y、Z之类的金属，这也包括这些金属的合金，以及这些金属的氮化版本或氧化版本。
在示例7中，示例1-6的主题可以可选地包括，其中，第一SAF层和第二SAF层中的至少一个直接接触固定层。
例如，图4B示出了第一SAF层直接接触固定层453，但是其它实施例可以在层453和454之间提供耦合或势垒层。第一SAF层不包括Mn的各种实施例可以直接接触固定层。然而，在第一SAF包括Mn的其它实施例中，包括例如Ta、W和/或Co/Fe的势垒层可以在第一SAF层和固定层之间，以阻挡Mn在退火等期间的迁移。
在示例8中，示例1-7的主题可以可选地包括，其中，第二SAF层包括钴（Co）和铂（Pt）但不包括Ru。
例如，参见图4B。
在示例9中，示例1-8的主题可以可选地包括，其中，固定层包括Mn、Ga和Ru。
Mn、Ru和Ga（MRG）的包括可以代替固定层中的其它材料（诸如CoFeB），或者除了固定层中的其它材料（诸如CoFeB）之外包括Mn、Ru和Ga（MRG）。
在示例10中，示例1-9的主题可以可选地包括，其中，第一SAF层包括MnxRu1-xGa，其中X = 0.5。
在示例11中，示例1-10的主题可以可选地包括，其中，第一SAF层包括MnxRu1-xGa，其中X在0.3和0.7之间。
在现实世界条件中，X可以基本上为0.5，这包括0.3和0.7之间的范围（可以用元素分析来显示）。
在示例12中，示例1-11的主题可以可选地包括，其中，第一SAF层包括具有第一磁矢量的第一子晶格和和具有第二磁矢量的第二子晶格，第二磁矢量与第一磁矢量反平行（AP）。
例如，磁矢量305与矢量304为AP。
在示例13中，示例1-12的主题可以可选地包括，其中，第一磁矢量具有与第二磁矢量相等的强度。
换句话说，不仅磁矢量（有时也称为矩）彼此为AP（即，磁矢量的方向指向彼此远离），矢量的量值分量是相等的。如本文所使用的，磁体的“磁矩”是确定其在外部磁场中将经历的转矩的量。磁矩可以被认为是具有量值和方向的矢量。磁体产生的磁场与其磁矩成比例。
在示例14中，示例1-13的主题可以可选地包括，其中，第一SAF层和固定层组合以提供第一磁矢量，并且第二SAF层提供与第一磁矢量反平行（AP）的第二磁矢量。
例如，在图4B中，层453和454组合磁矩以抵消层456的磁矩，由此在自由层451上产生为零或接近零的累积矩。
在示例15中，示例1-14的主题可以可选地包括，其中，第一磁矢量具有第一量值，并且第二磁矢量具有基本上等于第一量值的第二量值。
在示例16中，示例1-15的主题可以可选地包括，其中，第一SAF层提供基本为零的磁矩。
例如，图3B的实施例示出了组合以提供总体上、并且具体来说是在与晶体300相同的堆叠中包括的任何自由层上的为零或接近零的磁矩的两个子晶格。
在示例17中，示例1-16的主题可以可选地包括，其中，第一SAF层包括第一厚度，第二SAF层包括基本上等于第一厚度的第二厚度，并且厚度是与衬底所位于的主平面正交地进行测量的。
在示例18中，示例1-17的主题可以可选地包括，其中，第一SAF层包括第一总数的子层，并且第二SAF层包括等于子层的第一总数的第二总数的子层。
在示例18的另一个版本中，示例1-17的主题可以可选地包括，其中，第一SAF层包括第一厚度和第一量的Ru，第二SAF层包括基本上等于第一厚度的第二厚度和大于Ru的第一量的第二量的Ru，并且厚度是与衬底所位于的主平面正交地进行测量的。
关于示例17和18，将沿图4B的自由层和SAF2层之间的轴线测量“厚度”。因此，如上所述，尽管常规方法可以包括改变SAF层之一中的层的数量或层的厚度，但是实施例替代地取决于改变SAF层之间的材料组成。例如，SAF1层可以包括Ru，而SAF2层可以不包括。或者，SAF1层可以包括MnxRu1-xGa，其中X是0.4，而SAF2层可以包括MnxRu1-xGa，其中X是0.3。实施例提供了SAF2的矩基本上与来自SAF1和参考层的矩相均衡。在这种情况下，SAF2将不得不大于Ru=0.5（例如，在MnxRu1-xGa的情况下X=0.3），并且比SAF1进一步远离0.5条件并且以相反的方向远离（因为顶部层包括SAF1和参考层）。
在示例19中，示例1-18的主题可以可选地包括，其中，自由层包括平行于衬底所位于的平面的最大宽度，并且最大宽度的50％以上包括共同来自固定层和第一SAF层以及第二SAF层的基本上为零的磁边缘场。
例如，图4B的实施例具有自由层，其具有最大宽度459。这个宽度的50％以上可以有零磁边缘场。这与例如具有热点108和109（即，磁边缘场的集中区域）而使得几乎不存在具有零边缘场/杂散的层101的任何部分的图1D的自由层101相反。替代地，层101可以仅推近跨层101的整个宽度求和的总体零边缘场或全局零边缘场。相比之下，本文描述的实施例可具有含有为零或接近零的磁边缘场的整个部分（例如，层451的宽度459的50％、60％、70％或80％），由此消除或大大减少磁边缘场热点。
在示例19的另一版本中，示例1-18的主题可以可选地包括，其中，自由层包括平行于衬底所在平面的最大宽度，并且最大宽度的50％以上包括共同来自固定层和第一SAF层以及第二SAF层的小于250 Oe的磁边缘场。
然而，在其它实施例中，该值可以小于150、200或300 Oe。这可以与第一SAF层和第二SAF层以及居间的Ru层的为30 nm的最大厚度相结合（例如，层454、455、456的厚度可以在3到30 nm之间，并且Ru层455将在0.2 nm至2 nm之间。因此，不管堆叠的此部分薄度如何，自由层都包括最大宽度，并且最大宽度的50％以上包括共同来自固定层和第一SAF层以及第二SAF层的小于250 Oe的磁边缘场。
在示例19的另一个版本中，示例1-18的主题可以可选地包括，其中，自由层包括平行于衬底所在平面的最大宽度，并且最大宽度的50％以上包括共同来自固定层和第一SAF层以及第二SAF层的小于150 Oe的磁边缘场。
在示例20中，示例18-19的主题可以可选地包括一种系统，该系统包括：处理器；耦合到所述处理器的存储器，所述存储器包括根据示例1到19中的任一项所述的装置；以及通信模块，该通信模块耦合到处理器以与该系统外部的计算节点进行通信。
通信模块可以包括例如图5的元件1026、无线无线电接口、天线、OFDM模块等。
示例20的另一版本可以包括移动计算节点，该移动计算节点包括包含所述MTJ的非易失性存储器。这样的节点可以包括物联网中包括的智能电话或可穿戴设备。
在示例21中，示例1-17的主题可以可选地包括包含所述MTJ的现场可编程门阵列（FPAG）。
示例22包括一种装置，其包括：衬底；在衬底上的磁性隧道结（MTJ），其包括固定层、自由层、以及固定层和自由层之间的电介质层；以及第一合成反铁磁（SAF）层、第二SAF层和在第一SAF层与第二SAF层之间的、包括非磁性金属的中间层；其中第一SAF层包括赫斯勒合金。
因此，不是所有的实施例都需要MRG。所述赫斯勒合金可以包括各种赫斯勒合金中的任何。所述合金可以包括Mn和除了Ga和/或Ru之外的一些其它元素。实施例包括倾向于具有低矩的许多赫斯勒合金中的任何，诸如但不限于：Cu2MnAl、Cu2MnIn、Cu2MnSn、Ni2MnAl、Ni2MnIn、Ni2MnSn、Ni2MnSb、Ni2MnGa、Co2MnAl、Co2MnSi、Co2MnGa、Co2MnGe、Pd2MnAl、Pd2MnIn、Pd2MnSn、Pd2MnSb、Co2FeSi、Co2FeAl、Fe2VAl、Mn2VGa、Co2FeGe。在这些合金中，仍其它实施例可以用Ru替代Mn，以使得随着Ru增加，合金中的Mn部分减少。
在实施例23中，实施例22的主题可以可选地包括，其中，赫斯勒合金包括锰（Mn）和钌（Ru）。
在示例24中，示例22-23的主题可以可选地包括，其中，非磁性金属包括Ru。
在示例25中，示例22-24的主题可以可选地包括，其中，第一SAF层在中间层和固定层之间。
在示例26中，实施例不包括一个或多个SAF层。例如，一个实施例包括在参考层上的电介质上的自由层。参考层可以包括CoFeB。参考层可以在包括W、Ta等的间隔区或势垒层上。间隔区或势垒层可以是包括MnxRu1-xGa（其中x = 0.3至0.7）的层。因此，没有提供第二SAF层，因为单个MnxRu1-xGa层的Ru含量具有足够的Ru来为固定层提供稳定性，并且在自由层上提供零到非常小（< 150 Oe）的矩。
示例27包括一种装置，该装置包括：衬底；在衬底上的磁性隧道结（MTJ），其包括固定层、自由层以及固定层和自由层之间的电介质层；以及第一合成反铁磁（SAF）层、第二SAF层和在第一SAF层与第二SAF层之间的、包括非磁性金属的中间层；其中第一SAF层包括磁性合金。在实施例中，这种磁性合金可以包括在与Pt交替的层中的CoxZr1-x。在实施例中，这种磁性合金可以包括在与Pt交替的层中的CoxTa1-x。
已经出于例示和描述的目的呈现了本发明的实施例的以上描述。这并不意图是穷举性的或将本发明限制于所公开的确切形式。本说明书和所附权利要求书包括诸如左、右、顶部、底部、上方、下方、上、下、第一、第二等仅用于描述性目的并且不应被解释为限制性的术语。例如，指定相对垂直位置的术语是指其中衬底或集成电路的器件侧（或有源表面）是该衬底的“顶部”表面的情况；衬底实际上可以处于任何取向，以使得衬底的“顶部”侧可以在标准地面参照系中低于“底部”侧，并且仍然落入术语“顶部”的含义内。如本文（包括权利要求书中）所使用的术语“在...上”并不指示第二层“上”的第一层直接在第二层上并且与第二层直接接触，除非明确地这样阐述；在第一层与第一层上的第二层之间可存在第三层或其它结构。本文描述的器件或物品的实施例可以以多个位置和取向进行制造、使用或运送。相关领域的技术人员可以领会到，鉴于以上教导的许多修改和变化是可能的。本领域技术人员将认识到图中所示的各种组件的各种等价组合和替代。因此，意图是本发明的范围不受本具体实施方式的限制，而是受所附权利要求的限制。

Claims (17)

1.一种装置，包括：
衬底；
在所述衬底上的磁性隧道结MTJ，其包括固定层、自由层以及所述固定层和自由层之间的电介质层；以及
第一合成反铁磁SAF层、第二SAF层以及在所述第一SAF层和第二SAF层之间的包括钌（Ru）的中间层，所述第一SAF层在所述中间层与所述固定层之间；
其中，所述第一SAF层包括锰（Mn）、镓（Ga）和Ru，
其中，所述第一SAF层包括第一厚度，所述第二SAF层包括等于所述第一厚度的第二厚度，并且厚度是与所述衬底所位于的主平面正交地进行测量的。
2.根据权利要求1所述的装置，其中，所述第二SAF层不包括Ru。
3.根据权利要求1所述的装置，其中，所述第一SAF层和所述第二SAF层中的每一个都包括Ru。
4.根据权利要求1所述的装置，其中，所述自由层和固定层中的每一个都包括钴（Co）、铁（Fe）和硼（B），并且所述电介质层包括镁（Mg）和氧（O）。
5.根据权利要求1所述的装置，其中，所述第一SAF层或所述第二SAF层中的至少一个直接接触所述固定层。
6.根据权利要求1所述的装置，其中，所述第二SAF层包括钴（Co）和铂（Pt）但不包括Ru。
7.根据权利要求1所述的装置，其中，所述固定层包括Mn、Ga和Ru。
8.根据权利要求1所述的装置，其中，所述第一SAF层包括MnxRu1-xGa，其中X = 0.5。
9.根据权利要求1所述的装置，其中，所述第一SAF层包括MnxRu1-xGa，其中X在0.3与0.7之间。
10.根据权利要求1所述的装置，其中，所述第一SAF层包括具有第一磁矢量的第一子晶格和具有第二磁矢量的第二子晶格，所述第二磁矢量与所述第一磁矢量反平行（AP）。
11.根据权利要求10所述的装置，其中，所述第一磁矢量具有与所述第二磁矢量相等的强度。
12.根据权利要求1所述的装置，其中，所述第一SAF层与所述固定层组合以提供第一磁矢量，并且所述第二SAF层提供与所述第一磁矢量反平行（AP）的第二磁矢量。
13.根据权利要求1所述的装置，其中，所述自由层包括与所述衬底所位于的平面平行的最大宽度，并且所述最大宽度的50％以上包括共同来自所述固定层以及所述第一SAF层和所述第二SAF层的、小于150 Oe的磁边缘场。
14.一种系统，包括：
处理器；
耦合到所述处理器的存储器，其包括根据权利要求1至13中的任一项所述的装置；以及
耦合到所述处理器的通信模块，其用于与所述系统外部的计算节点通信。
15.根据权利要求14所述的系统，包括包含所述MTJ的现场可编程门阵列（FPAG）。
16.一种装置，包括：
衬底；
在所述衬底上的磁性隧道结MTJ，其包括固定层、自由层以及在所述固定层和自由层之间的电介质层；以及
第一合成反铁磁SAF层、第二SAF层以及在第一SAF层和第二SAF层之间的包括非磁性金属的中间层，所述第一SAF层在所述中间层与所述固定层之间；
其中，所述第一SAF层包括赫斯勒合金，
其中，所述第一SAF层包括第一厚度，所述第二SAF层包括等于所述第一厚度的第二厚度，并且厚度是与所述衬底所位于的主平面正交地进行测量的，
其中，所述非磁性金属包括Ru。
17.根据权利要求16所述的装置，其中，所述赫斯勒合金包括锰（Mn）和钌（Ru）。
CN201580080326.2A 2015-06-26 2015-06-26 低杂散场磁性存储器 Active CN107636850B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/038012 WO2016209267A1 (en) 2015-06-26 2015-06-26 Low stray field magnetic memory

Publications (2)

Publication Number Publication Date
CN107636850A CN107636850A (zh) 2018-01-26
CN107636850B true CN107636850B (zh) 2022-07-05

Family

ID=57585299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580080326.2A Active CN107636850B (zh) 2015-06-26 2015-06-26 低杂散场磁性存储器

Country Status (6)

Country Link
US (1) US10832847B2 (zh)
EP (1) EP3314675A4 (zh)
KR (2) KR20220123470A (zh)
CN (1) CN107636850B (zh)
TW (1) TW201709578A (zh)
WO (1) WO2016209267A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018125210A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Diffusion insensitive heusler spin transfer torque memory devices
WO2018125243A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Perpendicular magnetic tunnel junction (pmtj) devices having a metal oxide layer
US10879307B2 (en) 2018-09-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
US11309115B2 (en) * 2019-02-05 2022-04-19 Tdk Corporation Magnetoresistance effect element
US10957848B2 (en) 2019-02-08 2021-03-23 International Business Machines Corporation Heusler compounds with non-magnetic spacer layer for formation of synthetic anti-ferromagnets (SAF)
US11227990B2 (en) 2019-07-17 2022-01-18 Industrial Technology Research Institute Magnetic memory structure
US11758821B2 (en) 2019-07-17 2023-09-12 Industrial Technology Research Institute Magnetic memory structure
KR102710350B1 (ko) 2019-10-02 2024-09-27 삼성전자주식회사 자기 기억 소자
CN111540827B (zh) * 2020-05-13 2022-06-28 浙江驰拓科技有限公司 一种mtj器件的制备方法
US20220384367A1 (en) * 2021-05-25 2022-12-01 International Business Machines Corporation Mram-based chip identification with free random programming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591580A (zh) * 2003-09-03 2005-03-09 富士通株式会社 磁电阻效应膜，磁电阻效应磁头和固态存储器
CN103633240A (zh) * 2012-08-21 2014-03-12 三星电子株式会社 具有垂直磁性隧道结的磁性器件
WO2015016061A1 (ja) * 2013-08-02 2015-02-05 株式会社 東芝 磁気抵抗素子および磁気メモリ
WO2015094561A1 (en) * 2013-12-17 2015-06-25 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (mtj)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116703A (ja) * 2003-10-06 2005-04-28 Alps Electric Co Ltd 磁気検出素子
JP2005347418A (ja) * 2004-06-01 2005-12-15 Alps Electric Co Ltd 磁気検出素子
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7280389B2 (en) * 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US8084835B2 (en) 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7859892B2 (en) 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
SG175482A1 (en) 2010-05-04 2011-11-28 Agency Science Tech & Res Multi-bit cell magnetic memory with perpendicular magnetization and spin torque switching
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
JP2012038815A (ja) 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
US8981503B2 (en) * 2012-03-16 2015-03-17 Headway Technologies, Inc. STT-MRAM reference layer having substantially reduced stray field and consisting of a single magnetic domain
US9105830B2 (en) 2012-08-26 2015-08-11 Samsung Electronics Co., Ltd. Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US9147833B2 (en) 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
KR20150015602A (ko) * 2013-07-31 2015-02-11 한양대학교 산학협력단 메모리 소자
US20150091110A1 (en) 2013-09-27 2015-04-02 Charles C. Kuo Perpendicular Spin Transfer Torque Memory (STTM) Device with Coupled Free Magnetic Layers
US20150129996A1 (en) * 2013-11-12 2015-05-14 Samsung Electronics Co., Ltd. Method and system for providing a top pinned layer perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US9236564B2 (en) * 2013-12-11 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing an engineered magnetic layer including Heusler layers and an amorphous insertion layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591580A (zh) * 2003-09-03 2005-03-09 富士通株式会社 磁电阻效应膜，磁电阻效应磁头和固态存储器
CN103633240A (zh) * 2012-08-21 2014-03-12 三星电子株式会社 具有垂直磁性隧道结的磁性器件
WO2015016061A1 (ja) * 2013-08-02 2015-02-05 株式会社 東芝 磁気抵抗素子および磁気メモリ
WO2015094561A1 (en) * 2013-12-17 2015-06-25 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (mtj)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Cubic Mn2Ga Thin Films: Crossing the Spin Gap with Ruthenium";H. Kurt等;《Physical review letters》;20140117;第112卷;第1-5页、附图1、2 *
"Giant spontaneous Hall effect in zero-moment Mn2RuxGa";Naganivetha Thiyagarajah等;《APPLIED PHYSICS LETTERS》;20150324;第106卷;第1页、附图1 *

Also Published As

Publication number Publication date
KR20180022870A (ko) 2018-03-06
US20200051724A1 (en) 2020-02-13
TW201709578A (zh) 2017-03-01
WO2016209267A1 (en) 2016-12-29
CN107636850A (zh) 2018-01-26
KR20220123470A (ko) 2022-09-06
EP3314675A4 (en) 2019-05-29
US10832847B2 (en) 2020-11-10
KR102434466B1 (ko) 2022-08-22
EP3314675A1 (en) 2018-05-02

Similar Documents

Publication Publication Date Title
CN107636850B (zh) 低杂散场磁性存储器
US10832749B2 (en) Perpendicular magnetic memory with symmetric fixed layers
JP5795659B2 (ja) 磁気トンネル接合デバイスおよび製造
TWI529708B (zh) 具有半金屬的自旋轉移扭矩記憶體裝置以及用於寫入和讀取該裝置的方法
TW201705568A (zh) 使用外部鐵磁偏壓膜之壓控磁各向異性切換裝置
US10403811B2 (en) Magnetic diffusion barriers and filter in PSTTM MTJ construction
CN107667438B (zh) 具有减小的开关电流的垂直磁性存储器
JP2015133478A (ja) 磁性多層スタック
US20140084399A1 (en) Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
CN106663466B (zh) 具有用于在其中的磁性层上引发应变的界面的自旋转移矩存储器和自旋逻辑器件
KR102433984B1 (ko) 자체-초기화 기준층을 포함하는 자기 접합부를 제공하기 위한 방법 및 시스템
KR20240143574A (ko) 외부 자기장 없이 자화 반전이 가능한 자기터널접합 소자 및 자기터널접합 소자를 포함하는 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant