CN107611235B - 一种提升高压led芯片发光效率的方法 - Google Patents
一种提升高压led芯片发光效率的方法 Download PDFInfo
- Publication number
- CN107611235B CN107611235B CN201710756746.9A CN201710756746A CN107611235B CN 107611235 B CN107611235 B CN 107611235B CN 201710756746 A CN201710756746 A CN 201710756746A CN 107611235 B CN107611235 B CN 107611235B
- Authority
- CN
- China
- Prior art keywords
- photoetching
- led chip
- high voltage
- luminous efficiency
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种提升高压LED芯片发光效率的方法，包括步骤：一、生长SiO2形成CBL，光刻CBL获得第一指定图形；二、生长ITO并进行Mesa光刻，腐蚀ITO后进行Mesa刻蚀，光刻出第二指定图形；三、光刻并刻蚀出第三指定图形，刻蚀沟槽斜面角度控制在60°‑85°；四、生长绝缘层SiO2，去除多余的SiO2，保留桥接处及部分发光面上的SiO2，得到第四指定图形；五、使用正性光刻胶在沟槽处填充，做出第五指定图形；六、使用负性光刻胶光刻出第六指定图形并蒸镀PN电极金属。本发明的制备方法将ITO光刻和MESA光刻合并，将绝缘层和钝化层SiO2光刻合并，简化了流程；沟槽面积小，增加发光面积，提高芯片发光效率；干刻蚀工艺更容易控制、杜绝断线漏电隐患；电压降低，延长产品工作寿命。
Description
技术领域
本发明涉及LED芯片制造领域，特别是涉及一种提升高压LED芯片发光效率的方法。
背景技术
高压(HV)LED芯片是在LED芯片制备阶段将多颗芯片串联发光，减少下游封装厂焊线次数，提高其生产效率并节约成本，且封装体的可靠性随着焊线次数的减少有所提升。
高压芯片要实现串联，必须将GaN分割成若干单元，将各单元之间做好绝缘，这是高压芯片和普通芯片最大的差异。如图1所示，为现有技术中高压芯片制备方法形成的沟槽部分侧视图，目前分割高压芯片采用的是光刻胶掩膜的干法刻蚀衬底1’上的GaN层2’(包括N型GaN层21’和位于其上的P型GaN层22’)的方法，为保证绝缘层3’以及金属层4’能很好的在刻蚀后的沟槽侧壁附着，侧壁一般需要做成小于45°的斜面，因此，刻蚀沟槽宽度一般会达到20-35μm。
该工艺有如下问题：1、发光面损失较大，尤其是小芯片或多颗串联芯片上，沟槽面积占比大，发光面牺牲严重；2、该工艺制作的沟槽宽度与光刻工艺及干法刻蚀工艺稳定性均相关，所以其宽度往往会在较大范围内波动，这给高压芯片生产控制增加了难度；3、不同角度的沟槽斜面生长的绝缘层和金属层厚度均不同，角度越大厚度越薄，绝缘层过薄容易导致短路/漏电，而金属层过薄容易导致断路或者在使用过程中受热局部烧毁。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提升高压LED芯片发光效率的方法，用于解决目前高压LED芯片制作工艺中沟槽面积占比大、发光面小、发光效率低、干刻蚀工艺控制难以及产品易短路断线的问题。
为实现上述目的，本发明采用以下方案：一种提升高压LED芯片发光效率的方法，所述方法包括以下步骤：步骤一、CBL光刻：提供一外延片，外延片包括衬底层和衬底上的GaN层，在所述外延片表面生长SiO2形成CBL，光刻CBL获得第一指定图形；步骤二、ITO和Mesa光刻：生长ITO并进行Mesa光刻，腐蚀ITO后进行Mesa刻蚀，光刻出第二指定图形；步骤三、深刻蚀光刻：光刻并刻蚀出第三指定图形，刻蚀沟槽斜面角度控制在60°-85°；步骤四、绝缘和钝化层光刻：生长绝缘层SiO2，通过光刻或蚀刻的方式去除多余的SiO2，保留桥接处及部分发光面上的SiO2，得到第四指定图形；步骤五、沟槽填充：使用正性光刻胶在沟槽处填充，做出第五指定图形；步骤六、PN金属光刻：使用负性光刻胶光刻出第六指定图形并蒸镀PN电极金属。
于本发明的一实施方式中，在所述步骤一中，所述SiO2的生长厚度控制在250nm-500nm之间。
于本发明的一实施方式中，在所述步骤二中，通过蒸镀或溅射方式生长ITO，所述ITO的生长厚度控制在20-200nm之间。
于本发明的一实施方式中，在所述步骤二中，使用ICP刻蚀ITO外延，刻蚀深度控制在1-2μm之间。
于本发明的一实施方式中，在所述步骤三中，刻蚀掩膜为光刻胶或氧化硅。
于本发明的一实施方式中，在所述步骤三中，刻蚀沟槽宽度控制在6-12μm之间。
于本发明的一实施方式中，在所述步骤三中，将裸露的GaN层刻蚀至衬底。
于本发明的一实施方式中，在所述步骤四中，生长绝缘层SiO2的厚度在80-500nm之间。
于本发明的一实施方式中，在所述步骤六中，蒸镀PN电极金属的厚度在1-3μm之间，蒸镀后剥离掉多余的金属。
于本发明的一实施方式中，在所述步骤一、步骤二、步骤三、步骤四和步骤六中均包含最后去除光刻胶并清洗外延片的步骤。
如上所述，相对旧的技术路线，本发明的提升高压LED芯片发光效率的方法具有以下有益效果：
1、沟槽面积占比小，增加发光面积，提高高压芯片发光效率；
2、沟槽宽度稳定性高，干刻蚀工艺更容易控制、杜绝断线、漏电隐患；
3、电压降低，延长产品工作寿命。
附图说明
图1为现有技术中高压芯片制备方法形成的沟槽部分侧视图。
图2为本发明提升高压LED芯片发光效率的方法中CBL光刻后沟槽部分的侧视图。
图3为本发明提升高压LED芯片发光效率的方法中CBL光刻后图形的俯视图。
图4为本发明提升高压LED芯片发光效率的方法中ITO+Mesa光刻后沟槽部分侧视图。
图5为本发明提升高压LED芯片发光效率的方法中ITO+Mesa光刻后图形的俯视图。
图6为本发明提升高压LED芯片发光效率的方法中深刻蚀光刻后沟槽部分的侧视图。
图7为本发明提升高压LED芯片发光效率的方法中深刻蚀光刻后图形的俯视图。
图8为本发明提升高压LED芯片发光效率方法中绝缘+钝化层光刻后沟槽部分侧视图。
图9为本发明提升高压LED芯片发光效率的方法中绝缘+钝化层光刻后图形的俯视图。
图10为本发明提升高压LED芯片发光效率的方法中沟槽填充后沟槽部分的侧视图。
图11为本发明提升高压LED芯片发光效率的方法中沟槽填充后图形的俯视图。
图12为本发明提升高压LED芯片发光效率的方法中PN金属光刻后沟槽部分的侧视图。
图13为本发明提升高压LED芯片发光效率的方法中PN金属光刻后图形的俯视图。
元件标号说明：
1’ 衬底
2’ GaN层
21’ N型GaN层
22’ P型GaN层
3’ 绝缘层
4’ 金属层
1 衬底
2 GaN层
21 N型GaN层
22 P型GaN层
3 CBL
4 ITO
5 沟槽
6 绝缘层
7 正性光刻胶
8 PN电极金属
A 第一指定图形
B 第二指定图形
C 第三指定图形
D 第四指定图形
E 第五指定图形
F 第六指定图形
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图2-图13，其中，图2为本发明中CBL光刻后沟槽部分的侧视图，图3为本发明提升高压LED芯片发光效率的方法中CBL光刻后图形的俯视图，图4为本发明提升高压LED芯片发光效率的方法中ITO+Mesa光刻后沟槽部分的侧视图，图5为本发明提升高压LED芯片发光效率的方法中ITO+Mesa光刻后图形的俯视图，图6为本发明提升高压LED芯片发光效率的方法中深刻蚀光刻后沟槽部分的侧视图，图7为本发明提升高压LED芯片发光效率的方法中深刻蚀光刻后图形的俯视图，图8为本发明提升高压LED芯片发光效率的方法中绝缘+钝化层光刻后沟槽部分侧视图，图9为本发明提升高压LED芯片发光效率的方法中绝缘+钝化层光刻后图形的俯视图，图10为本发明提升高压LED芯片发光效率的方法中沟槽填充后沟槽部分的侧视图，图11为本发明提升高压LED芯片发光效率的方法中沟槽填充后图形的俯视图，图12为本发明提升高压LED芯片发光效率的方法中PN金属光刻后沟槽部分的侧视图，图13为本发明提升高压LED芯片发光效率的方法中PN金属光刻后图形的俯视图。
本发明提供了一种高光效高压LED芯片的制造方法，其中，高光效高压LED芯片包括至少两颗串联的高光效高压LED芯片，以下的实施例和图2至图13中，均以三颗高光效高压LED芯片串联为例进行说明，其他种类的高光效高压LED芯片的串联组合，均在本发明的保护范围之中。本发明提供一种提升高压LED芯片发光效率的方法，所述方法包括以下步骤：
步骤一、CBL3(Current barrier layer)光刻：提供一外延片，外延片包括衬底1层和衬底1上的GaN层2，在所述外延片表面生长SiO2形成CBL3，光刻CBL3获得第一指定图形A。
于一实施例中，提供一外延片，外延片包括衬底1层和衬底1上的GaN层2，所述GaN层2包括N型GaN层21和位于其上的P型GaN层22，所述衬底1为蓝宝石或其他可作为衬底的材料，在外延片表面沉积致密、高透过率的SiO2作为CBL3，所述SiO2的生长厚度控制在250nm-500nm之间。光刻出图3所示的第一指定图形A后腐蚀多余的SiO2，去除光刻胶并清洗干净，形成基片。沟槽5部分侧视图如图2所示，此时还没有形成沟槽5。
步骤二、ITO4和Mesa光刻：生长ITO4并进行Mesa光刻，腐蚀ITO4后进行Mesa刻蚀，光刻出第二指定图形B。
于一实施例中，在步骤一完成后的基片上，通过蒸镀或溅射方式生长ITO4，所述ITO4的生长厚度控制在20-200nm之间。光刻出图5所示的第二指定图形B后腐蚀多余的ITO4，使用ICP刻蚀ITO4外延，刻蚀深度控制在1-2μm之间，再去除光刻胶并清洗干净。沟槽5部分侧视图如图4所示，腐蚀ITO4处形成一凹槽。
步骤三、深刻蚀光刻：光刻并刻蚀出第三指定图形C，刻蚀沟槽5斜面角度控制在60°-85°。
于一实施例中，将步骤二完成后的基片做Isolation光刻，将裸露的GaN层2刻蚀至衬底1，完全隔绝芯片间连接，得到第三指定图形C如图7所示。刻蚀掩膜可以选择光刻胶或氧化硅，控制掩膜形貌，减少发光面被刻蚀，刻蚀后沟槽5宽度保持在6-12μm，刻蚀沟槽5斜面角度控制在60°-85°，相比现有技术中侧壁一般做成小于45°的斜面，斜面角度提高了，沟槽5宽度减小了，因此，一定程度上节约了发光面的面积。沟槽5部分侧视图如图6所示。刻蚀后去除光刻胶/氧化硅并清洗干净。
步骤四、绝缘和钝化层光刻：生长绝缘层6SiO2，通过光刻或蚀刻的方式去除多余的SiO2，保留桥接处及部分发光面上的SiO2，得到第四指定图形D。
于一实施例中，在步骤三完成后的基片上沉积致密、高透过率的SiO2作为绝缘层6，生长绝缘层6的SiO2厚度在80-500nm之间。光刻出图9所示第四指定图形D，通过腐蚀/干法刻蚀的方法去除多余的SiO2，去除光刻胶并清洗干净。
需要注意的是，桥接处包括沟槽5底部、斜面处以及斜面顶端的部分边缘，部分发光面具体是指除去蒸镀PN电极金属8部分的其他台面。绝缘和钝化层光刻后沟槽5部分的侧视图如图8所示。
步骤五、沟槽5填充：使用正性光刻胶7在沟槽5处填充，做出第五指定图形E。
于一实施例中，进行正性光刻胶7光刻(于负性光刻胶前光刻)，将沟槽5处填充，填充后图形如图11所示。沟槽5填充后的侧视图如图10所示。
步骤六、PN金属光刻：使用负性光刻胶光刻出第六指定图形F并蒸镀PN电极金属8。
于一实施例中，进行负胶光刻并蒸镀PN电极金属8，蒸镀PN电极金属8的厚度在1-3μm之间，蒸镀后剥离掉多余的金属，去除光刻胶并清洗干净，得到最终的COW产品，如附图13。PN金属光刻后沟槽5部分的侧视图如图12所示。
综上所述，相对旧的技术路线，本发明的提升高压LED芯片发光效率的方法具有以下有益效果：在高压芯片上将ITO光刻和MESA光刻合并为一道光刻，将绝缘层和钝化层SiO2光刻合并为一道光刻，减少了工艺流程，缩短制程周期；沟槽面积占比小，增加发光面积，提高高压芯片发光效率；金属跨越沟槽的方式由贴附沟槽改为跨越式，沟槽宽度稳定性高；干刻蚀工艺更容易控制、杜绝断线、漏电隐患；电压降低，延长产品工作寿命。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种提升高压LED芯片发光效率的方法，其特征在于，所述方法包括以下步骤：
步骤一、CBL光刻：提供一外延片，外延片包括衬底层和衬底上的GaN层，在所述外延片表面生长SiO2形成CBL，光刻CBL获得第一指定图形；
步骤二、ITO和Mesa光刻：生长ITO并进行Mesa光刻，腐蚀ITO后进行Mesa刻蚀，光刻出第二指定图形；
步骤三、深刻蚀光刻：光刻并刻蚀出第三指定图形，将裸露的GaN层刻蚀至衬底，刻蚀沟槽斜面角度控制在60°-85°，刻蚀沟槽宽度控制在6-12μm之间；
步骤四、绝缘和钝化层光刻：生长绝缘层SiO2，通过光刻或蚀刻的方式去除多余的SiO2，保留桥接处及部分发光面上的SiO2，得到第四指定图形；
步骤五、沟槽填充：使用正性光刻胶在沟槽处填充，做出第五指定图形；
步骤六、PN金属光刻：使用负性光刻胶光刻出第六指定图形并蒸镀PN电极金属。
2.根据权利要求1所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤一中，所述SiO2的生长厚度控制在250nm-500nm之间。
3.根据权利要求1所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤二中，通过蒸镀或溅射方式生长ITO，所述ITO的生长厚度控制在20-200nm之间。
4.根据权利要求1或3所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤二中，使用ICP刻蚀ITO外延，刻蚀深度控制在1-2μm之间。
5.根据权利要求1所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤三中，刻蚀掩膜为光刻胶或氧化硅。
6.根据权利要求1所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤四中，生长绝缘层SiO2的厚度在80-500nm之间。
7.根据权利要求1所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤六中，蒸镀PN电极金属的厚度在1-3μm之间，蒸镀后剥离掉多余的金属。
8.根据权利要求1所述的提升高压LED芯片发光效率的方法，其特征在于，在所述步骤一、步骤二、步骤三、步骤四和步骤六中均包含最后去除光刻胶并清洗外延片的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710756746.9A CN107611235B (zh) | 2017-08-29 | 2017-08-29 | 一种提升高压led芯片发光效率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710756746.9A CN107611235B (zh) | 2017-08-29 | 2017-08-29 | 一种提升高压led芯片发光效率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107611235A CN107611235A (zh) | 2018-01-19 |
| CN107611235B true CN107611235B (zh) | 2019-06-25 |
Family
ID=61056239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710756746.9A Active CN107611235B (zh) | 2017-08-29 | 2017-08-29 | 一种提升高压led芯片发光效率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611235B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108565318B (zh) * | 2018-04-09 | 2020-08-04 | 合肥彩虹蓝光科技有限公司 | 一种提高发光面占比的高压led芯片制备方法 |
| CN109817779B (zh) * | 2019-02-02 | 2020-08-14 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构制造方法 |
| CN110808318B (zh) * | 2019-11-11 | 2021-04-27 | 厦门乾照光电股份有限公司 | 一种倒装高压发光二极管及其制作方法 |
| CN116705925A (zh) * | 2023-08-08 | 2023-09-05 | 江西兆驰半导体有限公司 | 一种正装高压led芯片及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227250A (zh) * | 2013-05-07 | 2013-07-31 | 中国科学院半导体研究所 | 柔性透明导电层互联的阵列式led器件制作方法 |
| CN104377218A (zh) * | 2013-08-16 | 2015-02-25 | 首尔伟傲世有限公司 | 发光二极管 |
| CN106711306A (zh) * | 2016-12-20 | 2017-05-24 | 合肥彩虹蓝光科技有限公司 | 一种高压led芯片制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020117672A1 (en) * | 2001-02-23 | 2002-08-29 | Ming-Sung Chu | High-brightness blue-light emitting crystalline structure |
-
2017
- 2017-08-29 CN CN201710756746.9A patent/CN107611235B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227250A (zh) * | 2013-05-07 | 2013-07-31 | 中国科学院半导体研究所 | 柔性透明导电层互联的阵列式led器件制作方法 |
| CN104377218A (zh) * | 2013-08-16 | 2015-02-25 | 首尔伟傲世有限公司 | 发光二极管 |
| CN106711306A (zh) * | 2016-12-20 | 2017-05-24 | 合肥彩虹蓝光科技有限公司 | 一种高压led芯片制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107611235A (zh) | 2018-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107611235B (zh) | 一种提升高压led芯片发光效率的方法 | |
| CN102130238B (zh) | 蓝宝石衬底led芯片的切割方法 | |
| CN105185883A (zh) | 侧壁粗化的AlGaInP基LED及其制造方法 | |
| TWI398022B (zh) | Separation method of epitaxial substrate of photovoltaic element | |
| CN106711291B (zh) | 一种led垂直芯片结构及其制作方法 | |
| CN105140354A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| CN104332541A (zh) | 图形化衬底及其制备方法、外延片制作方法及外延片 | |
| CN106848019A (zh) | 一种高亮度led芯片结构及其制备方法 | |
| CN105514230B (zh) | GaN基LED垂直芯片结构及其制备方法 | |
| CN104993024A (zh) | 发光二极管芯片及其制作方法和封装方法 | |
| TWI623115B (zh) | 具粗化表面之薄膜式覆晶發光二極體及其製造方法 | |
| CN103715315A (zh) | 一种金属反射镜电极高压led芯片的制备方法 | |
| CN204991747U (zh) | 侧壁粗化的AlGaInP基LED | |
| CN102270714B (zh) | 发光二极管芯片的制备方法 | |
| CN104300048B (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| CN108389952B (zh) | 一种无漏电mesa切割道3d通孔超结构led芯片及其制备方法 | |
| CN102938436B (zh) | GaN基高压LED制造工艺中的隔离填充制作方法 | |
| CN105655450B (zh) | 高压led芯片的钝化层沉积方法 | |
| CN108365078A (zh) | 一种3d通孔超结构led芯片及其制备方法 | |
| CN104167478B (zh) | 一种具有多粗化层的红外发光二极管的粗化方法 | |
| CN105226142B (zh) | 一种氮化镓基高压发光二极管及其制作方法 | |
| CN108461593B (zh) | 具有纳米级二氧化硅光栅钝化层的GaN基发光二极管及其加工方法 | |
| CN102655195B (zh) | 发光二极管及其制造方法 | |
| CN204189820U (zh) | 具有新型扩展电极结构的发光二极管 | |
| CN207338422U (zh) | 一种正装结构的led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210302 Address after: Room 110-7, building 3, 290 Xingci 1st Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province, 315336 Patentee after: Ningbo anxinmei Semiconductor Co.,Ltd. Address before: 230011 Hefei Xinzhan Industrial Park, Hefei City, Anhui Province Patentee before: HEFEI IRICO EPILIGHT TECHNOLOGY Co.,Ltd. |