CN107611087A - 单向放电管的制作方法 - Google Patents

单向放电管的制作方法 Download PDF

Info

Publication number
CN107611087A
CN107611087A CN201710764626.3A CN201710764626A CN107611087A CN 107611087 A CN107611087 A CN 107611087A CN 201710764626 A CN201710764626 A CN 201710764626A CN 107611087 A CN107611087 A CN 107611087A
Authority
CN
China
Prior art keywords
region
doping
carried out
phosphorus doping
silicon device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710764626.3A
Other languages
English (en)
Other versions
CN107611087B (zh
Inventor
何飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Galaxy Century Microelectronics Ltd By Share Ltd
Original Assignee
Changzhou Galaxy Century Microelectronics Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Galaxy Century Microelectronics Ltd By Share Ltd filed Critical Changzhou Galaxy Century Microelectronics Ltd By Share Ltd
Priority to CN201710764626.3A priority Critical patent/CN107611087B/zh
Publication of CN107611087A publication Critical patent/CN107611087A/zh
Application granted granted Critical
Publication of CN107611087B publication Critical patent/CN107611087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种单向放电管的制作方法，其特征在于，包括以下步骤：一次氧化；一次光刻：在SiO2钝化层上刻掉一部分用于局部掺杂的掺杂区；一次磷掺杂：在上述掺杂区进行淡磷掺杂，形成第三区域；一次硼掺杂：在对上述掺杂区进行淡磷掺杂后，再次对上述掺杂区进行浓硼掺杂，形成第四区域；二次磷掺杂：对硅器件的背面进行大面积浓磷掺杂，形成第一区域，第一区域与第三区域之间的无掺杂的本征硅器件构成第二区域；表面钝化：对硅器件的上表面进行钝化。本发明的方法工序简单，无需进行双面光刻，全程只需要3次光刻就能形成所需要的产品结构，使用该方法制备的单向放电管具有过压保护功能。

Description

单向放电管的制作方法
技术领域
本发明涉及一种单向放电管的制作方法，属于放电管技术领域。
背景技术
目前，普通的放电管如图1所示，结构极其复杂，为了完成如图1所示结构的放电管，产品制作工艺复杂，而且需要用到双面光刻机，正背面金属蒸发台等设备作业。
发明内容
本发明所要解决的技术问题是：克服现有技术的不足，提供一种单向放电管的制作方法，该方法工序简单，无需进行双面光刻，全程只需要3次光刻就能形成所需要的产品结构，使用该方法制备的单向放电管具有过压保护功能。
为了解决上述技术问题，本发明的技术方案是：一种单向放电管的制作方法，其特征在于，包括以下步骤：
步骤S1，一次氧化：在P型硅器件的上表面形成一层SiO2钝化层，该钝化层为后续进行局部掺杂提供掩蔽作用，该一次氧化的氧化温度900-1150℃，氧化层厚度为0.5-2.5μm；
步骤S2，一次光刻：在SiO2钝化层上刻掉一部分用于局部掺杂的掺杂区；
步骤S3，一次磷掺杂：在上述掺杂区进行淡磷掺杂，掺杂的方块电阻20-100Ω/m2，结深10-40μm，形成第三区域；
步骤S4，一次硼掺杂：在对上述掺杂区进行淡磷掺杂后，再次对上述掺杂区进行浓硼掺杂，掺杂的方块电阻0.2-20Ω/m2，结深1-15μm，形成第四区域；
步骤S5，二次磷掺杂：对硅器件的背面进行大面积浓磷掺杂，掺杂的方块电阻0.2-20Ω/m2，结深3-20μm，形成第一区域，第一区域与第三区域之间的无掺杂的本征硅器件构成第二区域；
步骤S6，表面钝化：对硅器件的上表面进行钝化，形成表面钝化层，表面钝化包括氧化层钝化和SIPOS钝化两种方法，氧化层钝化的厚度为1-4μm，SIPOS钝化的厚度1-4μm。
进一步，在步骤S4与S5之间，还包括二次光刻的步骤，在硅器件的上表面第三区域外周的SiO2钝化层上进行光刻，以刻掉一部分用于局部掺杂的掺杂区，所述步骤S5中还包括对上述掺杂区进行浓磷掺杂的步骤，形成第五区域，第五区域的宽度一般10-80μm。
进一步，所述步骤S5中，对上述掺杂区进行浓磷掺杂与对硅器件的背面进行浓磷掺杂同时进行。
进一步，所述一次磷掺杂和二次磷掺杂采用乳胶源、POCL3掺杂源、注入工艺进行掺杂；所述一次硼掺杂采用乳胶源、注入工艺进行掺杂。
进一步为了便于后续的金属连接，所述步骤S6还包括步骤S7，对第四区域处的表面钝化层进行孔光刻，并在该孔光刻处以及硅器件背面进行金属蒸发工序，在表面制作一层金属层，该金属层采用TiNiAg三层结构。
采用了上述技术方案后，本发明无需进行双面光刻，工艺相对简单，使用本方法制作的单向放电管从下至上具有NPNP型四层结构，包括三个PN结，分别为J1、J2、J3，当第四区域施加正向电压，此时J1，J3正向导通，J2呈反向阻断状态，在施加电压未达到J2击穿时，只有很小的漏电产生，此时器件表现为阻断状态，当第一区域与第四区域之间的正向电压使第二区域与第三区域之间的PN结J2击穿时，此四层结构呈导通状态，以对并联在本单向放电管两端的器件进行过压保护。
附图说明
图1为普通的放电管的结构；
图2为采用本发明的方法制备的单向放电管的结构示意图；
图3为采用本发明的方法制备的单向放电管的原理框图；
图4为采用本发明的方法制备的单向放电管的等效示意图。
具体实施方式
为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。
如图2所示，一种单向放电管的制作方法，包括以下步骤：
步骤S1，一次氧化：采用氢氧合成氧化或水汽氧化，在P型硅器件的上表面形成一层SiO2钝化层，该钝化层为后续进行局部掺杂提供掩蔽作用，该一次氧化的氧化温度900-1150℃，氧化层厚度为0.5-2.5μm；
步骤S2，一次光刻：在SiO2钝化层上刻掉一部分用于局部掺杂的掺杂区；
步骤S3，一次磷掺杂：在上述掺杂区进行淡磷掺杂，掺杂的方块电阻20-100Ω/m2，结深10-40μm，形成第三区域3；
步骤S4，一次硼掺杂：在对上述掺杂区进行淡磷掺杂后，再次对上述掺杂区进行浓硼掺杂，掺杂的方块电阻0.2-20Ω/m2，结深1-15μm，形成第四区域4；
步骤S5，二次磷掺杂：对硅器件的背面进行浓磷掺杂，掺杂的方块电阻0.2-20Ω/□，结深3-20μm，形成第一区域1，第一区域1与第三区域3之间的无掺杂的本征硅器件构成第二区域2；
步骤S6，表面钝化：为了稳定击穿，在器件表面形成保护层，对硅器件的上表面进行钝化，形成表面钝化层6，表面钝化包括氧化层钝化和SIPOS钝化两种方法。
优选地，在步骤S4与S5之间，还包括二次光刻的步骤，在硅器件的上表面第三区域3外周的SiO2钝化层上进行光刻，以刻掉一部分用于局部掺杂的掺杂区，所述步骤S5中还包括对上述掺杂区进行浓磷掺杂的步骤，形成第五区域5，第五区域5的宽度一般10-80μm，采用POCL3掺杂源工艺进行掺杂。
优选地，为了节省工序，所述步骤S5中，对上述掺杂区进行浓磷掺杂与对硅器件的背面进行浓磷掺杂同时进行。
所述一次磷掺杂和二次磷掺杂采用乳胶源或POCL3掺杂源或注入工艺进行掺杂；所述一次硼掺杂采用乳胶源或注入工艺进行掺杂。
所述步骤S6还包括步骤S7，对第四区域4处的表面钝化层进行孔光刻，并在该孔光刻处以及硅器件背面进行金属蒸发工序，在表面制作一层金属层，该金属层采用TiNiAg三层结构。
利用本发明的方法，在N型硅器件上制作的单向放电管也具备过压保护的功能，在N型硅器件上形成PNPN四层结构，其具体结构与P型硅器件上的结构相同。
采用本发明的方法制作出的单向放电管具有过压保护功能，在单向放电管上的电压达到一定程度后二极管呈低阻状态，具体电路如图3所示。以P型基底材料的器件为例，第一区域1、第二区域2、第三区域3和第四区域4形成NPNP的四层结构，三个PN结J1、J2、J3，如图4所示，三个PN结可以等效为两个三极管T1、T2，当A施加正向电压，此时J1，J3正向导通，J2呈反向阻断状态，在施加电压未达到J2击穿时，只有很小的漏电产生，此时器件表现为阻断状态。在A上的正向电压继续升高，达到J2的击穿电压，此时J2击穿，等效为三极管T2击穿，此时T2的发射极给T1基区注入电流。电流达到一定值后，T1的集电极电流又流回T1，形成正反馈，使得T1，T2两个器件的电流剧增，AK之间呈导通状态。第五区域5和第二区域2形成N+P-结，N+结比较浅，此时击穿和N+结的深度相关性较强，在一定范围可以通过N+的推结扩散进行击穿电压调节。N型基底材料的器件的工作原理与上述相同。
以上所述的具体实施例，对本发明解决的技术问题、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种单向放电管的制作方法，其特征在于，包括以下步骤：
步骤S1，一次氧化：在P型硅器件的上表面形成一层SiO2钝化层，该钝化层为后续进行局部掺杂提供掩蔽作用，该一次氧化的氧化温度900-1150℃，氧化层厚度为0.5-2.5μm；
步骤S2，一次光刻：在SiO2钝化层上刻掉一部分用于局部掺杂的掺杂区；
步骤S3，一次磷掺杂：在上述掺杂区进行淡磷掺杂，掺杂的方块电阻20-100Ω/m2，结深10-40μm，形成第三区域(3)；
步骤S4，一次硼掺杂：在对上述掺杂区进行淡磷掺杂后，再次对上述掺杂区进行浓硼掺杂，掺杂的方块电阻0.2-20Ω/m2，结深1-15μm，形成第四区域(4)；
步骤S5，二次磷掺杂：对硅器件的背面进行浓磷掺杂，掺杂的方块电阻0.2-20Ω/□，结深3-20μm，形成第一区域(1)，第一区域(1)与第三区域(3)之间的无掺杂的本征硅器件构成第二区域(2)；
步骤S6，表面钝化：对硅器件的上表面进行钝化，形成表面钝化层(6)。
2.根据权利要求1所述的单向放电管的制作方法，其特征在于：在步骤S4与S5之间，还包括二次光刻的步骤，在硅器件的上表面第三区域(3)外周的SiO2钝化层上进行光刻，以刻掉一部分用于局部掺杂的掺杂区，所述步骤S5中还包括对上述掺杂区进行浓磷掺杂的步骤，形成第五区域(5)，第五区域(5)的宽度一般10-80μm。
3.根据权利要求2所述的单向放电管的制作方法，其特征在于：所述步骤S5中，对上述掺杂区进行浓磷掺杂与对硅器件的背面进行浓磷掺杂同时进行。
4.根据权利要求3所述的单向放电管的制作方法，其特征在于：所述一次磷掺杂和二次磷掺杂采用乳胶源、POCL3掺杂源、注入工艺进行掺杂；所述一次硼掺杂采用乳胶源、注入工艺进行掺杂。
5.根据权利要求1所述的单向放电管的制作方法，其特征在于：所述步骤S6还包括步骤S7，对第四区域(4)处的表面钝化层进行孔光刻，并在该孔光刻处以及硅器件背面进行金属蒸发工序，在表面制作一层金属层，该金属层采用TiNiAg三层结构。
CN201710764626.3A 2017-08-30 2017-08-30 单向放电管的制作方法 Active CN107611087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710764626.3A CN107611087B (zh) 2017-08-30 2017-08-30 单向放电管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710764626.3A CN107611087B (zh) 2017-08-30 2017-08-30 单向放电管的制作方法

Publications (2)

Publication Number Publication Date
CN107611087A true CN107611087A (zh) 2018-01-19
CN107611087B CN107611087B (zh) 2020-07-17

Family

ID=61056547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710764626.3A Active CN107611087B (zh) 2017-08-30 2017-08-30 单向放电管的制作方法

Country Status (1)

Country Link
CN (1) CN107611087B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380883A (zh) * 2021-06-08 2021-09-10 深圳市槟城电子股份有限公司 半导体放电管及供电电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989460A (ja) * 1982-11-15 1984-05-23 Toshiba Corp サイリスタの製造方法
US20020164848A1 (en) * 2000-02-22 2002-11-07 Jian-Hsing Lee Highly latchup-immune CMOS I/O structures
US6514839B1 (en) * 2001-10-05 2003-02-04 Taiwan Semiconductor Manufacturing Company ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations
CN1462479A (zh) * 2001-05-09 2003-12-17 新电元工业株式会社 半导体装置及其制造方法
US20050245006A1 (en) * 2004-04-30 2005-11-03 Tseng Ching C Overvoltage protection device and manufacturing process for the same
CN101877358A (zh) * 2009-04-30 2010-11-03 万国半导体有限公司 具有对称击穿电压的瞬时电压抑制器
EP2947696A1 (de) * 2014-05-23 2015-11-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und verfahren zur überbrückung eines elektrischen energiespeichers
CN205428949U (zh) * 2016-02-24 2016-08-03 江苏捷捷微电子股份有限公司 一种单向低压tvs器件
CN205723543U (zh) * 2016-03-14 2016-11-23 江苏捷捷微电子股份有限公司 一种带有七层对通隔离结构的可控硅芯片

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989460A (ja) * 1982-11-15 1984-05-23 Toshiba Corp サイリスタの製造方法
US20020164848A1 (en) * 2000-02-22 2002-11-07 Jian-Hsing Lee Highly latchup-immune CMOS I/O structures
CN1462479A (zh) * 2001-05-09 2003-12-17 新电元工业株式会社 半导体装置及其制造方法
US6514839B1 (en) * 2001-10-05 2003-02-04 Taiwan Semiconductor Manufacturing Company ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations
US20050245006A1 (en) * 2004-04-30 2005-11-03 Tseng Ching C Overvoltage protection device and manufacturing process for the same
CN101877358A (zh) * 2009-04-30 2010-11-03 万国半导体有限公司 具有对称击穿电压的瞬时电压抑制器
EP2947696A1 (de) * 2014-05-23 2015-11-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und verfahren zur überbrückung eines elektrischen energiespeichers
CN205428949U (zh) * 2016-02-24 2016-08-03 江苏捷捷微电子股份有限公司 一种单向低压tvs器件
CN205723543U (zh) * 2016-03-14 2016-11-23 江苏捷捷微电子股份有限公司 一种带有七层对通隔离结构的可控硅芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380883A (zh) * 2021-06-08 2021-09-10 深圳市槟城电子股份有限公司 半导体放电管及供电电路

Also Published As

Publication number Publication date
CN107611087B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN104969360B (zh) 半导体装置
CN101877358A (zh) 具有对称击穿电压的瞬时电压抑制器
TW201145488A (en) High holding voltage device
CN101937917B (zh) 一种集成电路中静电放电防护结构
CN102623449A (zh) Esd保护装置
CN104269402B (zh) 一种堆叠scr‑ldmos的高压esd保护电路
CN107611087A (zh) 单向放电管的制作方法
CN110491875B (zh) 一种双向可控硅静电保护器件
TWI591793B (zh) 靜電放電保護電路
CN106783949A (zh) 单向tvs结构及其制造方法
CN107346790A (zh) 一种瞬态电压抑制器（tvs）芯片及制造方法
CN107393970A (zh) 一种碳化硅结势垒二极管
CN107845631A (zh) 一种高eb双极性半导体保护器件及其制造方法
CN207074660U (zh) 用于电解保护的二极管器件结构
CN205177857U (zh) 一种快恢复二极管
CN210778602U (zh) 一种多端口低容电压浪涌保护芯片
CN105552074B (zh) 一种基于锗硅异质结工艺的scr器件
RU158240U1 (ru) Силовой полупроводниковый прибор с повышенной устойчивостью к динамической лавине
CN205582938U (zh) 一种由反偏二极管触发的双向可控硅器件
CN204155940U (zh) 一种平面双结型稳压二极管芯片
Zhou et al. New DDSCR structure with high holding voltage for robust ESD applications
CN104319286B (zh) 一种适用于体硅cmos可抑制寄生闩锁效应的器件结构
CN204857724U (zh) 一种齐纳二极管触发scr的esd保护器件
CN207165571U (zh) 瞬态电压抑制器
CN207068844U (zh) 瞬态电压抑制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant