CN107565957A - 合成器电路及用于减轻合成器内的泄漏效应的方法 - Google Patents

合成器电路及用于减轻合成器内的泄漏效应的方法 Download PDF

Info

Publication number
CN107565957A
CN107565957A CN201710400335.6A CN201710400335A CN107565957A CN 107565957 A CN107565957 A CN 107565957A CN 201710400335 A CN201710400335 A CN 201710400335A CN 107565957 A CN107565957 A CN 107565957A
Authority
CN
China
Prior art keywords
signal
oscillator
circuit
phaselocked loop
baseband signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710400335.6A
Other languages
English (en)
Inventor
罗特姆·雅维维
约瑟佩·利普玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN107565957A publication Critical patent/CN107565957A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transmitters (AREA)

Abstract

本公开涉及一种合成器电路及用于减轻合成器内的泄漏效应的方法。根据本公开的一个方面，提供了一种用于生成基带信号的本地振荡器载波信号的合成器电路(100)，包括受控振荡器(102)，该受控振荡器包括被配置为生成振荡信号的锁相环(104)和振荡器(106)。牵引补偿电路(110)被配置为使用关于振荡信号(124)的误差的信息、关于基带信号(126)的当前样本的信息、和锁相环(102)的先前输出的先前校正信号来生成锁相环(104)的当前输出的校正信号(120)。

Description

合成器电路及用于减轻合成器内的泄漏效应的方法
技术领域
示例涉及用于减轻合成器内的泄漏效应的方法，泄漏效应与例如由上行链路发送信号或基带干扰信号或另一已知的调制或未调制信号引起的干扰信号相关。
背景技术
在基于直接转换传输技术的发送器中，可能的拓扑结构是使用谐波压控振荡器(VCO)，其中VCO频率是功率放大器(PA)输出处的被发送信号的中心频率的两倍或四倍。这种拓扑结构有助于防止杂散，并且允许高效的实现。然而，这样的拓扑结构的一个缺点是被发送信号的谐波落在VCO频率上(例如，当VCO是发送频率的两倍时的第二谐波，或者当VCO是发送频率的四倍时的第四谐波)，并且可能改变(“牵引”)其频率，由此降级本地振荡器(LO)相位噪声(PN)。这种效应被称为牵引注入(pulling injection)。使用VCO的发送链的功率放大器是牵引注入的一个来源。此外，所有类型的振荡器都可能受到影响，例如数控振荡器(DCO或NCO)。使用相位控制回路来稳定振荡器输出的所有类型的振荡器随后都被称为受控振荡器。在下一代实现方式中，如果芯片尺寸将被缩小，则牵引注入可能会增加，使PA更靠近VCO。期望减轻牵引的效应，并且例如降低受控振荡器的相位噪声。
发明内容
本公开提供了一种合成器电路、包括该合成器电路的发送器电路、适配为减轻合成器的基带信号的泄漏效应的方法和设备、以及一种非暂态计算机可读存储介质。
根据本公开的一个方面，提供了一种适配为生成基带信号的本地振荡器载波信号的合成器电路，包括：受控振荡器，包括锁相环和振荡器，该锁相环和振荡器被配置为生成振荡信号；以及牵引补偿电路，被配置为基于关于振荡信号的误差的信息、关于基带信号的信息、和锁相环的先前输出的先前校正信号来生成锁相环的当前输出的校正信号。
根据本公开的另一方面，提供了一种包括上述合成器电路的发送器电路，该发送器电路还包括混频器电路，被配置为基于所述基带信号和所述载波信号来混合信号，从而生成射频信号。
根据本公开的又一方面，提供了一种适配为减轻合成器的基带信号的泄漏效应的方法，该方法包括：由锁相环和振荡器生成振荡信号；以及基于关于振荡信号的误差的信息、关于基带信号的当前样本的信息、和锁相环的先前输出的先前校正信号来生成锁相环的当前输出的校正信号。
根据本公开的又一方面，提供了一种适配为减轻合成器的基带信号的泄漏效应的设备，该设备包括：用于生成振荡信号的装置，该装置包括锁相环；以及用于基于关于振荡信号的误差的信息、关于基带信号的当前样本的信息、和锁相环的先前输出的先前校正信号来生成锁相环的当前输出的校正信号的装置。
此外，本公开还提供了一种包括具有程序代码的计算机程序的非暂态计算机可读存储介质，程序代码由可编程处理器执行时用于执行上述适配为减轻合成器的基带信号的泄漏效应的方法。
附图说明
下面将仅通过示例的方式、并且参考附图来描述装置和/或方法的一些实施例，其中：
图1示出了合成器电路的示例；
图2示出了使用具有预失真电路的合成器电路的示例的基带信号的发送器的示例；
图3示出了使用合成器的示例生成的振荡信号的误差的减小；
图4示出了合成器的示例的校正信号的相位分量的收敛；
图5示出了合成器的示例的校正信号的增益分量的收敛；
图6示出了合成器电路的示例的整体相位噪声与常规合成器的整体相位噪声的比较；
图7示出了功率放大器的预失真信号的特性；
图8示出了使用合成器的示例内的预失真电路的示例的相位噪声直方图的减小；
图9示出了用于生成具有减少的泄漏的本地振荡器载波信号的方法的流程图，其中泄漏因基带信号而产生；以及
图10示出了移动电信设备的示例。
具体实施方式
现在将参考附图来更充分地描述各种示例，其中，一些示例在附图中被示出。在附图中，为了清楚起见，区域、层和/或线条的厚度可能被夸大。
因此，虽然进一步的示例能够具有各种修改和替代形式，但是一些特定示例在附图中被示出，并且随后将被详细描述。然而，该详细描述不将进一步的示例限制为所描述的特定形式。进一步的示例可以涵盖落入本公开的范围内的所有修改、等同物和替代物。相同的编号在整个附图的描述中指代相似或类似的元件，这些相似或类似的元件可以以相同形式来实现或者当彼此相对比时以修改的形式来实现，同时提供相同或类似的功能。
应当理解，当元件被称为“被连接”或“被耦合”到另一元件时，这些元件可以被直接连接或耦合、或者经由一个或多个中间元件。相反，当元件被称为“被直接连接”或“被直接耦合”到另一元件时，不存在中间元件。用于描述元件之间的关系的其它词语应该以类似的方式来理解(例如，仅仅作为几个例子的“在…之间”相对于“直接处于…之间”、“相邻”相对于“直接相邻”)。
本文所使用的术语是用于描述特定示例的目的，而不旨在限制进一步的示例。无论何时使用诸如“一”、“一个”和“该”之类的单数形式，并且没有显式地或隐含地将仅使用单个元件定义为强制性的，进一步的示例也可以使用多个元件来实现相同的功能。同样，当功能随后被描述为使用多个元件来实现时，进一步的示例可以使用单个元件或处理实体来实现相同的功能。还将理解的是，当使用术语“包括”、“包含”、“具有”、和/或“含有”时，这些术语指明存在所陈述的特征、整数、步骤、操作、过程、动作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、过程、动作、元件、组件和/或它们的任意群组。
除非另有定义，否则所有术语(包括技术和科学术语)在本文中均以它们在示例所属领域中的普通含义被使用，除非在本文中以其他方式明确定义。
图1示出了用于生成基带信号的本地振荡器载波信号的合成器电路100的示例。本地振荡器载波信号可以被直接用于对基带信号进行上混频(upmix)，或被用于导出另一混频信号，该混频信号然后被用于对基带信号进行上混频。受控振荡器102包括锁相环104和振荡器106，该锁相环104和振荡器106被配置为生成振荡信号108。牵引补偿电路110被配置为使用关于振荡信号124的误差的信息、关于泄漏的基带信号126的信息、和锁相环104的先前输出的先前校正信号来生成锁相环104的当前输出的校正信号120。在锁相环104之内，相位检测器130用于通过将振荡信号108与用于设置振荡器106的期望相位或操作频率的操控信号进行比较，来确定振荡信号108的当前相位误差。滤波器132被用于调整振荡器106的控制信号，以便考虑当前检测到的误差。根据一些示例，校正信号120依赖于基带信号126的当前样本。
值得注意的是，校正信号120不仅依赖于误差信号，而且还依赖于关于基带信号126的信息。关于基带信号的信息从发送(Tx)阵列/调制解调器被传送到锁相环104(PLL子系统，例如其可以是数字锁相环或DPLL)，并且被用于创建校正信号120(“反向牵引”)，该校正信号120被注入到锁相环104中从而减轻或甚至消除牵引损害。在使用由受控振荡器102生成的振荡信号108来发送的基带信号的情况下，在相关联的发送信号链处于正常操作模式的同时可以减少牵引损害。这可以节省用于专门的分析模式或算法(在此期间无法进行正常传输)的时间和成本。如果被连续执行，则牵引效应的抑制还可以产生更好的结果，因为它会自动考虑操作条件的最终变化。
在一些示例中，校正信号(“反向牵引”)应当在最佳相位和增益的情况下被注入。下面，给出了一个具体示例，关于如何找到校正信号120的相位分量和增益分量，使得在考虑振荡器牵引的损害的情况下，由受控振荡器生成的振荡信号108内的误差(例如，所生成的振荡信号与期望的振荡信号的频率或相位的偏差)可以被减少或最小化。在以下考虑中，重点强调了在期望的振荡信号的频率处生成谐波的功率放大器所引起的牵引。然而，所得到的算法和校正信号生成可以减轻牵引损害，而不管其根本原因如何。为了进一步的考虑，还参考了图2，图2示出了用于使用I/Q调制来发送基带信号的发送信号链的更多组件。图2示出了包括牵引补偿电路110的笛卡尔(Cartesian)或IQ调制器，其还接收IQ数据作为到补偿电路110的输入。牵引补偿电路110生成校正信号，该校正信号被注入或被叠加到锁相环104的滤波器132的输出处的信号上。后续段落将集中于迭代近似方法，其中确定校正信号120的两个参数(增益分量和相位分量)，以便校正牵引。
除了图1的合成器电路100的组件之外，发送器电路200还包括混频器电路240，该混频器电路240被配置为对依赖于基带信号250和载波信号222的信号进行混频，从而生成射频信号232。混频器电路240所使用的载波信号222由分频器220生成，分频器220被配置为将振荡信号108的频率除以分频系数n(在图2的示例中，n等于2)。
图2示出了笛卡尔I/Q调制，用于根据基带信号250生成射频信号232，该信号由其同相(I)分量和正交(Q)分量给出。然而，以下考虑同样适用于其他发送链实现方式，例如极性调制器和数字直接合成调制器。此外，这些考虑同样适用于经典混频器实现方式和其它混频器电路，例如使用射频数模转换器的实现方式，所述射频数模转换器执行到信道频率的混频以及数模转换。发送器电路还包括放大器242，用于放大射频信号232。发送器还包括功率放大器预失真电路260(PAPD)，用于估计针对射频信号232的频率(即，射频信号的基本频率)的放大器242(PA)的非线性。在图2的实现方式中，PLL 104包括相位检测器(PD)130和滤波器(DLF)132。相位检测器130被用于确定误差信号即，由振荡器106当前输出的信号与用于操控PLL 102的参考相位的偏差。基于当前确定的误差信号，滤波器132确定用于振荡器106的控制信号YlF从而改变其当前相位和/或频率以考虑误差信号。校正信号120被叠加或被添加到所述控制信号YlF。
PAPD 260的输入处的发送信号(例如，样本‘n’)具有以下形式(以极坐标表示给出)：
以wc作为信道的中心频率的情况下，PA 242的输出处的第一谐波具有以下形式：
PA 242的输出处的第二谐波具有以下形式：
第k谐波具有以下形式：
在下文中，考虑将是一般性地，即，针对分频系数k，由此，针对第k谐波。
其中g1和是PAPD 260与PA 242之间的未知增益改变和相位改变，假设PA 242和PAPD 260是连续(back-to-back)线性的。
假设由PA 242引起的牵引损害，PA 242和受控振荡器102之间的信道可以被表征为将附加增益和相位g2和添加至PA 242的输出处，假定该信道是没有记忆效应的单抽头信道(single tap channel)。假设第二谐波是牵引的一个来源。牵引通过注入牵引信号或牵引项改变振荡器252的输出处的信号。
牵引与受控振荡器102与注入信号之间的振幅差异和相位差异成比例，使得我们得到以下牵引项252：
为了能够消除由次序为k＝2的谐波引起的这种不期望的牵引，将要被注入或被叠加的校正信号120可以具有以下通用形式：
其中g和是校正信号120的未知增益分量和相位分量，例如，使用随后描述的校准/LMS来找到。
虽然先前的考虑假定牵引是由第二谐波引起的，但是进一步的示例可以将任意谐波视为牵引损害的来源。针对次序为k的谐波，校正信号120为：
牵引项252和校正信号120都被注入到PLL 102中，如图2所描绘的。假定牵引项252在振荡器106的输出之后被叠加。为了能够改变振荡信号108的生成，校正信号120在振荡器106之前被注入或被叠加。
牵引项252和校正信号120(校正项)都经历不同的未知传递函数，使得附加净误差项(e2(n))(由牵引和校正信号两者引起)为：
在上述误差项中，d(n)是校正信号120，TF1是从锁相环104的滤波器132的输出到锁相环104的相位检测器130的输出的传递函数。TF2是从振荡器106的输出到锁相环104的相位检测器130的输出的传递函数。
如果e2(n)被最小化，牵引损害可以在很大程度上被降低。例如，可以使用LMS技术来找到最小化e2(n)的g和
在下文中，给出一个示例，用于确定校正信号120的g和使得由牵引项(例如，由于使用振荡信号108的放大器240而产生的牵引项)引起的振荡信号108的相位噪声的降级被减小或最小化。
根据一个示例，基于最小均方(LMS)近似的修改来找到系数g和具体地，分别针对校正信号120的增益分量和相位分量，执行两个并行LMS算法。换句话说，第一近似规则用于增益分量，并且第二近似规则用于相位分量。
为每个参数导出e2(n)的梯度。针对用于增益参数的第一近似规则，可以得到：
LMS算法是迭代方法，基于先前迭代gest(n-1)的估计和当前梯度ggradient(n)来确定增益分量gest(n)的当前样本的估计。LMS近似的基本原理是，如果当前PLL平方误差e2(n)的梯度为正，则意味着e(n)将保持持续增长，如果先前估计gest(n-1)被用于进一步迭代，则这意味着需要减少当前估计gest(n)。相同考虑适用于相位分量的当前估计。
根据给出的示例，ggradient(n)内的未知相位被算法的上一次迭代的相位估计替代。然后根据以下表达式确定当前迭代的增益参数gest(n)的估计：
gest(n)＝gest(n-1)-μgain·ggradient(n)
类似地，用于相位分量的第二近似规则使用e2(n)相对于相位分量的梯度：
为了确定梯度，对于我们用上一次的相位-LMS替代，对于g，我们用上一次估计的gest(n-1)替代。换句话说，牵引补偿电路110被配置为在生成当前校正信号时，使用先前校正信号作为校正信号的替代。
根据以下表达式确定本次迭代的相位分量的估计：
总之，上述示例确定校正信号(“反向牵引”项)，并且在适当确定的相位分量和增益分量的情况下将校正信号注入到PLL子系统中，使得牵引被抑制。先前段落给出了一个示例，该示例关于如何确定这些相位分量和增益分量，使得由于PLL内的牵引而产生的误差被减小或最小化。被注入的校正信号120还依赖于当前提交的基带信号，允许在发送器的正常操作期间减轻牵引效应。
如上所述，图2示出了使用包括可选的预测电路210的合成器电路的示例的基带信号226的发送器的示例。预失真电路210被配置为估计放大器242的非线性。具体地，预失真电路210被配置为估计放大器242针对射频信号232的次序为n的谐波的非线性，其中n等于分频器220的分频系数。换句话说，专用预失真电路210(例如，数字预失真电路DPD)被添加到消除路径(cancelation path)。在n为2的情况下，引入专用预失真电路210，从而估计PA242的第二谐波非线性，其可能与通过发送信号链(发送器的阵列)内的另一预失真电路260补偿的基础非线性不同。预失真电路210与另一预失真电路260相比尝试预测PA 242针对不同频率和针对潜在不同的输入功率的非线性。因此，针对PA 242的输出信号内的分量(其引起牵引)使用专用预失真电路210，可以大大提高预测的准确性。因为校正信号120是在很好地预测了基带信号226对PA输出信号的贡献的情况下得到的，所以通过专用预失真电路210提高所述预期的准确性将进而提高对牵引效应的抑制。
专用预失真电路210可以尤其在发送功率水平较高时提高牵引消除性能，从而增强主动牵引消除110(APC)的效力，这进而改善误差向量幅度(EVM)并且可以减少电流消耗。图7中示出了数字预失真的基本原理，其示出了放大器的输入-输出传递曲线以及数字预失真(DPD)特性(虚线)。数字预失真尝试实现复合输出功率遵循理想的线性特性。总之在主动牵引消除110前面的专用预失真电路210的原理是考虑PA 242的第二谐波非线性效应。以这种方式，预失真电路210的输出更好地匹配PA输出信号，这使得能够更准确地估计受控振荡器102所经历的牵引。
图8中示出了该专用预失真电路210的效力，其示出了具有专用预失真电路210的实现方式和不具有专用预失真电路210的实现方式的整体相位噪声。利用专用预失真电路210，整体相位噪声(IPN)平均降低2dB。例如，这种改进可以被用于换来更高的发送功率水平。换句话说，预失真电路210被配置为使用基带信号226的当前样本来生成关于基带信号226的当前样本的信息。
本文所描述的示例可以被总结为包括笛卡尔牵引消除。示例在分组被发送期间(例如，在发送有效载荷数据的正常操作期间)“动态(on thefly)”实现闭环自适应牵引消除(例如，基于LMS算法)。根据一些示例，实现了二维最小化问题的迭代解决方案，其中确定了校正信号的增益分量和相位分量两者。一些示例可选地包括专用预失真电路(DPD)作为牵引消除机制的一部分，从而提高消除性能，例如，在高发送功率水平下的消除性能。与不需要这样的高输出功率(通常小于13dBm)的其他协议(例如，蓝牙)相比，一些示例操作超过15dBm。
图3示出了使用合成器的示例生成的振荡信号108的误差304的减小。该误差对应于在锁相环中确定的相位误差e(n)。图3的x轴给出了数字实现的锁相环(DPLL)的迭代次数或时钟周期数，由此示出了误差的时间演变。此外，实线306示出了校正信号(gest)的增益分量。图3示出了当使用如本文所描述的示例时误差的减小。当误差304的大小变为最小时，校正信号(gest)的增益分量稳定到最佳值。
图4示出了校正信号的相位分量402的收敛与时钟周期数的关系。相位分量的确定仅在PLL锁定之后才开始。PLL或DPLL可以在牵引损害下锁定，虽然相位噪声较高，但是之后使用合成器电路的示例来减少该相位噪声。
图5示出了校正信号的增益分量502的收敛。
图6示出了合成器电路的示例的整体相位噪声602与传统系统的整体相位噪声604之间的比较。在图6中，可以看到使用合成器电路的示例的DPLL的相位噪声(第一曲线，棕色或第一图案)与传统DPLL的相位噪声(第二曲线，天蓝色或第二图案)的比较。图6示出了当使用合成器电路的示例时，整体相位噪声从传统DPLL的-21.9dB降低到-40.5dB。此外，另外的曲线606(蓝色或第三图案)示出了振荡器的噪声，曲线608(绿色或第四图案)示出了参考时钟噪声，曲线610(红色或第五图案)示出了待测系统在没有牵引损害的情况下的相位噪声。
图7示出了功率放大器的预失真信号依赖于输出功率的特性。y轴示出了针对放大器的给定输入功率的输出功率。第一曲线702示出了期望的线性等增益曲线。第二曲线704示出了放大器的实际行为表现，在高输出功率水平处进入压缩。第三曲线706示出了在放大器之前被施加到基带信号以补偿放大器的压缩的影响的预失真信号的特性，使得预失真信号和放大器压缩的结合产生理想线性增益曲线。
图8示出了使用具有预失真电路的合成器电路的示例的整体相位噪声的减小(与不具有预失真电路的相同合成器电路相比)的直方图。x轴给出以分贝为单位的相位噪声(dB)，而y轴给出了在x轴的数据仓内的相位噪声的情况下所发送的数据分组的数量。第一组样本802示出了使用具有预失真电路的合成器电路发送的数据分组，而第二组样本804示出了使用不具有预失真电路的相同合成器电路发送的数据分组的相位噪声。在合成器电路的示例内使用可选的预失真电路可以使整体相位噪声进一步减小约2dB。
图9示出了用于减轻生成本地振荡器载波的合成器内部的泄漏效应的方法的流程图，其中泄漏效应与基带信号相关。泄漏可能是由使用所生成的本地振荡器载波发送的基带信号引起的、或者由例如在相同或相邻染料(dye)上的另一发送信号链的基带信号引起的。该方法包括使用锁相环和振荡器来生成振荡信号910。此外，该方法包括使用关于振荡信号的误差的信息、关于基带信号的当前样本的信息、和锁相环的先前输出的先前校正信号来生成锁相环的当前输出的校正信号920。
图10示意性地示出了移动电信设备1000的示例，其包括发送器1010，该发送器1010被耦合到两个天线1020a和1020b。天线的数量仅仅是示例，并且移动电信设备的另外的示例可以包括更多或更少的天线。发送器1010包括如本文中所描述的合成器电路100的示例和混频器电路240的示例。此外，移动电信设备1000包括放大器242，被配置为放大由混频器电路240生成的射频信号。
如图10所公开的使用根据本文所描述的示例的发送器1010的示例的移动电信设备可以根据每个已知的和未来的电信标准进行操作，例如：由第三代合作伙伴计划(3GPP)标准化的移动通信系统中的一个，例如，全球移动通信系统(GSM)、用于GSM演进的增强数据速率(EDGE)、GSM EDGE无线电接入网(GERAN)、高速分组接入(HSPA)、通用陆地无线电接入网(UTRAN)或演进UTRAN(E-UTRAN)、长期演进(LTE)或高级LTE(LTE-A)、或具有不同标准的移动通信系统，例如，全球微波接入互操作性(WIMAX)IEEE 802.16或无线局域网(WLAN)IEEE 802.11)、通常基于时分多址(TDMA)、频分多址(FDMA)、正交频分多址(OFDMA)、码分多址(CDMA)等等的任意系统。术语移动通信系统和移动通信网络可以同义使用。
移动电信设备可以对应于智能电话、手机、用户设备(UE)、膝上型计算机、笔记本、个人计算机、个人数字助理(PDA)、通用串行总线(USB)棒、平板计算机、汽车等。移动收发器或终端也可以被称为符合3GPP术语的UE或用户。发送器可以位于网络或系统的固定或静止部分。发送器可以例如对应于远程无线电头、发送点或接入点，或在其中操作。发送器可以是有线网络的无线接口，其允许实现去往UE、移动收发器或中继收发器的无线电信号的发送和接收。这样的无线电信号可以符合例如由3GPP标准化的无线电信号，或者总体上与以上所列出的一个或多个系统一致。因此，发送器可以分别对应于节点B、eNodeB、BTS、接入点等。
发送器的其它示例也可以被用于根据其他任意的无线或有线传输协议(例如，根据蓝牙、Zigbee或ZWave协议)来发送信号。
示例1是一种适配为生成基带信号的本地振荡器载波信号的合成器电路，包括：受控振荡器，包括锁相环和振荡器，该锁相环和振荡器被配置为生成振荡信号；以及牵引补偿电路，被配置为基于关于振荡信号的误差的信息、关于基带信号的信息、和锁相环的先前输出的先前校正信号来生成锁相环的当前输出的校正信号。
在示例2中，在示例1的合成器电路中，牵引补偿电路还被配置为基于迭代近似算法来生成校正信号。
在示例3中，在示例1的合成器电路中，牵引补偿电路被配置为使用最小均方近似或最小平方近似来生成校正信号。
在示例4中，在示例1至3中任一项的合成器电路中，校正信号包括增益分量和相位分量。
在示例5中，在示例4的合成器电路中，牵引补偿电路使用针对增益分量的第一近似规则以及针对相位分量的第二近似规则，来确定校正信号。
在示例6中，在示例4至5中任一项的合成器电路中，牵引补偿电路使用以下表达式来生成校正信号：
其中
k是整数系数；g表示增益分量，表示相位分量，以及αpapd，表示关于基带信号的当前样本的信息。
在示例7中，在示例6的合成器电路中，整数系数k表示引起振荡信号的降级的、由功率放大器生成的射频的谐波的次序。
在示例8中，在示例4至7中任一项的合成器电路中，牵引补偿电路被配置为在生成当前校正信号时，使用先前校正信号作为校正信号的替代。
在示例9中，前述示例中的任一项的合成器电路，还包括预失真电路，被配置为使用基带信号的当前样本来生成关于基带信号的当前样本的信息。
在示例10中，前述示例中的任一项的合成器电路，还包括分频器，被配置为通过将振荡信号的频率除以分频系数来产生载波信号从而驱动混频器电路。
在示例11中，在前述示例中的任一项的合成器电路中，牵引补偿电路被配置为使用关于基带信号的当前样本的信息作为关于基带信号的信息。
示例12是一种发送器电路，包括：根据示例1至11中任一项的合成器电路；以及混频器电路，被配置为基于基带信号和载波信号来混合信号，从而生成射频信号。
在示例13中，示例12的发送器电路还包括放大器，被配置为放大射频信号。
在示例14中，在示例13的发送器电路中，预失真电路被配置为估计放大器的非线性。
在示例15中，在示例14的发送器电路中，预失真电路被配置为估计放大器针对射频信号的次序为n的谐波的非线性。
在示例16中，在示例15的发送器电路中，n等于分频系数。
在示例17中，在示例12到16的发送器电路中，分频系数是2或4。
在示例18中，在前述示例中的任一项的发送器电路中，牵引补偿电路被配置为生成校正信号，使得由使用振荡信号的放大器引起的振荡信号的相位噪声的降级被减小或最小化。
示例19是一种适配为减轻合成器的基带信号的泄漏效应的方法，该方法包括：由锁相环和振荡器生成振荡信号；以及基于关于振荡信号的误差的信息、关于基带信号的当前样本的信息、和锁相环的先前输出的先前校正信号来生成锁相环的当前输出的校正信号。
在示例20中，示例19的方法包括使用迭代近似算法来生成校正信号。
在示例21中，示例20的方法包括使用最小均方近似算法或最小平方近似算法来生成校正信号。
在示例22中，示例19到21中任一项的方法包括生成包括增益分量和相位分量的校正信号。
在示例23中，示例22的方法包括：使用第一近似规则根据以下表达式来进行增益分量gest(n)的当前估计：
gest(n)＝gest(n-1)-μgain·ggradient(n)，
其中gest(n-1)是增益分量的先前估计；以及使用第二近似规则根据以下表达式来进行相位分量的当前估计：
其中是相位分量的先前估计；并且其中ggradient是根据以下表达式计算的：
并且是根据以下表达式计算的：
其中αpapd，Apapd(n)表示关于基带信号的当前样本的信息，e表示振荡信号的当前误差，k是引起降级的谐波的次序，以及TF1表示锁相环的传递函数。
在示例24中，示例22或23的方法包括在生成当前校正信号时，使用先前校正信号作为当前校正信号的替代。
在示例25中，示例19到24中任一项的方法还包括使用基带信号的当前样本来生成关于基带信号的当前样本的信息。
在示例26中，示例19到25中任一项的方法还包括通过将振荡信号的频率除以分频系数来产生载波信号或本地振荡信号。
在示例27中，示例19到26中任一项的方法还包括基于基带信号和载波信号来混合信号，从而生成射频信号。
在示例28中，示例27的方法，还包括放大射频信号。
在示例29中，在示例25的方法中，放大器针对基于基带信号的当前样本的射频信号的非线性被估计用于确定关于基带信号的当前样本的信息。
在示例30中，示例29的方法包括估计放大器针对射频信号的次序为n的谐波的非线性。
在示例31中，在示例30的方法中，n等于分频系数。
在示例32中，在示例26或31中任一项的方法中，分频系数是2或4。
在示例33中，示例19到32中任一项的方法包括生成校正信号，使得由使用振荡信号的放大器引起的振荡信号的相位噪声的降级被减小或最小化。
示例34是一种包括根据示例12到18中任一项的发送器电路的移动电信设备。
示例35是一种具有程序代码的计算机程序，当由可编程处理器执行时，程序代码用于执行根据示例19到33中任一项的方法。
示例36是一种包括具有程序代码的计算机程序的非暂态计算机可读存储介质，当由可编程处理器执行时，程序代码用于执行根据示例19到33中任一项的方法。
结合一个或多个先前详细描述的示例和附图所提及和描述的方面和特征也可以与一个或多个其它示例组合，以便替换另一示例的相似特征，或将特征引入另一示例。
示例还可以是具有程序代码的计算机程序，当计算机程序在计算机或处理器上执行时，该程序代码用于执行上述方法中的一个或多个。各种上述方法的步骤、操作或过程可以由编程的计算机或处理器执行。示例还可以涵盖诸如数字数据存储介质之类的程序存储设备，该程序存储设备是机器、处理器或计算机可读的，并且对机器可执行的、处理器可执行的或计算机可执行的指令程序进行编码。指令执行或使得执行上述方法的一些或全部动作。程序存储设备可以包括例如，数字存储器、诸如磁盘和磁带之类的磁存储介质、硬盘驱动器、或光学可读数字数据存储介质。进一步的示例还可以涵盖被编程为执行上述方法的动作的计算机、处理器或控制单元，或者被编程为执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA))。
说明书和附图仅示出本公开的原理。因而将理解的是，本领域技术人员将能够想到体现本公开的原理并且被包括在本公开的精神和范围内的各种布置(尽管本文没有明确描述或者示出)。此外，本文所记载的所有示例主要明确地旨在仅用于教学目的以帮助读者理解本公开的原理以及(一个或多个)发明人为推进技术所贡献的观念，并且将被理解为不对这类具体记载的示例和条件进行限制。此外，本文记载本公开的原理、方面和示例的所有陈述以及其具体示例旨在涵盖其等同物。
执行某一功能的表示为“用于...的装置”的功能块可以指经配置以执行某一功能的电路。因此，“用于…的装置”可以被实现为“被配置为或适合于…的装置”，例如被配置为或适合于相应任务的设备或电路。
附图中所示的各种元件的功能，包括标记为“装置”、“用于提供传感器信号的装置”、“用于生成发送信号的装置”等的任何功能块可以以专用硬件的形式实现，例如“信号提供者”、“信号处理单元”、“处理器”、“控制器”等，以及能够执行与适当软件相关联的软件的硬件。当由处理器提供时，功能可以由单个专用处理器、单个共享处理器或多个单独的处理器(其中一些或全部可以被共享)来提供。然而，术语“处理器”或“控制器”远远不限于能够执行软件的硬件，而是可以包括数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)、和非易失性存储器。也可以包括传统的和/或定制的其他硬件。
例如，框图可以示出实现本公开的原理的高级电路图。类似地，流程表、流程图、状态转换图、伪代码等可以表示各种过程、操作或步骤，其可以例如实质上被表示在计算机可读介质中并且由计算机或处理器执行，无论这种计算机或处理器是否被明确示出。在说明书或权利要求书中公开的方法可以由具有用于执行这些方法的各个动作的装置的设备来实现。
应当理解，说明书或权利要求中公开的多个动作、过程、操作、步骤或功能的公开不应当被解释为具有特定顺序，除非明确地或隐含地另有说明，例如针对技术原因。因此，多项动作或功能的公开不会将这些动作或功能限制为具有特定顺序，除非这些动作或功能由于技术原因是不可互换的。此外，在一些示例中，单个动作、功能、过程、操作或步骤可以分别包括或可以分解为多个子动作、子功能、子过程、子操作或子步骤。这类子动作可以被包括在所公开的单个动作中，或作为其一部分，除非明确地排除。
此外，所附权利要求被合并到具体实施例中，其中每个权利要求本身可以作为单独的示例而存在。尽管每个权利要求本身可以作为单独的示例而存在，但要注意的是，尽管从属权利要求在权利要求书中可能指与一个或多个其它权利要求的特定组合，但其它示例也可以包括从属权利要求与每个其它从属权利要求或独立权利要求的主题的组合。除非声明不希望有特定组合，否则本文明确建议这样的组合。此外，旨在将权利要求的特征包括到任何其它独立权利要求中，即使该权利要求不直接从属于该独立权利要求。

Claims (30)

1.一种适配为生成基带信号的本地振荡器载波信号的合成器电路，包括：
受控振荡器，包括锁相环和振荡器，该锁相环和振荡器被配置为生成振荡信号；以及
牵引补偿电路，被配置为基于关于所述振荡信号的误差的信息、关于基带信号的信息、和所述锁相环的先前输出的先前校正信号来生成所述锁相环的当前输出的校正信号。
2.根据权利要求1所述的合成器电路，其中，所述牵引补偿电路还被配置为基于迭代近似算法来生成所述校正信号。
3.根据权利要求1所述的合成器电路，其中，所述牵引补偿电路被配置为使用最小均方近似或最小平方近似来生成所述校正信号。
4.根据权利要求1至3中任一项所述的合成器电路，其中，所述校正信号包括增益分量和相位分量。
5.根据权利要求4所述的合成器电路，其中，牵引补偿电路使用针对所述增益分量的第一近似规则和针对所述相位分量的第二近似规则，来确定所述校正信号。
6.根据权利要求4所述的合成器电路，其中，所述牵引补偿电路使用以下表达式来生成所述校正信号：
其中
k是整数系数；g表示所述增益分量，表示所述相位分量，以及αpapd，表示关于所述基带信号的当前样本的信息。
7.根据权利要求6所述的合成器电路，其中，所述整数系数k表示引起所述振荡信号的降级的、由功率放大器生成的射频的谐波的次序。
8.根据权利要求4所述的合成器电路，其中，所述牵引补偿电路被配置为在生成当前校正信号时，使用所述先前校正信号作为所述校正信号的替代。
9.根据权利要求1或2中任一项所述的合成器电路，还包括：
预失真电路，被配置为使用基带信号的当前样本来生成关于基带信号的当前样本的信息。
10.根据权利要求1或2中任一项所述的合成器电路，还包括：
分频器，被配置为通过将所述振荡信号的频率除以分频系数来产生载波信号从而驱动混频器电路。
11.根据权利要求1或2中任一项所述的合成器电路，其中，所述牵引补偿电路被配置为使用关于基带信号的当前样本的信息作为关于基带信号的信息。
12.一种发送器电路，包括：
根据权利要求1或2中任一项所述的合成器电路；以及
混频器电路，被配置为基于所述基带信号和所述载波信号来混合信号，从而生成射频信号。
13.根据权利要求12所述的发送器电路，还包括：
放大器，被配置为放大所述射频信号。
14.根据权利要求13所述的发送器电路，其中，所述预失真电路被配置为估计所述放大器的非线性。
15.根据权利要求14所述的发送器电路，其中，所述预失真电路被配置为估计所述放大器针对所述射频信号的次序为n的谐波的非线性。
16.根据权利要求15所述的发送器电路，其中，n等于分频系数。
17.根据权利要求12所述的发送器电路，其中，分频系数是2或4。
18.根据权利要求12所述的发送器电路，其中，所述牵引补偿电路被配置为生成所述校正信号，使得由使用所述振荡信号的放大器引起的所述振荡信号的相位噪声的降级被减小或最小化。
19.一种适配为减轻合成器的基带信号的泄漏效应的方法，所述方法包括：
由锁相环和振荡器生成振荡信号；以及
基于关于所述振荡信号的误差的信息、关于基带信号的当前样本的信息、和所述锁相环的先前输出的先前校正信号来生成所述锁相环的当前输出的校正信号。
20.根据权利要求19所述的方法，包括使用迭代近似算法来生成所述校正信号。
21.根据权利要求20所述的方法，包括使用最小均方近似算法或最小平方近似算法来生成所述校正信号。
22.根据权利要求19至21中任一项所述的方法，包括生成包括增益分量和相位分量的校正信号。
23.根据权利要求22所述的方法，包括：
使用第一近似规则根据以下表达式来进行所述增益分量gest(n)的当前估计：
gest(n)＝gest(n-1)-μgain·ggradient(n)，
其中gest(n-1)是所述增益分量的先前估计；以及
使用第二近似规则根据以下表达式来进行所述相位分量的当前估计：
其中是所述相位分量的先前估计；并且
其中ggradient是根据以下表达式计算的：
并且是根据以下表达式计算的：
其中αpapd，Apapd(n)表示关于所述基带信号的当前样本的信息，e表示振荡信号的当前误差，k是引起降级的谐波的次序，以及TF1表示所述锁相环的传递函数。
24.一种包括根据权利要求12所述的发送器电路的移动电信设备。
25.一种包括具有程序代码的计算机程序的非暂态计算机可读存储介质，所述程序代码由可编程处理器执行时用于执行根据权利要求19至23中任一项所述的方法。
26.一种适配为减轻合成器的基带信号的泄漏效应的设备，所述设备包括：
用于生成振荡信号的装置，该装置包括锁相环；以及
用于基于关于所述振荡信号的误差的信息、关于基带信号的当前样本的信息、和所述锁相环的先前输出的先前校正信号来生成所述锁相环的当前输出的校正信号的装置。
27.根据权利要求26所述的设备，包括用于使用迭代近似算法来生成所述校正信号的装置。
28.根据权利要求27所述的设备，包括用于使用最小均方近似算法或最小平方近似算法来生成所述校正信号的装置。
29.根据权利要求26至28中任一项所述的设备，包括用于生成包括增益分量和相位分量的校正信号的装置。
30.根据权利要求29所述的设备，包括：
用于使用第一近似规则根据以下表达式来进行所述增益分量gest(n)的当前估计的装置：
gest(n)＝gest(n-1)-μgain·ggradient(n)，
其中gest(n-1)是所述增益分量的先前估计；以及
用于使用第二近似规则根据以下表达式来进行所述相位分量的当前估计的装置：
其中是所述相位分量的先前估计；并且
其中ggradient是根据以下表达式计算的：
并且是根据以下表达式计算的：
其中αpapd，Apapd(n)表示关于所述基带信号的当前样本的信息，e表示振荡信号的当前误差，k是引起降级的谐波的次序，以及TF1表示所述锁相环的传递函数。
CN201710400335.6A 2016-07-01 2017-05-31 合成器电路及用于减轻合成器内的泄漏效应的方法 Pending CN107565957A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16177578.8A EP3264607A1 (en) 2016-07-01 2016-07-01 Method to mitigate undesired oscillator frequency modulation effects inside a synthesizer due to interference signals and synthesizer circuit
EP16177578.8 2016-07-01

Publications (1)

Publication Number Publication Date
CN107565957A true CN107565957A (zh) 2018-01-09

Family

ID=56292617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710400335.6A Pending CN107565957A (zh) 2016-07-01 2017-05-31 合成器电路及用于减轻合成器内的泄漏效应的方法

Country Status (3)

Country Link
US (1) US10164584B2 (zh)
EP (1) EP3264607A1 (zh)
CN (1) CN107565957A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10771234B2 (en) 2018-09-28 2020-09-08 Qualcomm Incorporated Apparatus and method for an all-digital phase lock loop
US11070214B1 (en) * 2020-10-14 2021-07-20 Mellanox Technologies Denmark Aps Test circuit for a digital phase-locked loop

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202767A1 (en) * 2002-10-18 2006-09-14 Stmicroelectronics Sa Voltage-controlled oscillator comprising a circuit for compensating frequency pulling
US20090268791A1 (en) * 2008-04-24 2009-10-29 Khurram Waheed System and Method for Frequency Pushing/Pulling Compensation
US20120177157A1 (en) * 2011-01-12 2012-07-12 Research In Motion Limited Electronic device including voltage controlled oscillator pulling compensation circuit and related methods
US20130156129A1 (en) * 2011-12-15 2013-06-20 Intel Mobile Communications GmbH Method and Faculty to Measure and Compensate DCO Frequency Distortions using a DPLL
US9172570B1 (en) * 2014-06-13 2015-10-27 Intel IP Corporation Compensation of oscillator frequency pulling
US20150381186A1 (en) * 2014-06-30 2015-12-31 Stmicroelectronics S.R. L. Oscillator circuits and methods to compensate frequency pulling
US9257999B1 (en) * 2014-08-01 2016-02-09 Telefonaktiebolaget L M Ericsson (Publ) Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop
EP3016340A1 (en) * 2014-10-30 2016-05-04 MediaTek, Inc Circuit, communication unit and method for vco frequency adjustment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835241B2 (ja) * 2006-04-11 2011-12-14 株式会社日立製作所 ディジタルプリディストーション送信機
US20140191811A1 (en) * 2013-01-09 2014-07-10 Broadcom Corporation Integrated circuit with calibrated pulling effect correction
US9473157B2 (en) * 2014-07-24 2016-10-18 Mediatek Inc. Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof
US10116289B2 (en) * 2014-12-09 2018-10-30 Mediatek Inc. Signal processing circuit for mitigating pulling effect and associated method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202767A1 (en) * 2002-10-18 2006-09-14 Stmicroelectronics Sa Voltage-controlled oscillator comprising a circuit for compensating frequency pulling
US20090268791A1 (en) * 2008-04-24 2009-10-29 Khurram Waheed System and Method for Frequency Pushing/Pulling Compensation
US20120177157A1 (en) * 2011-01-12 2012-07-12 Research In Motion Limited Electronic device including voltage controlled oscillator pulling compensation circuit and related methods
US20130156129A1 (en) * 2011-12-15 2013-06-20 Intel Mobile Communications GmbH Method and Faculty to Measure and Compensate DCO Frequency Distortions using a DPLL
US9172570B1 (en) * 2014-06-13 2015-10-27 Intel IP Corporation Compensation of oscillator frequency pulling
CN105322958A (zh) * 2014-06-13 2016-02-10 英特尔Ip公司 振荡器频率牵引的补偿
US20150381186A1 (en) * 2014-06-30 2015-12-31 Stmicroelectronics S.R. L. Oscillator circuits and methods to compensate frequency pulling
US9257999B1 (en) * 2014-08-01 2016-02-09 Telefonaktiebolaget L M Ericsson (Publ) Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop
EP3016340A1 (en) * 2014-10-30 2016-05-04 MediaTek, Inc Circuit, communication unit and method for vco frequency adjustment
CN105577601A (zh) * 2014-10-30 2016-05-11 联发科技股份有限公司 用于vco频率调整的电路、无线通信单元和频率产生方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GIUSEPPE LI PUMA: "Mitigation of Oscillator Pulling in SoCs", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
向新: "《软件无线电原理与技术》", 西安电子科技大学出版社 *

Also Published As

Publication number Publication date
EP3264607A1 (en) 2018-01-03
US10164584B2 (en) 2018-12-25
US20180006616A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN108768318B (zh) 包络跟踪装置和方法
US9590664B2 (en) Method to improve active antenna system performance in the presence of mutual coupling
US9397711B2 (en) Pre-distortion in a wireless transmitter
CN105721366B (zh) 用于提供射频信号的电路和方法
US20140155002A1 (en) Envelope Tracking Signal Bandwidth Control
US9634695B1 (en) Wireless devices having multiple transmit chains with predistortion circuitry
US20140341318A1 (en) Average power tracking in a transmitter
Ba et al. A 1.3 nJ/b IEEE 802.11 ah fully-digital polar transmitter for IoT applications
US8855232B2 (en) Transmission apparatus and transmission method
US20180013469A1 (en) Rf system using pr-ask with orthogonal offset
US20070087770A1 (en) Methods and apparatuses for transmission power control in a wireless communication system
KR102594658B1 (ko) 무선 송신을 제어하는 장치 및 방법
CN104158782A (zh) 信号峰均功率比（par）的减小
WO2010000184A1 (zh) 一种改善发射机效率的方法和发射机
US20230072811A1 (en) Wireless Communication Apparatus, System, and Signal Processing Method
CN107565957A (zh) 合成器电路及用于减轻合成器内的泄漏效应的方法
KR20100039255A (ko) 이동통신 시스템에서 아이큐 불일치를 보상하기 위한 장치 및 방법
CN107667477A (zh) 用于减小基带接收信号内的失真分量的接收机和方法
US11271600B2 (en) Transmitters and methods for operating the same
US10826732B2 (en) Method and apparatus for controlling spectral regrowth
US20200220564A1 (en) Transceivers for a wireless communication system, mobile device, and method for improving transceiver loopback calibration accuracy
US20170371990A1 (en) Model-based calibration of an all-digital phase locked loop
WO2022000341A1 (zh) 一种信号处理方法及装置
US10680664B2 (en) Device and method for compensating nonlinearity of a transmitter
WO2019174051A1 (en) Method and arrangement for compensating memory effects in power amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210630

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180109