CN107565816A - 一种dc‑dc转换器 - Google Patents

Abstract

本申请公开了一种DC‑DC转换器，包括：可控开关管的第一端与基准电压电路的输入端连接，作为DC‑DC转换器的输入端，第二端分别与分压电路的第一输入端和储能元件的第一端连接，作为DC‑DC转换器的输出端；储能元件的第二端接地；滞回比较器的第一输入端与分压电路的输出端连接，第二输入端与基准电压电路的输出端连接，输出端与可控开关管的控制端连接；当第一输入端的电压大于第二输入端的电压时，滞回比较器输出第一信号令可控开关管关断，当第一输入端的电压小于第二输入端的电压时，滞回比较器输出第二信号令可控开关管导通。本申请配合使用滞回比较器和可控开关管，避免使用了储能电感，增强了电路集成度并抑制了电压纹波。

Description

一种DC-DC转换器

技术领域

本申请涉及电子技术领域，特别涉及一种DC-DC转换器。

背景技术

随着便携式电子设备产品的迅速发展，DC-DC转换器等电源管理类产品也逐渐向轻、薄、小和高效的方向发展。然而，现有技术中的DC-DC转换器因其自身结构缺陷而很难适应当前的发展要求。

请参考图1，图1为现有技术中的传统DC-DC转换器的电路示意图，主要包括输入电容Ci、功率MOS管T、PWM开关控制模块、肖特基二极管D、电感L、输出电容Co、第一输出调节电阻r1和第二输出调节电阻r2。当PWM开关控制模块令功率MOS管T闭合时，电源通过电感L给负载供电，并将电能储存在电感L和输出电容Co中。一定时间后，PWM开关控制模块令功率MOS管T断开，由于电感L的自感作用，电路中的电流保持不变，仍从左向右流过负载，然后从地返回，流到肖特基二极管D的正极，并返回至电感L的左端，从而形成一个回路。因此，通过控制PWM开关控制模块的PWM信号的占空比，便可以控制输出电压。

由于传统的DC-DC转换器使用了储能电感和滤波电容结构，因此，其芯片面积较大，不便于集成；同时，其电路结构的噪声比较大，影响输出精度。

可见，采用何种结构简单易集成的DC-DC转换器，并且能同时有效降低输出电压纹波以提高精度，是本领域技术人员亟待解决的技术问题。

发明内容

本申请的目的在于提供一种结构简单易集成的DC-DC转换器，并且能同时有效降低输出电压纹波以提高精度。

为解决上述技术问题，本申请提供一种DC-DC转换器，包括：

可控开关管、滞回比较器、储能元件、基准电压电路和分压电路；

其中，所述可控开关管的第一端与所述基准电压电路的输入端连接，并作为所述DC-DC转换器的输入端，第二端分别与所述分压电路的第一输入端和所述储能元件的第一端连接，并作为所述DC-DC转换器的输出端；

所述储能元件的第二端接地；

所述滞回比较器的第一输入端与所述分压电路的输出端连接，第二输入端与所述基准电压电路的输出端连接，输出端与所述可控开关管的控制端连接；当所述第一输入端的电压大于所述第二输入端的电压时，所述滞回比较器输出第一信号令所述可控开关管关断，当所述第一输入端的电压小于所述第二输入端的电压时，所述滞回比较器输出第二信号令所述可控开关管导通。

可选地，所述可控开关管为PMOS管；所述滞回比较器的第一输入端为正相输入端，所述滞回比较器的第二输入端为反相输入端。

可选地，所述分压电路为可编程电阻分压电路。

可选地，所述可编程电阻分压电路包括第一与门、第二与门、或门、第一PMOS管、第二PMOS管、第三PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第一NMOS管；所述可编程电阻分压电路还包括第二输入端、第三输入端和第四输入端；

其中，所述第一与门的第一输入端作为所述可编程电阻分压电路的第二输入端，输出端分别与所述或门的第一输入端和所述第一PMOS管的栅极连接；所述第二与门的第一输入端作为所述可编程电阻分压电路的第三输入端，输出端分别与所述或门的第二输入端和所述第二PMOS管的栅极连接；所述第一与门和所述第二与门的第二输入端均与所述第一NMOS管的栅极连接，并作为所述可编程电阻分压电路的第四输入端；所述或门的输出端与所述第三PMOS管的栅极连接；所述第一PMOS管、第二PMOS管和第三PMOS管的源极均与所述第一电阻的第一端连接，并作为所述可编程电阻分压电路的第一输入端；所述第一电阻的第二端分别与所述第二电阻的第一端和所述第二PMOS管的漏极连接；所述第二电阻的第二端分别与所述第三电阻的第一端和所述第一PMOS管的漏极连接；所述第三电阻的第二端分别与所述第四电阻的第一端和所述第三PMOS管的漏极连接；所述第四电阻的第二端与所述第五电阻的第一端连接，并作为所述可编程电阻分压电路的输出端；所述第五电阻的第二端与所述第一NMOS管的漏极连接，所述第一NMOS管的源极接地。

可选地，所述第一电阻、第二电阻、第三电阻、第四电阻和第五电阻的阻值之比为：

9：8：9.5：11.3：12.2。

可选地，所述滞回比较器包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、反相器、缓冲器和第六电阻；所述滞回比较器还包括使能输入端；

其中，所述第四PMOS管、第五PMOS管和第六PMOS管的源极均与电源连接；所述第四PMOS管的漏极分别与所述第二NMOS管的漏极、所述第六PMOS管的栅极及所述第七PMOS管的栅极和漏极连接，栅极分别与所述第五PMOS管的栅极、漏极及所述第三NMOS管的漏极连接；所述第二NMOS管的栅极作为所述滞回比较器的反相输入端，源极分别与所述第五NMOS管的漏极、所述第六电阻的第一端和所述第四NMOS管的源极连接；所述第三NMOS管的栅极作为所述滞回比较器的正相输入端，源极分别与所述第六电阻的第二端和所述第四NMOS管的漏极连接；所述第六PMOS管的漏极分别与所述第七PMOS管的源极、所述反相器的输入端和所述缓冲器的输入端连接；所述缓冲器的输出端作为所述滞回比较器的输出端；所述反相器的输出端与所述第四NMOS管的栅极连接；所述第五NMOS管的源极与所述第六NMOS管的漏极连接，栅极作为所述滞回比较器的使能输入端；所述第六NMOS管的源极接地。

可选地，所述储能元件包括：

标准电容器、超级电容器或者可充电电池。

本申请所提供的DC-DC转换器包括：可控开关管、滞回比较器、储能元件、基准电压电路和分压电路；其中，所述可控开关管的第一端与所述基准电压电路的输入端连接，并作为所述DC-DC转换器的输入端，第二端分别与所述分压电路的第一输入端和所述储能元件的第一端连接，并作为所述DC-DC转换器的输出端；所述储能元件的第二端接地；所述滞回比较器的第一输入端与所述分压电路的输出端连接，第二输入端与所述基准电压电路的输出端连接，输出端与所述可控开关管的控制端连接；当所述第一输入端的电压大于所述第二输入端的电压时，所述滞回比较器输出第一信号令所述可控开关管关断，当所述第一输入端的电压小于所述第二输入端的电压时，所述滞回比较器输出第二信号令所述可控开关管导通。

可见，相比于现有技术，本申请实施例所提供的DC-DC转换器，配合使用滞回比较器和可控开关管，可以对储能元件的充电与否进行有效的控制。由于本申请避免使用了储能电感和PWM开关控制模块，因此也避免了电感线圈的弊端，由此使得电路结构简单易于集成，同时还降低了输出电压的电压纹波，提高了输出精度。

附图说明

为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。

图1为现有技术中所提供的一种DC-DC转换器的电路示意图；

图2为本申请实施例所提供的一种DC-DC转换器的电路示意图；

图3为本申请实施例所提供的一种可编程电阻分压电路的电路结构图；

图4为本申请实施例所提供的一种滞回比较器的电路结构图。

具体实施方式

本申请的核心在于提供一种结构简单易集成的DC-DC转换器，并且能同时有效降低输出电压纹波以提高精度。

为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参考图2，图2为本申请实施例所提供的一种DC-DC转换器的电路示意图，主要包括可控开关管Q、滞回比较器H、储能元件E、基准电压电路和分压电路；

其中，可控开关管Q的第一端与基准电压电路的输入端连接，并作为DC-DC转换器的输入端，第二端分别与分压电路的第一输入端和储能元件E的第一端连接，并作为DC-DC转换器的输出端；

储能元件E的第二端接地；

滞回比较器H的第一输入端与分压电路的输出端连接，第二输入端与基准电压电路的输出端连接，输出端与可控开关管Q的控制端连接；当第一输入端的电压大于第二输入端的电压时，滞回比较器H输出第一信号令可控开关管Q关断，当第一输入端的电压小于第二输入端的电压时，滞回比较器H输出第二信号令可控开关管Q导通。

具体地，本申请实施例所提供的DC-DC转换器采用的是电感消除型buck结构，即没有利用电感来进行储能和输出，而是利用滞回比较器H的电路结构来对输出电压进行控制和调节。滞回比较器H的第一输入端所输入的是分压电路输出的反馈电压Vfb，其与DC-DC转换器的输出电压Vout之间是线性关系，不妨设：Vfb＝α·Vout，α为分压电路的输出系数。滞回比较器H的第二输入端所输入的是基准电压电路的输出的基准电压Vref。因此，当DC-DC转换器的输出电压较小时，反馈电压Vfb小于基准电压Vref，滞回比较器H输出第一信号令可控开关管Q导通，由此DC-DC转换器的输入信号开始对储能元件E进行充电，以便令输出电压Vout上升。当输出电压Vout上升至一定程度时，反馈电压Vfb便大于基准电压Vref，滞回比较器H便输出令可控开关管Q关断的第二信号，结束对储能元件E的充电。

需要说明的是，这里所提到的滞回比较器H、分压电路和基准电压电路的具体电路结构，以及相关参数Vref和α，均可由本领域技术人员自行选择并设计，本申请实施例对此并不进行限定。

可见，本申请实施例所提供的DC-DC转换器，配合使用滞回比较器H和可控开关管Q，可以对储能元件E的充电与否进行有效的控制。由于本申请避免使用了储能电感和PWM开关控制模块，因此也避免了电感线圈的弊端，由此使得电路结构简单易于集成，同时还降低了输出电压的电压纹波，提高了输出精度。

本申请所提供的DC-DC转换器，在上述实施例的基础上：

作为一种优选实施例，可控开关管Q为PMOS管；滞回比较器H的第一输入端为正相输入端，滞回比较器H的第二输入端为反相输入端。

具体地，当所述可控开关管Q为PMOS管时，其在低电平输入信号下导通、高电平输入信号下关断。因此，滞回比较器H的第一输入端为其正相输入端，而第二输入端为其反相输入端。

作为一种优选实施例，分压电路为可编程电阻分压电路。

具体地，可编程电阻分压电路的输出系数α可以通过编程调节，而不同的输出系数α对应着DC-DC转换器输出电压Vout的稳态值。因此，采用可编程分压电路可以使输出电压Vout具有可调性，可以输出不同的目标电压。

作为一种优选实施例，请参考图3，图3为本申请实施例所提供的一种可编程电阻分压电路的电路结构图，包括第一与门A1、第二与门A2、或门O、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第一NMOS管N1；可编程电阻分压电路还包括第二输入端、第三输入端和第四输入端；

其中，第一与门A1的第一输入端作为可编程电阻分压电路的第二输入端，输出端分别与或门O的第一输入端和第一PMOS管P1的栅极连接；第二与门A2的第一输入端作为可编程电阻分压电路的第三输入端，输出端分别与或门O的第二输入端和第二PMOS管P2的栅极连接；第一与门A1和第二与门A2的第二输入端均与第一NMOS管N1的栅极连接，并作为可编程电阻分压电路的第四输入端；或门O的输出端与第三PMOS管P3的栅极连接；第一PMOS管P1、第二PMOS管P2和第三PMOS管P3的源极均与第一电阻R1的第一端连接，并作为可编程电阻分压电路的第一输入端；第一电阻R1的第二端分别与第二电阻R2的第一端和第二PMOS管P2的漏极连接；第二电阻R2的第二端分别与第三电阻R3的第一端和第一PMOS管P1的漏极连接；第三电阻R3的第二端分别与第四电阻R4的第一端和第三PMOS管P3的漏极连接；第四电阻R4的第二端与第五电阻R5的第一端连接，并作为可编程电阻分压电路的输出端；第五电阻R5的第二端与第一NMOS管N1的漏极连接，第一NMOS管N1的源极接地。

具体地，如图3所示的可编程电阻分压电路的第一输入端用于接收DC-DC转换器的输出电压Vout，输出端用于输出与Vout成比例的的反馈电压Vfb。第二输入端和第三输入端为编程输入端，可以根据编程输入来调节电路具体的结构，进而改变输出系数α；第四输入端为使能输入端。

根据图3分析可知，电路被使能之后，当编程输入(VS1,VS2)为(0,0)时，第一PMOS管P1、第二PMOS管P2和第三PMOS管P3控制端接收到的控制信号C1、C2和C3均为0，因此第一PMOS管P1、第二PMOS管P2和第三PMOS管P3均被导通，第一电阻R1、第二电阻R2和第三电阻R3被短路，所以反馈电压Vfb与输出电压Vout的比值，即输出系数α等于R5/(R4+R5)。当编程输入(VS1,VS2)为(0,1)时，C1、C2和C3分别为0、1、1，第一PMOS管P1导通，第一电阻R1和第二电阻R2被短路，所以输出系数α等于R5/(R3+R4+R5)。同理，当编程输入(VS1,VS2)为(1,0)时，输出系数α等于R5/(R2+R3+R4+R5)；当编程输入(VS1,VS2)为(1,1)时，输出系数α等于R5/(R1+R2+R3+R4+R5)。由此可以得到对应的四种输出电压Vout的稳态值。

作为一种优选实施例，第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5的阻值之比为：

9：8：9.5：11.3：12.2。

具体地，当设定第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5的阻值之比为9：8：9.5：11.3：12.2时，若令与反馈电压Vfb进行比较的基准电压Vref为1.22V，则可以得到的四种输出电压Vout分别为2.35V、3.3V、4.1V和5V，如表1所示。

表1

作为一种优选实施例，请参考图4，图4为本申请实施例所提供的一种滞回比较器H的电路结构图，包括第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、反相器Inv、缓冲器B和第六电阻R6；该滞回比较器H还包括使能输入端；

其中，第四PMOS管P4、第五PMOS管P5和第六PMOS管P6的源极均与电源连接；第四PMOS管P4的漏极分别与第二NMOS管N2的漏极、第六PMOS管P6的栅极及第七PMOS管P7的栅极和漏极连接，栅极分别与第五PMOS管P5的栅极、漏极及第三NMOS管N3的漏极连接；第二NMOS管N2的栅极作为滞回比较器H的反相输入端，源极分别与第五NMOS管N5的漏极、第六电阻R6的第一端和第四NMOS管N4的源极连接；第三NMOS管N3的栅极作为滞回比较器H的正相输入端，源极分别与第六电阻R6的第二端和第四NMOS管N4的漏极连接；第六PMOS管P6的漏极分别与第七PMOS管P7的源极、反相器Inv的输入端和缓冲器B的输入端连接；缓冲器B的输出端作为滞回比较器H的输出端；反相器Inv的输出端与第四NMOS管N4的栅极连接；第五NMOS管N5的源极与第六NMOS管N6的漏极连接，栅极作为滞回比较器H的使能输入端；第六NMOS管N6的源极接地。

具体地，当电路被使能之后，缓冲器B根据输入的基准电压Vref和反馈电压Vfb输出第一信号或者第二信号至可控开关管Q，以便通过控制可控开关管Q的通断来控制储能元件E的充电与否。当反馈电压Vfb>基准电压Vref时，信号COM1为低电平，经第二级摆幅增大电路，信号COM2为接近电源的高电平，该信号经反向器Inv输出后令第四NMOS管N4关断，第六电阻R6接入支路；当反馈电压Vfb<基准电压Vref时，信号COM1为高电平，经第二级摆幅增大电路，信号COM2为接近地的低电平，该信号经反向器Inv输出后令第四NMOS管N4导通，第六电阻R6被短接，未接入支路。该电路通过反馈回路控制第六电阻R6是否接入支路中，进而控制滞回比较器H的门限电压，产生迟滞效果。通过调整第六电阻R6的阻值可以达到调节迟滞窗口大小的目的。

作为一种优选实施例，储能元件E包括：

标准电容器、超级电容器或者可充电电池。

具体地，采用低静态电流和高充电效率的储能元件E可以实现快速充电，进一步提高DC-DC升压转换器的工作效率。

本申请中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需说明的是，在本申请文件中，诸如“第一”和“第二”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (7)

1.一种DC-DC转换器，其特征在于，包括可控开关管、滞回比较器、储能元件、基准电压电路和分压电路；

其中，所述可控开关管的第一端与所述基准电压电路的输入端连接，并作为所述DC-DC转换器的输入端，第二端分别与所述分压电路的第一输入端和所述储能元件的第一端连接，并作为所述DC-DC转换器的输出端；

所述储能元件的第二端接地；

所述滞回比较器的第一输入端与所述分压电路的输出端连接，第二输入端与所述基准电压电路的输出端连接，输出端与所述可控开关管的控制端连接；当所述第一输入端的电压大于所述第二输入端的电压时，所述滞回比较器输出第一信号令所述可控开关管关断，当所述第一输入端的电压小于所述第二输入端的电压时，所述滞回比较器输出第二信号令所述可控开关管导通。

2.根据权利要求1所述的DC-DC转换器，其特征在于，所述可控开关管为PMOS管；所述滞回比较器的第一输入端为正相输入端，所述滞回比较器的第二输入端为反相输入端。

3.根据权利要求1所述的DC-DC转换器，其特征在于，所述分压电路为可编程电阻分压电路。

4.根据权利要求3所述的DC-DC转换器，其特征在于，所述可编程电阻分压电路包括第一与门、第二与门、或门、第一PMOS管、第二PMOS管、第三PMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻和第一NMOS管；所述可编程电阻分压电路还包括第二输入端、第三输入端和第四输入端；

其中，所述第一与门的第一输入端作为所述可编程电阻分压电路的第二输入端，输出端分别与所述或门的第一输入端和所述第一PMOS管的栅极连接；所述第二与门的第一输入端作为所述可编程电阻分压电路的第三输入端，输出端分别与所述或门的第二输入端和所述第二PMOS管的栅极连接；所述第一与门和所述第二与门的第二输入端均与所述第一NMOS管的栅极连接，并作为所述可编程电阻分压电路的第四输入端；所述或门的输出端与所述第三PMOS管的栅极连接；所述第一PMOS管、第二PMOS管和第三PMOS管的源极均与所述第一电阻的第一端连接，并作为所述可编程电阻分压电路的第一输入端；所述第一电阻的第二端分别与所述第二电阻的第一端和所述第二PMOS管的漏极连接；所述第二电阻的第二端分别与所述第三电阻的第一端和所述第一PMOS管的漏极连接；所述第三电阻的第二端分别与所述第四电阻的第一端和所述第三PMOS管的漏极连接；所述第四电阻的第二端与所述第五电阻的第一端连接，并作为所述可编程电阻分压电路的输出端；所述第五电阻的第二端与所述第一NMOS管的漏极连接，所述第一NMOS管的源极接地。

5.根据权利要求4所述的DC-DC转换器，其特征在于，所述第一电阻、第二电阻、第三电阻、第四电阻和第五电阻的阻值之比为：

9：8：9.5：11.3：12.2。

6.根据权利要求1至5任一项所述的DC-DC转换器，其特征在于，所述滞回比较器包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、反相器、缓冲器和第六电阻；所述滞回比较器还包括使能输入端；

其中，所述第四PMOS管、第五PMOS管和第六PMOS管的源极均与电源连接；所述第四PMOS管的漏极分别与所述第二NMOS管的漏极、所述第六PMOS管的栅极及所述第七PMOS管的栅极和漏极连接，栅极分别与所述第五PMOS管的栅极、漏极及所述第三NMOS管的漏极连接；所述第二NMOS管的栅极作为所述滞回比较器的反相输入端，源极分别与所述第五NMOS管的漏极、所述第六电阻的第一端和所述第四NMOS管的源极连接；所述第三NMOS管的栅极作为所述滞回比较器的正相输入端，源极分别与所述第六电阻的第二端和所述第四NMOS管的漏极连接；所述第六PMOS管的漏极分别与所述第七PMOS管的源极、所述反相器的输入端和所述缓冲器的输入端连接；所述缓冲器的输出端作为所述滞回比较器的输出端；所述反相器的输出端与所述第四NMOS管的栅极连接；所述第五NMOS管的源极与所述第六NMOS管的漏极连接，栅极作为所述滞回比较器的使能输入端；所述第六NMOS管的源极接地。

7.根据权利要求6所述的DC-DC转换器，其特征在于，所述储能元件包括：

标准电容器、超级电容器或者可充电电池。