CN107547072B - 开关器件 - Google Patents

开关器件 Download PDF

Info

Publication number
CN107547072B
CN107547072B CN201710485668.3A CN201710485668A CN107547072B CN 107547072 B CN107547072 B CN 107547072B CN 201710485668 A CN201710485668 A CN 201710485668A CN 107547072 B CN107547072 B CN 107547072B
Authority
CN
China
Prior art keywords
transistor
load
terminal
signal
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710485668.3A
Other languages
English (en)
Other versions
CN107547072A (zh
Inventor
J.巴伦舍恩
A.毛德
A.迈泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107547072A publication Critical patent/CN107547072A/zh
Application granted granted Critical
Publication of CN107547072B publication Critical patent/CN107547072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)

Abstract

提供一种开关，其具有开关晶体管以及用以监控施加到开关晶体管的控制信号的监控部件。利用监控部件，在某一实现方式中，独立于负载路径监控控制信号可以是可能的。

Description

开关器件
技术领域
本申请涉及开关器件和对应的方法。
背景技术
开关用于电气应用中以选择性地提供相应开关的两个或更多端子之间的电连接。功率开关用于其中必须经由开关对高电压进行开关和/或必须经由开关传导高电流的应用中，例如，百伏特或更高的电压以及若干安培的电流（例如，几十安培）。这样的开关尤其可以用于安全关键环境中，例如用于汽车应用中。在这样的环境中，除了器件比如开关的“纯粹”功能（即，选择性地提供电连接）之外，功能安全方面例如在动力传动链、制动、引擎管理等方面的汽车应用中变得越来越重要。
例如，根据一些功能性安全要求，对于特定功能，可能必须存在用以实现该功能的替换方式，和/或用以对该功能进行去激活的安全切断路径。在一些情况下，为了实现这一点，可以提供冗余，例如，可以提供器件之间的替换连接或者用以实现功能的不同方式，这是针对多样化（有时也称为多样性）的示例。举个例子，在用以控制开关或开关的组合（例如，以半桥式拓扑布置）的常规系统中，在一些应用中需要两个信号路径：一个用以定义开关的开关行为（例如，通过提供脉冲宽度调制（PWM）信号），并且另一个用以使能/禁用开关或开关的组合的操作。这两个信号通过不同的路径生成和提供。然而，在常规方案中，在将单个控制信号提供给开关之前，信号路径被合并。当用于传输单个控制信号的信号路径坏掉时，开关可能进入不期望的或不明确的状态，或者可能另外展现错误的行为。在安全关键环境中，经常期望能够至少检测到这样的错误状态。
发明内容
根据实现方式，提供一种开关器件，包括：
开关晶体管，包括控制端子、第一负载端子和第二负载端子；以及
监控部件，被配置为监控所述开关晶体管的控制端子处的信号。
根据另一实现方式，提供了一种方法，包括：
向开关施加测试控制信号，所述开关包括开关晶体管，所述开关晶体管包括控制端子以及第一和第二负载端子，以及
独立于包括第一和第二负载端子的负载路径评估所述开关中的测试控制信号。
根据又另一实施方式，提供一种开关器件，包括：
开关晶体管，
监控晶体管，
其中，所述监控晶体管的控制端子耦合到所述开关晶体管的控制端子，
其中，所述开关晶体管的第一负载端子要耦合到负载，
其中，所述监控晶体管的第一负载端子耦合到监控器电路，以及
其中，所述开关晶体管的第二负载端子耦合到所述监控晶体管的第二端子。
以上概要仅旨在提供对一些实现方式的简要概述，并且将不被解释为限制性的。
附图说明
图1是根据实施例的开关器件的示意性电路图。
图2是根据实施例的开关器件的电路图。
图3是图示在一些实施例中可用的附加特征的开关器件的电路图。
图4是根据实施例的开关器件的电路图。
图5是图示根据实施例的开关器件的电路图。
图6A和6B图示在实施例中可用的双栅极晶体管的实现方式示例。
图7图示根据实施例的双栅极晶体管结构的横截面视图。
图8A和8B图示在实施例中可用的单栅极晶体管的实现方式示例。
图9是图示根据实施例的方法的流程图。
具体实施方式
在下文中，将参考附图描述各种实施例。这些实施例仅用作示例，并且将不被解释为限制性的。例如，虽然实施例可以被描述成包括多个特征或元件，但在其他实施例中，这些特征或元件中的一些可以省略和/或可以由替换的特征或元件代替。此外，除了明确地在绘图中示出和在本文中描述的特征或元件以外，还可以提供另外的特征或元件，例如在常规开关器件中采用的特征或元件。
来自不同实施例的特征或元件可以彼此组合以形成另外的实施例。关于实施例中的一个描述的变化或修改也可以适用于其他实施例。
在所描述和示出的实施例中，部件之间的任何直接电连接，即没有介入元件（例如，纯金属层或导线）的任何电连接，也可以由间接连接或耦合代替，即具有一个或多个附加的介入元件的连接或耦合，并且反之亦然，只要基本上维持连接的一般目的和功能（例如，用以传输某种信号或信息或者提供某种控制）即可。
一些实施例使用晶体管作为开关器件。晶体管一般被描述为包括控制端子、第一负载端子和第二负载端子。控制端子例如可以是场效应晶体管（FET）（比如MOSFET）或绝缘栅双极型晶体管（IGBT）的情况下的栅极端子，或者双极型晶体管的情况下的基极端子。第一和第二负载端子例如可以是场效应晶体管的情况下的源极和漏极端子，或者IGBT或双极型晶体管的情况下的集电极和发射极端子。取决于控制端子处的信号，晶体管在第一和第二负载端子之间是导电的或不导电的。导电状态也称为晶体管或开关的导通状态或闭合状态，而不导电状态也称为断开状态或开路状态。将施加到控制端子的引起导通状态的控制信号的信号电平称为有效（active）信号电平，并且将引起断开状态的信号电平称为控制信号的无效（inactive）信号电平。信号电平取决于晶体管的实现方式，例如n沟道还是p沟道晶体管，p-n-p还是n-p-n双极型晶体管等。
一些实施例使用双栅极晶体管作为开关器件。双栅极晶体管是包括如以上解释的第一负载端子和第二负载端子以及作为控制端子的第一栅极端子和第二栅极端子的晶体管。在双栅极晶体管的一些实现方式中，只有当具有有效信号电平的信号被施加到第一和第二栅极端子两者时，晶体管才处于导通状态。当具有有效信号电平的信号未被施加到第一和第二栅极端子，或者仅被施加到第一和第二栅极端子之一时，晶体管处于断开状态。
在本上下文中，“不导电”意味着除了可能的小泄漏电流之外是不导电的，取决于晶体管实现方式，可能出现小泄漏电流。
一些实施例使用具有集成监控部件、电路或元件（下文中简称为监控部件）的开关，该集成监控部件、电路或元件使得能够独立于或基本上独立于负载路径（即，独立于电流在第一和第二负载端子之间流动或不流动）而监控控制信号及其对开关的作用。以这种方式，可以测试控制信号比如栅极信号的正确运行，而不必提供经由负载端子的电流流动。这例如与开关晶体管中的常规电流监控形成对比，常规电流监控需要负载电流经由第一和第二负载端子流动。
接下来，将参考附图描述具体实施例。在这些实施例中，将栅极端子用作用于控制端子的示例，这将不被解释为限制性的。
图1示出根据实施例的开关器件的示意性电路图。使用晶体管11来实现图1的开关器件。晶体管11的栅极端子（在图1中加标签为G）由栅极驱动器10控制。栅极驱动器10可以例如被供应有脉冲宽度调制（PWM）的信号PWM，以使开关11选择性地接通和关断。
此外，晶体管11包括监控部件12，监控部件12在一些实施例中可以位于与晶体管11相同的芯片管芯上，和/或可以使用共同实现技术与晶体管11一起实现。监控部件12对由栅极驱动器10输出到栅极G的信号进行评估，并且将信号输出到反馈监控器13。以这种方式，在一些实施例中，例如可以评估由栅极驱动器10输出的信号是否存在于栅极端子处和/或该信号是否具有用以使晶体管11开路和闭合的适当电压电平。
在图1的实施例中，栅极驱动器10、晶体管11和反馈监控器13全部耦合到公共参考电位或电源电压14，共同参考电位或电源电压14在实现方式中可以是地或负电源电压。在这样的情况下，晶体管11可以例如充当用以将负载选择性地耦合到地的低压侧开关。在其他实施例中，栅极驱动器10、开关晶体管11和/或反馈监控器13可以耦合到不同的参考电位。
图1的监控部件12 可以以不同的方式实现。例如，监控部件12可以与开关晶体管11共享栅极结构和负载端子。在其他实施例中，开关晶体管11处的栅极电位可以经由单独的路径被反馈。在其他实施例中，可以使用开关晶体管11的负载端子之间的负载路径到附加电极的电容耦合。在又其他实施例中，开关晶体管处的连接到负载的电位可以反馈到反馈监控器13，并且可以评估该电位在开关操作期间的改变。例如，在图1中，可以测量晶体管11的漏极端子的电位，和/或可以使用单独的电压源将低电流馈送到负载路径（即，开关晶体管11的负载端子之间的路径）中，该单独的电压源可以例如比常规电压电源提供更低的电压。下面将参考图2、4和5讨论针对监控部件的更详细的示例。
图2图示根据实施例的开关器件。图2的开关器件包括第一开关22，该第一开关22被实现为开关晶体管并且耦合在正电源电压27和负载23之间。因此，第一开关22充当图2的开关器件中的高压侧开关。第一开关22的栅极端子G由栅极驱动器20驱动，该栅极驱动器20由使能信号ENABLE2控制。通过使用使能信号ENABLE2，可以定义其中电流可以经由负载23流动的窗口。换言之，电流仅在第一开关22闭合时才可以经由负载23流动。
此外，图2包括第二开关25，该第二开关25包括针对监控部件（比如，图1的监控部件12）的示例。在图1的示例中，第二开关25耦合在负载23和负电源电压或地26之间，并且因此充当低压侧开关。
第二开关25包括充当开关晶体管的第一晶体管28和充当监控晶体管的第二晶体管29。晶体管28、29的源极端子共同耦合到地26。晶体管28、29的这种配置也可以称为共源极配置。晶体管28、29的栅极端子G彼此耦合并且共同地由栅极驱动器21驱动。栅极驱动器21可以由脉冲宽度调制信号PWM控制以控制第二开关25的开关。这样的开关如果在与第一开关22基于使能信号ENABLE2而闭合相同的时间处发生，则可以引起电流经由负载23流动。
第一晶体管28的漏极端子D耦合到负载23以提供负载23到地26的选择性耦合。第二晶体管29的漏极端子耦合到反馈监控器24以用作监控输出端M。通过评估从监控输出端M接收到的信号，反馈监控器24可以评估并监控由栅极驱动器21供应的栅极信号的运行。
在实施例中，第一晶体管28和第二晶体管29可以共享同一栅极结构。因此，第一晶体管28的开关行为与第二晶体管29的开关行为相同（即，由栅极驱动器21输出的、使第一晶体管28接通的信号也使第二晶体管29接通，并且使第一晶体管28切断的信号也使第二晶体管29切断）。
应该注意的是，由晶体管29进行的监控独立于经由负载23流动的电流，并且因此独立于负载路径。这不同于在开关中使用的常规电流监控晶体管，其以电流镜配置耦合到主开关晶体管。在第二开关25中，第二晶体管29不处于相对于第一开关28的电流镜配置。此外，而且在其中第一开关22开路并且因此没有电流可以经由负载23流动的状态下，也可以由第二晶体管29监控由栅极驱动器21输出的栅极控制信号。因此，可以在其中没有电流流动的时间期间进行监控，例如在启动包含开关器件的系统时。
通过观察从监控输出端M接收到的信号的状态，反馈监控器24可以检测第二开关25至栅极驱动器21的连接是否正确，以及栅极电压电平是否足以激活开关。共享同一栅极结构使监控输出端（即，第二晶体管29的漏极端子）独立于例如由于温度或过程变化而引起的开关的激活阈值的改变。
此外，在一些实施例中，反馈监控器24可以接收来自负载路径（例如，如所示出的负载23和第二开关25之间的路径）的信号，例如以评估电流流动。
在图2的实施例中，基于脉冲宽度调制信号PWM来控制第二开关25。在其他实施例中，第二开关25（或者还有第一开关22）均可以通过其他种类的控制信号或通过多于一个信号来控制。在图3中示出一个示例。
在图3中，为了避免重复，已经参考图2讨论的部件带有相同的参考数字，并且将不再详细讨论。
特别地，图3的开关器件也包括由栅极驱动器20驱动的第一开关22。此外，图3的开关器件包括第二开关30，该第二开关30例如可以如针对图2的第二开关25或者针对图1的具有监控部件12的开关所示出的那样来实现。与图2的开关25类似，开关30由栅极驱动器21驱动。经由逻辑电路31、基于对开关进行定义的PWM信号PWM来驱动栅极驱动器21。除了图2以外，提供另外的使能信号ENABLE1，使能信号ENABLE1选择性地对逻辑电路31和栅极驱动器21中的一个或两者进行激活或去激活。使能信号ENABLE1可以定义针对开关30的操作窗口，并且信号PWM可以定义在针对开关30的操作窗口期间的各个开关事件。
虽然在图2和3中，低压侧开关已经被讨论为包括用以监控栅极信号的监控部件，但是在其他实施例中，高压侧开关（比如，图2和3的第一开关22）也可以设有这样的监控部件。
到目前为止讨论的实施例使用具有单个栅极的开关。在其他实施例中，双栅极晶体管可以用作开关晶体管。现在将参考图4和5来讨论示例。
图4图示包括开关41的开关器件。例如，开关41可以例如用作低压侧开关，例如图2和3的开关器件中分别代替第二开关25和30。类似的开关也可以用作高压侧开关。
开关41包括作为开关晶体管的第一晶体管45。第一晶体管45被实现为具有第一栅极G1和第二栅极G2的双栅极晶体管。
第一栅极G1由第一栅极驱动器40控制，并且第二栅极G2由第二栅极驱动器41控制。第一栅极驱动器40被提供有脉冲宽度调制信号PWM以控制第一晶体管45的单独开关，并且第二栅极驱动器41被提供有使能ENABLE以定义用于第一晶体管45的开关的操作窗口。在低压侧开关的情况下，第二晶体管45的源极端子可以在48处与负电源电压或地耦合并且耦合到负载43。
此外，开关41包括充当监控晶体管的第二晶体管46和第三晶体管47。图4的实施例中的第二晶体管46具有与第一晶体管45的第二栅极G2耦合的栅极，并且第三晶体管47具有耦合到第一晶体管45的第一栅极G1的栅极。可以分别使用共栅极结构来实现栅极耦合。类似于图2的晶体管28、29的共源极配置，晶体管45至47的源极端子以共源极配置彼此耦合。
第二晶体管46的漏极输出端用作用于晶体管45的第二栅极G2的监控输出端MG2，并且第三晶体管47的漏极端子用作用于监控晶体管45的第一栅极G1的监控输出端MG1。监控输出端MG1、MG2被馈送到反馈监控器44，反馈监控器44可以使用从监控输出端MG1、MG2接收到的信号以用与针对图2的实施例对于晶体管29的监控输出端M所描述的相同方式来监控栅极G1、G2处的信号。以这种方式，在开关41中，可以独立地监控栅极G1、G2。应该注意的是，在其他实施例中，可以仅监控栅极中的一个，并且可以省略相应的其他晶体管47、46。此外，反馈监控器44还可以如所示出的那样接收来自端子43的信号以监控负载电流，还如针对图2的反馈监控器24解释的那样。
例如，反馈监控器24可以被实现为逻辑电路，或者使用可编程的微处理器、专用集成电路或其他合适的部件来实现。
虽然已经关于图2和4讨论了共源极配置，但是其他配置也是可能的。作为示例，图5图示共漏极配置。共漏极晶体管广泛可用于功率开关（比如，功率MOSFET）之中。在这样的实现方式中，漏极位于相应的芯片的后侧上并连接至芯片载体或引线框架，而栅极和源极或者多个源极区可以位于对应芯片的前侧上。其中其集电极电极也位于芯片的后侧上的垂直IGBT可以被认为是共集电极器件，并且可以用于实现根据类似于共漏极器件的实施例的开关器件。因此，这样的共漏极结构可以用于实现开关晶体管和一个或多个监控晶体管。
图5的实施例类似于图4的实施例，并且用相同的参考数字来指定其中包括的相似元件以避免重复。代替图4的开关41，提供开关55。开关55包括作为开关晶体管的第一晶体管55以及作为监控晶体管的第二和第三晶体管56、57，类似于针对图4的晶体管45至47所描述的。与图4形成对比，晶体管55至57的漏极端子耦合在一起，并且晶体管56、57的源极端子分别用作耦合到反馈监控器44的监控输出端MG2、MG1。图5的监控晶体管56、57可以比用于开关的第一晶体管55需要更小的芯片面积。这同样可以适用于图4的与晶体管45相比较的晶体管46、47。
虽然图5的结构有些类似于常规的电流镜，但是它们没有被设计成提供精确的镜像电流，而是仅用于感测是否存在电流或者电流是否在某些路线（course）限制内。
在图5的开关器件中，晶体管56、57的源极端子处的电压被自动限制为由栅极驱动器40、41供应给栅极的电压减去相应晶体管的阈值电压。因此，在图5中，反馈监控器44的用以接收来自晶体管56、57的信号的输入端不需要被配置为独立于可以施加到开关的漏极端子的最大电压的高电压输入端。
在实施例中，上面讨论的晶体管可以由多个晶体管单元形成，如对于功率晶体管通常所完成的那样。对于用于开关的相应第一晶体管（45或55），相比于对于用于监控的相应第二和第三晶体管（例如，46、47、56、57），可以使用更多的这样的晶体管单元。当晶体管导接通时，反馈监控器44可以例如测量小的监控器电流。
接下来，将参考图6至8讨论在上面讨论作为开关或开关器件的实施例中可用的晶体管的示例实现方式。
图6A图示根据实施例的双栅极晶体管的横截面视图，并且图6B图示接近硅表面（如在两个附图中由可见的参考点I和I'所指示的）穿过图6B的结构的水平切割。在图6A和6B的双栅极晶体管中，可以使用源极在下配置，其中源极侧上的深金属接触将电流从半导体本体的背面馈送到共同体区中的两个串行安排的栅极沟槽。两个沟道区用附加的深n +/金属接触插塞彼此连接。高电压漂移区与分离的场板沟槽一起实现从而补偿漂移区掺杂。较浅的漏极接触金属插塞收集电流并将其朝向半导体本体的前侧传导。
图6A和6B示出双栅极晶体管。如用于描述双栅极晶体管结构的术语“横向”和“水平”旨在描述与半导体衬底或半导体本体的第一表面平行的取向。这能够是例如晶片或管芯的表面。
术语“垂直”旨在描述与半导体衬底或半导体本体的第一表面正交布置的取向。
在下文中使用的术语“晶片”、“衬底”、“半导体衬底”或“半导体本体”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构要被理解为包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂的半导体、由基底半导体基础支撑的硅的外延层以及其他半导体结构。半导体不需要是基于硅的。半导体也可以是硅-锗、锗或砷化镓。根据其他实施例，碳化硅（SiC）或氮化镓（GaN）可以形成半导体衬底材料。
图6A和6B的晶体管包括源极区201和漏极区205。晶体管还包括第一栅极电极210和第二栅极电极213。第一栅极电极210与第二栅极电极213断开，即，第一栅极电极和第二栅极电极彼此分离，并且没有连接到共同端子。晶体管200还包括本体区220。第一栅极电极210与本体区220的第一部分221相邻设置，并且第二栅极电极213与本体区220的第二部分222相邻。
晶体管还包括第一沟槽212，第一沟槽使本体区220的第一部分221图案化成第一脊。晶体管还包括第二沟槽215，第二沟槽215使本体区220的第二部分222图案化成第二脊。第一栅极电极210布置在第一沟槽212中的至少一个中，并且第二栅极电极213布置在第二沟槽215中的至少一个中。在图6A中，第一和第二沟槽212、215由断线指示。更详细地，它们设置在该绘图的描绘平面前面和后面。第一沟槽212和第二沟槽215使本体区的第一部分221图案化成第一脊，并且使本体区220的第二部分222图案化成第二脊。
在本文中描述场效应晶体管的元件。一般地，场效应晶体管包括并联连接的多个晶体管单元。例如，如将在本说明书中讨论的，每个单个晶体管单元包括第一栅极电极、第二栅极电极、本体区和另外的部件。单个晶体管单元的第一栅极电极可以连接到共同端子，例如，第一栅极端子。单个晶体管单元的第二栅极电极可以连接到共同端子，例如，第二栅极端子。单个晶体管单元的另外的部件（例如，源极区、漏极区）可以分别连接到共同源极端子、共同漏极端子等。以下描述具体描述单个晶体管单元的结构，而一般将单个晶体管单元称为晶体管。然而，正如要清楚地理解的，单个晶体管单元与多个另外的晶体管单元连接以便形成相应的晶体管。晶体管单元的部件中的一些（诸如，本体区）可以彼此分离地形成。对于并联连接的所有晶体管单元，可以联合地形成晶体管单元的其他部件（诸如，漏极区）。
源极区201和漏极区205可以具有第一导电类型（例如，n型），并且本体区220可以具有第二导电类型（例如，p型）。
源极区201与半导体衬底100的第一主表面相邻设置。例如，源极区201可以延伸到半导体衬底100中，例如，延伸到第一沟槽212的底侧。源极区201可以经由源极接触202电连接至源极端子204。根据实施例，源极接触202可以借助于水平本体接触部分226电连接到本体区220的第一部分221和本体区220。水平本体接触部分226可以设置在源极接触202的底侧处。
源极区201和漏极区205沿第一方向（例如，与半导体衬底100的水平表面平行的x方向）设置。第一和第二沟槽212、215可以具有在第一方向上延伸的纵向轴线。
半导体器件还可以包括将本体区的第一部分221与本体区的第二部分222电连接的连接部分216。例如，如在图6A中所图示的，连接部分可以由具有侧壁的连接凹槽实现并且可以填充有导电填充物217，其中所述侧壁掺杂有第一导电类型的掺杂剂以形成掺杂区218。
第一栅极电极210可以借助于第一栅极电介质层211与本体区的第一部分221绝缘。进一步地，第二栅极电极213可以借助于第二栅极电介质层214与本体区的第二部分222电绝缘。第一栅极电极210可以连接到第一栅极端子231，并且第二栅极电极213可以电连接到第二栅极端子232。根据解释，第二栅极电极213和相邻的本体区的第二部分222可以被理解为实现由第二栅极电极213控制的漂移区。
图6A和6B的晶体管还包括设置在本体区220的第二部分222和漏极区205之间的漂移区260。例如，漂移区260可以具有第一导电类型，例如以比源极区201或漏极区205更低的掺杂浓度。由于漂移区260的存在，所以即使在源极区和漏极区之间的高电压下，也可以防止击穿。
图6A示出水平横截面视图。如所示出的，漂移区260被设置为沿第二方向（例如，y方向）延伸的区。漂移区260设置在本体区220和漏极区205之间。
根据在图6A和6B中图示的实施例，半导体衬底100可以包括可以具有第二导电类型（例如，p型）的基底层。第一导电类型（例如，n型）的第二半导体层150可以形成在基底层之上。以比第二半导体层150更高的掺杂浓度掺杂的第一导电类型的掩埋层可以设置在基底层和第二半导体层150之间。例如可以具有第二导电类型的掺杂层160形成在第二半导体层150之上。掩埋层提供晶体管200的部件与基底层的电绝缘。本体区220可以由掺杂层160限定。
根据任何实施例，各种半导体层中的掺杂浓度可以具有梯度。例如，掺杂浓度可以取决于半导体器件的要求而在不同部分处变化。
根据在图6A和6B中示出的实施例的晶体管此外包括可以与漂移区260相邻设置的场板250。场板250可以借助于场电介质层251与漂移区260绝缘。场板250可以连接到合适的端子。例如，如在图6A图示的，场板250可以电连接至源极端子204。当晶体管切断时，场板可以使来自漂移区的电荷载流子耗尽，以使得半导体器件的击穿电压特性被改善。在包括场板的半导体器件中，与没有场板的器件相比，可以增加漂移区的掺杂浓度而不使击穿电压特性恶化。例如，可以增加与场板相邻的部分中的掺杂浓度。进一步地，可以以较低的掺杂浓度对该部分下面的区进行掺杂，以便提供所期望的击穿电压特性。由于漂移区的较高掺杂浓度，导通电阻Ron.A进一步降低，从而引起改善的器件特性。
场板250可以被实现为完全设置在半导体衬底100之上的平面场板。根据另外的实施例，场板250可以设置在场板沟槽252中，该场板沟槽252使漂移区260图案化为第三脊。例如，如在图6A中示出的，场板沟槽252可以设置在该绘图的描绘平面前面和后面。例如，场板沟槽252可以比第一和第二栅极沟槽212、215延伸至更深的深度。进一步地，如在图6A中示出的，深度t2可以大于栅极沟槽的深度t1。例如，蚀刻栅极沟槽212、215可以与蚀刻场板沟槽252同时执行。由于场板沟槽252的较大宽度，场板沟槽可以被蚀刻至更大的深度。例如，场板沟槽252的底侧可以在本体区220的底侧下面。
如提到的，图6B示出晶体管的水平横截面视图。如所示出的，场板沟槽252设置在漂移区260中。例如，场板沟槽252可以比栅极沟槽212、215具有更大的沿第二方向测量的宽度。进一步地，相邻的场板沟槽252之间的距离可以大于相邻的第一栅极沟槽212或相邻的第二栅极沟槽215之间的距离。
图7基本上图示关于两个双栅极晶体管的横截面视图，这两个双栅极晶体管具有分离的漏极区（206A、206B），但是具有共同源极端子61。图7的结构基本上是图6A的结构的对称镜像版本，并且对应元件用相同的参考数字（其添加有A和B以区分由沟槽材料60分离的两个晶体管的元件）加标签。因此，将不再详细描述元件。通过提供具有分离的漏极但是具有共同源极的两个晶体管，例如可以执行电流感测，其例如可用于如由图4的部件46所进行的反馈监控。
已经参考图6和7描述了可用于例如图4和5的实施例中的双栅极配置。图8A和8B图示可用于例如图2的实施例中的单栅极晶体管的实现方式示例。图8A图示类似于图6B的水平视图，并且图8B图示类似于图6A的横截面视图。图8A和8B的晶体管结构的实现方式类似于图6A和6B的晶体管结构的实现方式，其中仅提供一个栅极端子G1。S表示源极端子，并且D表示漏极端子。虚线88指示图8B的横截面视图的平面后面的沟槽。86表示源极沟槽，并且85表示漏极沟槽。80表示栅极沟槽。82表示类似于图6B的栅极电极210的栅极电极，81表示场板沟槽并且83表示对应的场板，类似于图6A和6B的沟槽251和场板250。图8A中的84表示沿着其取得图8B的横截面的线。
因此，已经描述和示出了可以用于实现先前讨论的实施例的开关的各种晶体管配置。
图9是图示根据实施例的方法的流程图。将关于图9讨论先前讨论的用于栅极信号测试和监控的实施例的可能操作，并且以提供更深入的理解，在讨论图9的方法时，将参考先前讨论的开关器件。然而，图9的方法也可以适用于其他开关器件。虽然将图9的方法讨论作为系列动作或事件，但是描述这些动作或事件所用的次序将不被解释为限制性的。
一般地，为了测试信号，在图9中的90处，该方法包括向开关施加测试栅极信号，例如通过控制栅极驱动器，相应地比如图3的栅极驱动器21、图4或5的栅极驱动器40或41中的一个、或者图1的栅极驱动器10。在91处，该方法包括评估测试信号，例如使用如先前讨论的监控部件。监控可以独立于负载路径，因此负载电流的流动不是必要的。
如果评估结果发现开关处不存在栅极信号或者信号电平不合适，则可以生成对应错误信号。
对关于图9描述的方法的一些变化、修改和添加进行讨论。
例如，在具有附加开关的实施例（比如，图2和3）中，在测试期间可以使附加开关（例如，图2或3的开关22）开路，并且可以向图2的开关25或具有监控部件的任何其他开关施加栅极信号。当附加开关比如开关22开路时，没有负载电流流动，并且该开关的连接到负载的负载端子（例如，图2的晶体管28的漏极端子）处的电压没有清楚定义。作为结果，不能在负载路径中看到栅极信号的作用，但是监控输出端可以指示开关的栅极端子的正确（或不正确）控制。
在其他实施例中，可以使另外的开关（例如，开关22）闭合，或者可以不提供另外的开关，并且负载比如负载23可以直接连接至正电源电压。在这种情况下，当要测试的开关（例如，图2的开关25）开路时，全部电源电压存在于该开关的连接到负载的负载端子处，例如图2的晶体管28的漏极端子处。在高电压应用的情况下，该电压可能难以直接通过反馈监控电路处理。此外，在一些应用中，负载比如负载23的感应性可能比较高，因此检测负载路径中的电流的变化将需要时间。在这种情况下，开关的短激活（例如，利用短脉冲）仅对模式负载路径有可以忽略的影响，而栅极的运行能够通过监控输出端来控制。因此，在这样的实现方式中，在图9的90处测试栅极信号时，可以使用具有有效信号电平的短脉冲，其对负载路径具有可以忽略的作用。取决于负载路径中的电感值，如果负载电流由于脉冲而改变小于几个%（例如，小于2%），则可以认为脉冲是短的。这样的短脉冲可能仅引起负载电流中的小改变，但可能引起增加的EMI（电磁干扰）和噪声效应。在实施例中，监控由于短脉冲引起的负载电流改变的监控电路是敏感的，并且可能被短脉冲干扰。利用独立于通过开关的负载路径的监控端子，脉冲甚至能够短得多（并且可能引起远小于1%的负载电流改变），并且在一些实施例中仍然能够被可靠地检测到。
在双栅极晶体管用作开关晶体管（例如，图4的晶体管45或图5的晶体管55）的情况下，可以使用参考图9解释的方法来测试栅极之一，并且可以向其他栅极端子馈送提供无效信号电平，使得没有负载电流流动，但是仍然可以提供栅极信号测试。换言之，在测试期间，图4和5的信号PWM、ENABLE中仅一个具有有效的信号电平。
根据一些实现方式，提供以下示例：
示例1. 一种开关器件，包括:
开关晶体管，包括控制端子、第一负载端子和第二负载端子；以及
监控部件，被配置为监控所述开关晶体管的控制端子处的信号。
示例2. 示例1所述的开关器件，其中，所述监控部件和所述开关晶体管被提供在同一芯片管芯上。
示例3. 示例1或2中的任一个所述的开关器件，其中，所述监控部件被配置为监控栅极端子处的信号，而基本上不影响包括第一和第二负载端子的负载路径。
示例4. 示例1-3中的任一个所述的开关器件，其中，所述监控部件被配置为在没有电流在第一和第二负载端子之间流动时监控所述栅极端子处的信号。
示例5. 示例1-4中的任一个所述的开关器件，其中，所述监控部件包括另外的晶体管，所述另外的晶体管的控制端子耦合到所述开关晶体管的控制端子。
示例6. 示例5所述的开关器件，其中，所述另外的晶体管的控制端子和所述开关晶体管的控制端子以共栅极结构实现。
示例7. 示例5或6中的任一个所述的开关器件，其中，所述开关晶体管的第二负载端子和所述另外的晶体管的第二负载端子共同耦合到负电源电压或地中的一个。
示例8. 示例5-7中的任一个所述的开关器件，其中，所述开关晶体管的第二负载端子和所述另外的晶体管的第二端子为源极端子。
示例9. 示例5-8中的任一个所述的开关器件，其中，所述另外的晶体管的第一负载端子耦合到反馈监控电路，所述反馈监控电路被配置为评估从所述另外的晶体管接收到的信号。
示例10. 示例1-9中的任一个所述的开关器件，其中，所述开关晶体管包括另外的控制端子。
示例11. 示例10所述的开关器件，还包括与所述另外的控制端子相关联的另外的监控部件，所述另外的监控部件被配置为监控施加到所述另外的控制端子的另外的信号。
示例12. 示例10或11中的任一个所述的开关器件，其中，所述控制端子和所述另外的控制端子是栅极端子。
示例13. 示例1-12中的任一个所述的开关器件，其中，所述开关晶体管的第一负载端子要耦合到负载的第一端子，所述开关器件还包括要耦合到所述负载的第二端子的另外的开关晶体管。
示例14. 示例1-13中的任一个所述的开关器件，其中，所述监控部件包括：自所述开关晶体管的控制端子的反馈路径、到包括所述开关晶体管的第一和第二负载端子的负载路径的电容耦合、或针对所述开关晶体管的连接到负载的电位的反馈中的至少一个。
示例15. 示例1-14中的任一个所述的开关器件，其中，所述监控部件被配置为独立于所述负载端子处的负载电流或电压监控所述控制端子处的信号的作用。
示例16. 一种方法，包括：
向开关施加测试控制信号，所述开关包括开关晶体管，所述开关晶体管包括控制端子以及第一和第二负载端子，以及
独立于包括第一和第二负载端子的负载路径评估所述开关中的测试控制信号。
示例17. 示例16所述的方法，其中，施加所述测试控制信号包括：在没有负载电流正经由第一和第二负载端子流动时施加所述测试控制信号。
示例18. 示例17所述的方法，还包括：在施加所述测试控制信号时，对另外的开关晶体管进行去激活，所述另外的开关晶体管耦合到负载的第一端子，并且所述开关晶体管耦合到所述负载的第二端子。
示例19. 示例17或18所述的方法，其中，所述开关晶体管包括第一控制端子和第二控制端子，其中，所述方法包括：向所述第一控制端子施加所述测试控制信号，而向所述第二控制端子施加具有无效信号电平的另外的信号。
示例20. 示例16-19中的任一个所述的方法，其中，将所述测试控制信号施加作为如以上所解释的短脉冲。
示例21. 一种开关器件，包括：
开关晶体管，
监控晶体管，
其中，所述监控晶体管的控制端子耦合到所述开关晶体管的控制端子，
其中，所述开关晶体管的第一负载端子要耦合到负载，
其中，所述监控晶体管的第一负载端子耦合到监控器电路，以及
其中，所述开关晶体管的第二负载端子耦合到所述监控晶体管的第二端子。
以上描述的实施例将不被解释为限制性的并且仅用作示例。

Claims (19)

1.一种开关器件，包括:
开关晶体管，包括控制端子、第一负载端子和第二负载端子；以及
监控部件，被配置为监控所述开关晶体管的控制端子处的信号，
其中，所述监控部件被配置为独立于所述负载端子处的负载电流或电压监控所述控制端子处的信号的作用。
2.权利要求1所述的开关器件，其中，所述监控部件和所述开关晶体管被提供在同一芯片管芯上。
3.权利要求1所述的开关器件，其中，所述监控部件被配置为监控栅极端子处的信号，而基本上不影响包括第一和第二负载端子的负载路径。
4.权利要求1所述的开关器件，其中，所述监控部件被配置为在没有电流在第一和第二负载端子之间流动时监控栅极端子处的信号。
5.权利要求1所述的开关器件，其中，所述监控部件包括另外的晶体管，所述另外的晶体管的控制端子耦合到所述开关晶体管的控制端子。
6.权利要求5所述的开关器件，其中，所述另外的晶体管的控制端子和所述开关晶体管的控制端子以共栅极结构实现。
7.权利要求5所述的开关器件，其中，所述开关晶体管的第二负载端子和所述另外的晶体管的第二负载端子共同耦合到负电源电压或地中的一个。
8.权利要求7所述的开关器件，其中，所述开关晶体管的第二负载端子和所述另外的晶体管的第二负载端子为源极端子。
9.权利要求5所述的开关器件，其中，所述另外的晶体管的第一负载端子耦合到反馈监控电路，所述反馈监控电路被配置为评估从所述另外的晶体管接收到的信号。
10.权利要求1所述的开关器件，其中，所述开关晶体管包括另外的控制端子。
11.权利要求10所述的开关器件，还包括与所述另外的控制端子相关联的另外的监控部件，所述另外的监控部件被配置为监控施加到所述另外的控制端子的另外的信号。
12.权利要求10所述的开关器件，其中，所述控制端子和所述另外的控制端子是栅极端子。
13.权利要求1所述的开关器件，其中，所述开关晶体管的第一负载端子要耦合到负载的第一端子，所述开关器件还包括要耦合到所述负载的第二端子的另外的开关晶体管。
14.权利要求1所述的开关器件，其中，所述监控部件包括：自所述开关晶体管的控制端子的反馈路径、到包括所述开关晶体管的第一和第二负载端子的负载路径的电容耦合、或针对所述开关晶体管的连接到负载的电位的反馈中的至少一个。
15.一种用于监控信号的方法，包括：
向开关施加测试控制信号，所述开关包括开关晶体管，所述开关晶体管包括控制端子以及第一和第二负载端子，以及监控部件，其中，所述监控部件被配置为独立于所述负载端子处的负载电流或电压监控所述控制端子处的信号的作用，以及
独立于包括第一和第二负载端子的负载路径评估所述开关中的测试控制信号。
16.权利要求15所述的方法，其中，施加所述测试控制信号包括：在没有负载电流正经由第一和第二负载端子流动时施加所述测试控制信号。
17.权利要求16所述的方法，还包括：在施加所述测试控制信号时，对另外的开关晶体管进行去激活，所述另外的开关晶体管耦合到负载的第一端子，并且所述开关晶体管耦合到所述负载的第二端子。
18.权利要求16所述的方法，其中，所述开关晶体管包括第一控制端子和第二控制端子，其中，所述方法包括：向所述第一控制端子施加所述测试控制信号，而向所述第二控制端子施加具有无效信号电平的另外的信号。
19.一种开关器件，包括：
开关晶体管，以及
监控晶体管，
其中，所述监控晶体管的控制端子耦合到所述开关晶体管的控制端子，
其中，所述开关晶体管的第一负载端子被配置为耦合到负载，
其中，所述监控晶体管的第一负载端子耦合到监控器电路，
其中，所述开关晶体管的第二负载端子耦合到所述监控晶体管的第二负载端子，以及
其中，监控部件被配置为独立于所述负载端子处的负载电流或电压监控所述控制端子处的信号的作用。
CN201710485668.3A 2016-06-24 2017-06-23 开关器件 Active CN107547072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/192523 2016-06-24
US15/192,523 US9882555B2 (en) 2016-06-24 2016-06-24 Switch device

Publications (2)

Publication Number Publication Date
CN107547072A CN107547072A (zh) 2018-01-05
CN107547072B true CN107547072B (zh) 2021-03-09

Family

ID=60579671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710485668.3A Active CN107547072B (zh) 2016-06-24 2017-06-23 开关器件

Country Status (3)

Country Link
US (1) US9882555B2 (zh)
CN (1) CN107547072B (zh)
DE (1) DE102017113952A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109873625B (zh) * 2018-12-29 2020-05-05 南京汇君半导体科技有限公司 一种适用于毫米波相控阵系统的有源开关结构
WO2021085316A1 (ja) * 2019-10-31 2021-05-06 パナソニックＩｐマネジメント株式会社 スイッチシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148496A (zh) * 2010-02-05 2011-08-10 西门子公司 限制功率控制元件的过载-和短路电流的方法和所属装置
CN203313151U (zh) * 2011-09-29 2013-11-27 英特尔公司 用于改进负载独立缓冲器的装置和系统
CN105009452A (zh) * 2013-02-28 2015-10-28 日立汽车系统株式会社 负载驱动控制装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870217B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method of and apparatus for driving a dual gated MOSFET
TWI262315B (en) 2004-11-17 2006-09-21 Richtek Technology Corp Detecting method of switching state for a FET-based switch
US7531993B2 (en) 2007-08-29 2009-05-12 Cambridge Semiconductor Limited Half bridge circuit and method of operating a half bridge circuit
US8373449B2 (en) * 2010-12-30 2013-02-12 Infineon Technologies Ag Circuit arrangement including a common source sense-FET
US8947064B2 (en) * 2011-09-20 2015-02-03 Infineon Technologies Austria Ag System and method for driving an electronic switch dependent on temperature
US8885310B2 (en) * 2012-10-31 2014-11-11 Freescale Semiconductor, Inc. Gate driver with desaturation detection and active clamping
US9559683B2 (en) * 2014-08-29 2017-01-31 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148496A (zh) * 2010-02-05 2011-08-10 西门子公司 限制功率控制元件的过载-和短路电流的方法和所属装置
CN203313151U (zh) * 2011-09-29 2013-11-27 英特尔公司 用于改进负载独立缓冲器的装置和系统
CN105009452A (zh) * 2013-02-28 2015-10-28 日立汽车系统株式会社 负载驱动控制装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
开关电源电路设计及其高压功率器件研制;江凌峰;《中国优秀硕士学位论文全文数据库 信息科技辑》;20140815;第I136-18页 *

Also Published As

Publication number Publication date
US20170373678A1 (en) 2017-12-28
CN107547072A (zh) 2018-01-05
US9882555B2 (en) 2018-01-30
DE102017113952A1 (de) 2017-12-28

Similar Documents

Publication Publication Date Title
US9853637B1 (en) Dual gate switch device
US6693327B2 (en) Lateral semiconductor component in thin-film SOI technology
US7977704B2 (en) Semiconductor device having insulated gate semiconductor element, and insulated gate bipolar transistor
US8853776B2 (en) Power transistor with controllable reverse diode
JP4579134B2 (ja) 高周波スイッチングトランジスタおよび高周波回路
US10468405B2 (en) Electric circuit including a semiconductor device with a first transistor, a second transistor and a control circuit
CN107026207B (zh) 包括横向晶体管的半导体器件
US9614064B2 (en) Semiconductor device and integrated circuit
CN107547072B (zh) 开关器件
US7911260B2 (en) Current control circuits
US9893175B2 (en) Integrated circuit with a power transistor and a driver circuit integrated in a common semiconductor body
US9985126B2 (en) Semiconductor device comprising a first gate electrode and a second gate electrode
US10109734B2 (en) Semiconductor device comprising a transistor
US9064953B2 (en) Semiconductor device including a drift zone and a drift control zone
US10629690B2 (en) Semiconductor device comprising a transistor including a first field plate and a second field plate
US9318483B2 (en) Reverse blocking transistor device
US10582580B2 (en) Switch comprising a field effect transistor and integrated circuit
CN108233910B (zh) 电子电路
US10192870B2 (en) Semiconductor device
US11342467B2 (en) Electronic circuit with a transistor device, a level shifter and a drive circuit
US10068975B2 (en) Semiconductor device having field plate structures, source regions and gate electrode structures between the field plate structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant