CN107546124A - 肖特基二极管的制备方法和肖特基二极管 - Google Patents
肖特基二极管的制备方法和肖特基二极管 Download PDFInfo
- Publication number
- CN107546124A CN107546124A CN201610475075.4A CN201610475075A CN107546124A CN 107546124 A CN107546124 A CN 107546124A CN 201610475075 A CN201610475075 A CN 201610475075A CN 107546124 A CN107546124 A CN 107546124A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- dielectric layer
- schottky diode
- type epitaxy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种肖特基二极管的制备方法和肖特基二极管，其中，制备方法包括：在N型衬底上依次形成N型外延层和第一介质层；依次对第一介质层和N型外延层进行刻蚀，以分别形成N型外延层上的介质层台阶和N型外延层的沟槽；以介质层台阶为掩膜对N型外延层进行刻蚀，以在沟槽的边缘形成N型外延层台阶，进而形成台阶形沟槽；在台阶形沟槽内形成第二介质层；在形成第二介质层的台阶形沟槽内填充本征硅结构；在完成本征硅结构的填充后，形成金属电极。通过本发明技术方案，减小了导通过程中器件内部的电场强度，尤其是最大电场强度值显著减小，进而有效地减小器件的肖特基势垒降低效应，从而降低了反向漏电流。
Description
技术领域
本发明涉及半导体制造技术领域，具体而言，涉及一种肖特基二极管的制备方法和一种肖特基二极管。
背景技术
相关技术中，沟槽式肖特基二极管的结构如图1所示，具体包括：N型衬底102、N型外延层104、介质层沟槽106、介质层沟槽内填充的多晶硅108和金属电极110，一方面，通过电场耗尽作用改变了电场强度分布，将电场强度的最大值从肖特基结位置转移到了介质层沟槽的底部112，另一方面，沟槽式肖特基二极管还可以降低有源区中电场强度的最大值，从而提高反向击穿电压，但是肖特基势垒效应仍然明显，器件的反向漏电流较大。
因此，如何进一步地优化肖特基二极管的反向漏电特性成为亟待解决的技术问题。
发明内容
本发明正是基于所述技术问题至少之一，提出了一种新的肖特基二极管的制备方案，通过形成以介质层台阶为掩膜对N型外延层进行刻蚀，以在沟槽的边缘形成N型外延层台阶，进而形成台阶形沟槽，减小了导通过程中器件内部的电场强度，尤其是最大电场强度值显著减小，进而有效地减小器件的肖特基势垒降低效应，从而降低了反向漏电流。
有鉴于此，本发明提出了一种肖特基二极管的制备方法，包括：在N型衬底上依次形成N型外延层和第一介质层；依次对第一介质层和N型外延层进行刻蚀，以分别形成N型外延层上的介质层台阶和N型外延层的沟槽；以介质层台阶为掩膜对N型外延层进行刻蚀，以在沟槽的边缘形成N型外延层台阶，进而形成台阶形沟槽；在台阶形沟槽内形成第二介质层；在形成第二介质层的台阶形沟槽内填充本征硅结构；在完成本征硅结构的填充后，形成金属电极。
在该技术方案中，通过形成以介质层台阶为掩膜对N型外延层进行刻蚀，以在沟槽的边缘形成N型外延层台阶，进而形成台阶形沟槽，减小了导通过程中器件内部的电场强度，尤其是最大电场强度值显著减小，进而有效地减小器件的肖特基势垒降低效应，从而降低了反向漏电流。
在技术方案中，优选地，在N型衬底上依次形成N型外延层和第一介质层，具体包括以下步骤：采用外延工艺在N型衬底上形成N型外延层；采用化学气相淀积工艺和/或热氧化工艺在N型外延层上形成第一介质层。
在该技术方案中，第一介质层可以为氧化硅层或氮化硅层，其中，氧化硅层可采用氢氟酸进行各向同性刻蚀处理，氮化硅层可采用磷酸进行各向同性刻蚀处理。
在任一项技术方案中，优选地，依次对第一介质层和N型外延层进行刻蚀，以分别形成N型外延层上的介质层台阶和N型外延层的沟槽，具体包括以下步骤：在第一介质层上形成图形化掩膜；以图形化掩膜层为掩膜对第一介质层进行各向同性刻蚀处理；继续对外延层进行各向异性刻蚀处理，以形成介质层台阶和沟槽。
在该技术方案中，通过以图形化掩膜层为掩膜对第一介质层进行各向同性刻蚀处理，在图形化掩膜层与外延层之间形成了凹槽，继续对外延层进行各向异性刻蚀处理，形成了外延层中的浅沟槽，进一步地，去除图形化掩膜后对外延层进行盲刻，浅沟槽被刻蚀为深沟槽，并形成了外延层台阶。
在任一项技术方案中，优选地，在台阶形沟槽内形成第二介质层，具体包括以下步骤：对台阶形沟槽进行热氧化处理，以形成第二介质层。
在该技术方案中，通过热氧化处理形成第二介质层，第二介质层的结构致密，热应力小，且第一介质层和第二介质层完全覆盖了沟槽，也即形成了阶梯形介质层，有利于减小反向漏电流，减小沟槽底部的最大电场强度。
在任一项技术方案中，优选地，在台阶形沟槽内形成第二介质层，具体还包括以下步骤：对台阶形沟槽进行化学气相淀积处理，以形成第二介质层。
在该技术方案中，通过化学气相淀积处理形成第二介质层，工艺成本低且可靠性高，热应力小，且第一介质层和第二介质层完全覆盖了沟槽，也即形成了阶梯形介质层，有利于减小反向漏电流，减小沟槽底部的最大电场强度。
在任一项技术方案中，优选地，在形成第二介质层的台阶形沟槽内填充本征硅结构，具体包括以下步骤：在形成台阶形沟槽后，采用化学气相淀积工艺形成本征硅层；对形成本征硅层的N型衬底进行盲刻处理，以保留台阶形沟槽内的本征硅结构。
在任一项技术方案中，优选地，盲刻处理对本征硅结构的刻蚀速率大于对第一介质层的刻蚀速率。
在该技术方案中，通过控制盲刻处理对本征硅结构的刻蚀速率大于对第一介质层的刻蚀速率，保证了沟槽内的本征硅结构较第一介质层被更快地刻蚀，另外，可以设定刻蚀结束条件为终点触发刻蚀，也即在检测到第一介质层被刻蚀时，准确控制刻蚀停止，提升了工艺可靠性和结构可靠性。
在任一项技术方案中，优选地，盲刻处理对外延层的刻蚀速率小于或等于对第二介质层的刻蚀速率。
在该技术方案中，通过控制盲刻处理对外延层的刻蚀速率小于或等于对第二介质层的刻蚀速率，保证了外延层的刻蚀速率较第二介质层而言更慢，同样，可以设定刻蚀结束条件为终点触发刻蚀，也即在检测刻蚀到外延层时，准确控制刻蚀停止，同样提升了工艺可靠性和结构可靠性。
在任一项技术方案中，优选地，本征硅结构为多晶硅层。
根据本发明的第二方面的实施例，还提出了一种肖特基二极管，采用如所述任一项技术方案所述的肖特基二极管的制备方法制备而成。
在该技术方案中，通过形成以介质层台阶为掩膜对N型外延层进行刻蚀，以在沟槽的边缘形成N型外延层台阶，进而形成台阶形沟槽，减小了导通过程中器件内部的电场强度，尤其是最大电场强度值显著减小，进而有效地减小器件的肖特基势垒降低效应，从而降低了反向漏电流。
附图说明
图1示出了相关技术中肖特基二极管的剖面示意图；
图2示出了根据本发明的实施例的肖特基二极管的制备方法的示意流程图；
图3至图11示出了根据本发明的实施例的肖特基二极管的制备过程的示意图。
说明书附图中的标记与肖特基二极管的对应关系如表1所示：
表1
| 标记 | 结构名称 | 标记 | 结构名称 |
| 302 | N型衬底 | 304 | N型外延层 |
| 306 | 第一介质层 | 308 | 图形化掩膜 |
| 310 | 第二介质层 | 312 | 本征硅层、本征硅结构 |
| 314 | 金属电极 |
具体实施方式
为了能够更清楚地理解本发明的所述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用第三方不同于在此描述的第三方方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面结合图2至图11对根据本发明的实施例的肖特基二极管的制备方案和二极管进行具体说明。
图2示出了根据本发明的实施例的肖特基二极管的制备方法的示意流程图。
图3至图11示出了根据本发明的实施例的肖特基二极管的制备过程的示意图。
如图2至图11所示，根据本发明的实施例的肖特基二极管的制备方法，包括：步骤202，在N型衬底302上依次形成N型外延层304和第一介质层306；步骤204，依次对第一介质层306和N型外延层304进行刻蚀，以分别形成N型外延层304上的介质层台阶和N型外延层304的沟槽；步骤206，以介质层台阶为掩膜对N型外延层304进行刻蚀，以在沟槽的边缘形成N型外延层304台阶，进而形成台阶形沟槽；步骤208，在台阶形沟槽内形成第二介质层310；步骤210，在形成第二介质层310的台阶形沟槽内填充本征硅结构312；步骤212，在完成本征硅结构312的填充后，形成金属电极314(如图11所示)。
在该技术方案中，通过形成以介质层台阶为掩膜对N型外延层304进行刻蚀，以在沟槽的边缘形成N型外延层304台阶，进而形成台阶形沟槽，减小了导通过程中器件内部的电场强度，尤其是最大电场强度值显著减小，进而有效地减小器件的肖特基势垒降低效应，从而降低了反向漏电流。
如图3所示，在技术方案中，优选地，在N型衬底302上依次形成N型外延层304和第一介质层306，具体包括以下步骤：采用外延工艺在N型衬底302上形成N型外延层304；采用化学气相淀积工艺和/或热氧化工艺在N型外延层304上形成第一介质层306。
在该技术方案中，第一介质层306可以为氧化硅层或氮化硅层，其中，氧化硅层可采用氢氟酸进行各向同性刻蚀处理，氮化硅层可采用磷酸进行各向同性刻蚀处理。
如图3至图7所示，在任一项技术方案中，优选地，依次对第一介质层306和N型外延层304进行刻蚀，以分别形成N型外延层304上的介质层台阶和N型外延层304的沟槽，具体包括以下步骤：在第一介质层306上形成图形化掩膜308；以图形化掩膜308层为掩膜对第一介质层306进行各向同性刻蚀处理；继续对外延层进行各向异性刻蚀处理，以形成介质层台阶和沟槽。
在该技术方案中，通过以图形化掩膜308层为掩膜对第一介质层306进行各向同性刻蚀处理，在图形化掩膜308层与外延层之间形成了凹槽，继续对外延层进行各向异性刻蚀处理，形成了外延层中的浅沟槽(如图6所示，槽深为L1)，进一步地，去除图形化掩膜308后对外延层进行盲刻，浅沟槽被刻蚀为深沟槽(如图7所示，槽深为L2，L2大于L1)，并形成了外延层台阶。
如图8所示，在任一项技术方案中，优选地，在台阶形沟槽内形成第二介质层310，具体包括以下步骤：对台阶形沟槽进行热氧化处理，以形成第二介质层310。
在该技术方案中，通过热氧化处理形成第二介质层310，第二介质层310的结构致密，热应力小，且第一介质层306和第二介质层310完全覆盖了沟槽，也即形成了阶梯形介质层，有利于减小反向漏电流，减小沟槽底部的最大电场强度。
如图8所示，在任一项技术方案中，优选地，在台阶形沟槽内形成第二介质层310，具体还包括以下步骤：对台阶形沟槽进行化学气相淀积处理，以形成第二介质层310。
在该技术方案中，通过化学气相淀积处理形成第二介质层310，工艺成本低且可靠性高，热应力小，且第一介质层306和第二介质层310完全覆盖了沟槽，也即形成了阶梯形介质层，有利于减小反向漏电流，减小沟槽底部的最大电场强度。
如图9和图10所示，在任一项技术方案中，优选地，在形成第二介质层310的台阶形沟槽内填充本征硅结构312，具体包括以下步骤：在形成台阶形沟槽后，采用化学气相淀积工艺形成本征硅层312；对形成本征硅层312的N型衬底302进行盲刻处理，以保留台阶形沟槽内的本征硅结构312。
在任一项技术方案中，优选地，盲刻处理对本征硅结构312的刻蚀速率大于对第一介质层306的刻蚀速率。
在该技术方案中，通过控制盲刻处理对本征硅结构312的刻蚀速率大于对第一介质层306的刻蚀速率，保证了沟槽内的本征硅结构312较第一介质层306被更快地刻蚀，另外，可以设定刻蚀结束条件为终点触发刻蚀，也即在检测到第一介质层306被刻蚀时，准确控制刻蚀停止，提升了工艺可靠性和结构可靠性。
在任一项技术方案中，优选地，盲刻处理对外延层的刻蚀速率小于或等于对第二介质层310的刻蚀速率。
在该技术方案中，通过控制盲刻处理对外延层的刻蚀速率小于或等于对第二介质层310的刻蚀速率，保证了外延层的刻蚀速率较第二介质层310而言更慢，同样，可以设定刻蚀结束条件为终点触发刻蚀，也即在检测刻蚀到外延层时，准确控制刻蚀停止，同样提升了工艺可靠性和结构可靠性。
在任一项技术方案中，优选地，本征硅结构312为多晶硅层。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中提出的如何进一步地优化肖特基二极管的反向漏电特性的技术问题，本发明提出了一种新的肖特基二极管的制备方案，通过形成以介质层台阶为掩膜对N型外延层进行刻蚀，以在沟槽的边缘形成N型外延层台阶，进而形成台阶形沟槽，减小了导通过程中器件内部的电场强度，尤其是最大电场强度值显著减小，进而有效地减小器件的肖特基势垒降低效应，从而降低了反向漏电流。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种肖特基二极管的制备方法，其特征在于，包括：
在N型衬底上依次形成N型外延层和第一介质层；
依次对所述第一介质层和所述N型外延层进行刻蚀，以分别形成所述N型外延层上的介质层台阶和所述N型外延层的沟槽；
以所述介质层台阶为掩膜对所述N型外延层进行刻蚀，以在所述沟槽的边缘形成N型外延层台阶，进而形成台阶形沟槽；
在所述台阶形沟槽内形成第二介质层；
在形成所述第二介质层的台阶形沟槽内填充本征硅结构；
在完成所述本征硅结构的填充后，形成金属电极。
2.根据权利要求1所述的肖特基二极管的制备方法，其特征在于，在N型衬底上依次形成N型外延层和第一介质层，具体包括以下步骤：
采用外延工艺在所述N型衬底上形成所述N型外延层；
采用化学气相淀积工艺和/或热氧化工艺在所述N型外延层上形成所述第一介质层。
3.根据权利要求1所述的肖特基二极管的制备方法，其特征在于，所述依次对所述第一介质层和所述N型外延层进行刻蚀，以分别形成所述N型外延层上的介质层台阶和所述N型外延层的沟槽，具体包括以下步骤：
在所述第一介质层上形成图形化掩膜；
以所述图形化掩膜层为掩膜对所述第一介质层进行各向同性刻蚀处理；
继续对所述外延层进行各向异性刻蚀处理，以形成所述介质层台阶和所述沟槽。
4.根据权利要求1所述的肖特基二极管的制备方法，其特征在于，所述在所述台阶形沟槽内形成第二介质层，具体包括以下步骤：
对所述台阶形沟槽进行热氧化处理，以形成所述第二介质层。
5.根据权利要求1所述的肖特基二极管的制备方法，其特征在于，所述在所述台阶形沟槽内形成第二介质层，具体还包括以下步骤：
对所述台阶形沟槽进行化学气相淀积处理，以形成所述第二介质层。
6.根据权利要求1至5中任一项所述的肖特基二极管的制备方法，其特征在于，所述在形成所述第二介质层的台阶形沟槽内填充本征硅结构，具体包括以下步骤：
在形成所述台阶形沟槽后，采用化学气相淀积工艺形成本征硅层；
对形成所述本征硅层的N型衬底进行盲刻处理，以保留所述台阶形沟槽内的本征硅结构。
7.根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述盲刻处理对所述本征硅结构的刻蚀速率大于对所述第一介质层的刻蚀速率。
8.根据权利要求6所述的肖特基二极管的制备方法，其特征在于，所述盲刻处理对所述外延层的刻蚀速率小于或等于对所述第二介质层的刻蚀速率。
9.根据权利要求7或8所述的肖特基二极管的制备方法，其特征在于，所述本征硅结构为多晶硅层。
10.一种肖特基二极管，其特征在于，采用如权利要求1至9中任一项所述的肖特基二极管的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610475075.4A CN107546124A (zh) | 2016-06-24 | 2016-06-24 | 肖特基二极管的制备方法和肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610475075.4A CN107546124A (zh) | 2016-06-24 | 2016-06-24 | 肖特基二极管的制备方法和肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107546124A true CN107546124A (zh) | 2018-01-05 |
Family
ID=60960051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610475075.4A Pending CN107546124A (zh) | 2016-06-24 | 2016-06-24 | 肖特基二极管的制备方法和肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107546124A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588642B1 (ko) * | 2004-12-22 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 트렌치 코너 라운딩 향상 방법 |
| US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
| CN103956389A (zh) * | 2014-04-14 | 2014-07-30 | 杭州启沛科技有限公司 | 一种阶梯式沟槽mos肖特基二极管器件 |
-
2016
- 2016-06-24 CN CN201610475075.4A patent/CN107546124A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588642B1 (ko) * | 2004-12-22 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 트렌치 코너 라운딩 향상 방법 |
| US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
| CN103956389A (zh) * | 2014-04-14 | 2014-07-30 | 杭州启沛科技有限公司 | 一种阶梯式沟槽mos肖特基二极管器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105870022B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| JP4855636B2 (ja) | トレンチショットキー整流器 | |
| JP7293293B2 (ja) | 高電圧隔離のためのデュアルディープトレンチ | |
| JP5671966B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN106449757B (zh) | 一种SiC基沟槽型场效应晶体管及其制备方法 | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| CN104733301B (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| TW200945580A (en) | Trench MOSFET and manufacturing method thereof | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| CN105514022A (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| KR20170128113A (ko) | 반도체 디바이스 및 반도체 디바이스를 제조하는 방법 | |
| CN106024902A (zh) | 具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法 | |
| US9324784B2 (en) | Electronic device having a termination region including an insulating region | |
| US20190067427A1 (en) | Inter-poly oxide in field effect transistors | |
| US9917150B2 (en) | Deep trench isolation structures and systems and methods including the same | |
| CN106057675B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN114927559A (zh) | 一种新型碳化硅基超结沟槽型mosfet及制备方法 | |
| KR20070095795A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN106129126A (zh) | 一种沟槽肖特基二极管及其制备方法 | |
| US6690037B1 (en) | Field plated Schottky diode | |
| TW201916258A (zh) | 電晶體 | |
| US9349815B2 (en) | Semiconductor structure and a fabricating method thereof | |
| CN107546124A (zh) | 肖特基二极管的制备方法和肖特基二极管 | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180105 |