CN107546103A - 一种与Si工艺兼容的直接带隙Ge材料及其制备方法 - Google Patents

Abstract

本发明涉及一种与Si工艺兼容的直接带隙Ge材料及其制备方法。该制备方法包括：选取Si衬底；在第一温度下，在Si衬底表面生长第一Ge层；在第二温度下，在第一Ge层表面生长第二Ge层；在第二Ge层表面涂抹光刻胶，利用光刻工艺保留中心区域的光刻胶；利用刻蚀工艺刻蚀一定厚度的第二Ge层，去除剩余的光刻胶，形成Ge台阶；采用CVD工艺在第二Ge层表面生长Si_0.5Ge_0.5材料，以最终形成与Si工艺兼容的直接带隙Ge材料。本发明利用Ge周围选择性外延SiGe引入张应力，制得的与Si工艺兼容的直接带隙Ge材料晶体质量高，且拉伸应变可以达到2.0％，能够使Ge应变层转变为直接带隙半导体材料，大大增强其自发辐射效率，有利于光电子的应用。

Description

一种与Si工艺兼容的直接带隙Ge材料及其制备方法

技术领域

本发明涉及集成电路技术领域，特别涉及一种与Si工艺兼容的直接带隙Ge材料及其制备方法。

背景技术

光电集成以研究光有源器件和无源器件以及与电子元件的集成为目标，其中有源器件包括光发射器(激光器等)，光调制器，光接收器(探测器)等，无源器件包括光纤，滤波器，转换器等。从集成形式来讲，光电集成可以分为混合集成和单片集成。其中，单片光电集成是当前研究发展的重要方向。而单片集成要求在同一衬底上使用相同的工艺和材料集成不同功能的器件，包括电子元件和光学元件，因此较混合集成的要求要高很多。

相比于成熟的硅基微电子发展，硅基光电子及器件的发展还刚刚开始。硅材料是间接带隙半导体，其发光效率很低，如何突破硅低辐射复合速率的限制，或者找到与硅兼容的发光材料，是解决问题的关键之一。因此近年来，直接带隙Ge的研发使硅基光电集成方向的研究有了很大的进展。

Ge为间接带隙半导体，改性可致其转变为直接带隙半导体。改性Ge有极强的应用潜力，应用于光子器件，转换效率高，其直接带隙发光效率可与Ⅲ-Ⅴ族半导体相当。同时，改性情况下Ge载流子迁移率显著高于Si载流子迁移率，应用于电子器件，工作速度高、频率特性好。直接带隙改性Ge既可制造高转化效率光子器件，又可用 于高速电子器件，且与Si工艺兼容，涉及光电集成的各重要元件(光源、光调制器、光探测器、电子器件)甚至均可在同一有源层集成于同一芯片上，为高速器件与电路提供了又一新的技术发展途径。因此，有关直接带隙改性Ge的相关研究已成为了当前国内外研究的热点和重点。特别地，如何制备和实现直接带隙改性Ge材料备受关注。

为了实现直接带隙Ge，需要首先从理论原理上给出Ge发生带隙转化的条件。我们知道，应力会引起半导体结构发生变化，结构决定性质，自然应力作用下半导体的能带结构也会发生相应的变化。请参见图1，图1为(001)双轴张/压应变Ge导带各能级随应力变化关系示意图，依据广义胡克定律和形变势原理，从图1中可以看出，在双轴张应力达到约2.4GPa时，由于Γ谷的收缩速率比L谷快，两者的能量差会相继减小直到Ge变成直接带隙半导体材料。根据应力与应变关系，当应力为2.4GPa时，相对应变张量约为1.7％～2.0％。

然而，单纯施加应力作用时所需强度过大，目前常规外延技术工艺很难实现2.4GPa的双轴应力，工艺实现难度大。如Si衬底上先外延Ge，退火过程中再利用Si与Ge不同的热膨胀系数，可使Ge外延层获得0.3％的拉伸应变。然而，该方法所得到的Ge的拉伸应变在1.7％以下，无法使Ge转化为直接带隙半导体材料，还需配合重掺杂才仅实现准直接带隙Ge。同时，由于硅锗之间较大的晶格失配，所生长Ge薄膜的位错密度大，晶体质量差。

因此，解决直接带隙改性Ge材料制备技术，已成为本领域亟待突破的技术问题。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种与Si工艺兼容的直接带隙Ge材料及其制备方法。

具体地，本发明一个实施例提出的一种与Si工艺兼容的直接带隙Ge材料的制备方法，包括：

S101、选取晶向为(001)的Si衬底；

S102、在275℃～325℃下在所述Si衬底上外延生长厚度为40～50nm第一Ge层；

S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层；

S104、在750℃～850℃下，在H₂气氛中退火10～15分钟；

S105、使用稀氢氟酸和去离子水循环清洗所述第二Ge层；

S106、在所述第二Ge层表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述第二Ge层中心位置处的光刻胶；

S107、在CF₄和SF₆气体环境中，利用感应耦合等离子体刻蚀工艺刻蚀所述第二Ge层，形成Ge台阶；

S108、去除表面光刻胶；

S109、在所述第二Ge层表面淀积一层Si₃N₄材料；

S110、利用刻蚀工艺刻蚀所述Si₃N₄材料，保留所述Ge台阶表面的Si₃N₄材料；

S111、在500℃～600℃下，以硅烷、锗烷为气源，采用CVD工艺在所述Ge台阶周围生长厚度为20nm的Si_0.5Ge_0.5材料；

S112、去除所述Si₃N₄材料，以形成所述与Si工艺兼容的直接带隙Ge材料。

本发明另一个实施例提出的一种与Si工艺兼容的直接带隙Ge材料，包括：Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层；其中，所述与Si工艺兼容的直接带隙Ge材料由上述实施例所述的方法制备形成。

本发明另一个实施例提出的一种与Si工艺兼容的直接带隙Ge材料的制备方法，包括：

选取Si衬底；

在第一温度下，在所述Si衬底表面生长第一Ge层；

在第二温度下，在所述第一Ge层表面生长第二Ge层；

在所述第二Ge层表面涂抹光刻胶，利用光刻工艺保留中心区域的光刻胶；

利用刻蚀工艺刻蚀一定厚度的所述第二Ge层，去除剩余的光刻胶，形成Ge台阶；

采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料，以最终形成所述与Si工艺兼容的直接带隙Ge材料。

在发明的一个实施例中，所述第一温度小于所述第二温度。

在发明的一个实施例中，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。

在本发明的一个实施例中，在所述第二Ge层表面涂抹光刻胶，利用光刻工艺保留中心区域的光刻胶，包括：

在所述第二Ge层表面涂抹光刻胶；

在所述第二Ge层表面利用光刻工艺曝光光刻胶，在所述第二Ge层表面中心位置处保留多个正方形光刻胶区域。

在本发明的一个实施例中，采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料之前，还包括：

在所述第二Ge层表面淀积一层Si₃N₄材料；

利用刻蚀工艺刻蚀所述Si₃N₄材料，保留所述Ge台阶表面的Si₃N₄材料。

在本发明的一个实施例中，采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料之后，还包括：

利用CMP工艺平坦化处理所述Si_0.5Ge_0.5材料并去除所述Si₃N₄材料。

在本发明的一个实施例中，采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料，包括：

在500～600℃下，以硅烷、锗烷为气源，采用CVD工艺在所述第二Ge层上生长Si_0.5Ge_0.5材料。

本发明另一个实施例提出的一种与Si工艺兼容的直接带隙Ge材料，包括：Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层；其中，所述与Si工艺兼容的直接带隙Ge材料由由上述实施例所述的方法制备形成。

上述实施例，具有如下优点：

1、本发明利用Ge周围选择性外延SiGe引入张应力，制得的与 Si工艺兼容的直接带隙Ge材料晶体质量高，且拉伸应变可以达到2.0％，能够使Ge应变层转变为直接带隙半导体材料，大大增强其自发辐射效率，有利于光电子的应用；

2、由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出与Si工艺兼容的直接带隙Ge材料；

3、本发明制得的与Si工艺兼容的直接带隙Ge材料发光效率高，可突破硅低辐射复合速率的限制，使得在硅基上制造光电集成器件成为可能。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为(001)双轴张/压应变Ge导带各能级随应力变化关系示意图

图2为本发明实施例提供的一种与Si工艺兼容的直接带隙Ge材料的工艺流程图；

图3为本发明实施例提供的一种与Si工艺兼容的直接带隙Ge材料截面示意图；

图4a-图4i为本发明实施例提供的一种与Si工艺兼容的直接带隙Ge材料的工艺示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

实施例一

请参见图2，图2为本发明实施例提供的一种与Si工艺兼容的直接带隙Ge材料的工艺流程图。该方法包括如下步骤：

步骤a、选取Si衬底；

步骤b、在第一温度下，在所述Si衬底表面生长第一Ge层；

步骤c、在第二温度下，在所述第一Ge层表面生长第二Ge层；

步骤d、在所述第二Ge层表面涂抹光刻胶，利用光刻工艺保留中心区域的光刻胶；

步骤e、利用刻蚀工艺刻蚀一定厚度的所述第二Ge层，去除剩余的光刻胶，形成Ge台阶；

步骤f、采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料，以最终形成所述与Si工艺兼容的直接带隙Ge材料。

其中，步骤b和步骤c中，所述第一温度小于所述第二温度。进一步，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。

可选地，步骤d具体可以包括：

步骤d1、在所述第二Ge层表面涂抹光刻胶；

步骤d2、在所述第二Ge层表面利用光刻工艺曝光光刻胶，在所 述第二Ge层表面中心位置处保留多个正方形光刻胶区域。

可选地，采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料之前，还包括：

步骤x1、在所述第二Ge层表面淀积一层Si₃N₄材料；

步骤x2、利用刻蚀工艺刻蚀所述Si₃N₄材料，保留所述Ge台阶表面的Si₃N₄材料。

可选地，采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料之后，还包括：

利用CMP工艺平坦化处理所述Si_0.5Ge_0.5材料并去除所述Si₃N₄材料。

可选地，步骤f包括：

在500～600℃下，以硅烷、锗烷为气源，采用CVD工艺在所述第二Ge层上生长Si_0.5Ge_0.5材料。

本发明的工作原理具体为：

请参见图3，图3为本发明实施例提供的一种与Si工艺兼容的直接带隙Ge材料截面示意图。本发明由于Ge的晶格常数大于Si_1-xGe_x的晶格常数，因此利用晶格失配致应力原理，在刻蚀出的Ge四周选择性外延Si_1-xGe_x，将对中心区域Ge半导体引入双轴张应力。其中，d表示Ge面长度，t表示Si_1-xGe_x外延层厚度，L表示相邻Ge面之间的距离。有限元应变场分析法(FEM)表明(由于FEM法基于线性弹性理论，需要确定这些参数的比例而不是具体值)：Si_1-xGe_x外延层Ge组分取0.5；当Si_0.5Ge_0.5外延层厚度t与Ge方形区域边长d的比值等 于或大于1，且相邻Ge区域之间距离L与Ge方形区域边长之比在10以上时，可以产生相对应变张量约2％的(001)双轴张应变，进而实现直接带隙Ge。本发明取Si_0.5Ge_0.5外延层厚度为20nm，中心Ge区域边长为20nm，区域间距离L长度为200nm。此时可产生相对应变张量约2％的(001)双轴张应变，可实现直接带隙Ge半导体。

实施例二

请参见图4a-图4i，图4a-图4i为本发明实施例提供的一种与Si工艺兼容的直接带隙Ge材料的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括：

S101、衬底选取。如图4a所示，选取Si(001)衬底片201作为原始材料；

S102、外延层生长：

S1021、利用化学气相沉积(CVD)的方法，在衬底上，以低、高温两部法生长n型Ge(001)薄膜，掺杂浓度为1×10¹⁶～5×10¹⁶cm^-3。

S1022、如图4b所示，在275～325℃下生长一层40nm厚的“低温”Ge(LT-Ge)层202。大部分弹性应力的弛豫发生在小于10纳米的低温Ge层，但为避免晶体质量损失需要厚度较大(大于27纳米)的低温Ge层。因此本发明将LT-Ge层设定为40nm。低的生长温度同时抑制了三维Ge岛的形成和位错形成的弛豫应力。

S1023、如图4c所示，在500～600℃的生长温度下，淀积900～950nm的Ge(HT-Ge)层203。

S1024、为提高晶格质量，在H₂气氛中750～850℃退火(在一个 固定的温度或循环)不超过10～15分钟。

S1025、使用稀氢氟酸(HF(DHF)：水＝1:5)和去离子(DI)的水循环清洗Ge。

S103、光刻，涂胶并选择区域曝光。如图4d所示，在中心保留边长为20nm的光刻胶区域204，四周的光刻胶被刻蚀掉；

S104、刻蚀Ge材料。如图4e所示，在CF₄和SF₆气体环境中，采用感应耦合等离子体(ICP)方法刻蚀。中心区域由于光刻胶的抗刻蚀性，中心的Ge材料得以保留；

S105、淀积Si₃N₄。如图4f所示，在Ge材料上淀积一层Si₃N₄205；

S106、如图3g所示，在中间区域的Ge材料上，以Si₃N₄205为掩膜，预留窗口。保留中间区域的Ge材料上的Si₃N₄205，其余区域的Si₃N₄被刻蚀；

S107、选择性外延生长。如图4h所示，在500～600℃下，以硅烷、锗烷为气源，在暴露出的Ge衬底上生长一层20nm厚的Si_0.5Ge_0.5206。其中，SiH₄体积流量为5mL/min，GeH₄体积流量为2mL/min，生长时间为1h；

S108、如图4i所示，去除Si₃N₄。

实施例三

请参见图3，本发明实施例提供的一种与Si工艺兼容的直接带隙Ge材料，包括：Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层；其中，所述直接带隙Ge材料由由上述实施例所述的方法制备形成。

综上所述，本文中应用了具体个例对本发明一种与Si工艺兼容 的直接带隙Ge材料及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种与Si工艺兼容的直接带隙Ge材料的制备方法，其特征在于，包括：

S101、选取晶向为(001)的Si衬底；

S102、在275℃～325℃下在所述Si衬底上外延生长厚度为40～50nm第一Ge层；

S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层；

S104、在750℃～850℃下，在H₂气氛中退火10～15分钟；

S105、使用稀氢氟酸和去离子水循环清洗所述第二Ge层；

S106、在所述第二Ge层表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述第二Ge层中心位置处的光刻胶；

S107、在CF₄和SF₆气体环境中，利用感应耦合等离子体刻蚀工艺刻蚀所述第二Ge层，形成Ge台阶；

S108、去除表面光刻胶；

S109、在所述第二Ge层表面淀积一层Si₃N₄材料；

S110、利用刻蚀工艺刻蚀所述Si₃N₄材料，保留所述Ge台阶表面的Si₃N₄材料；

S111、在500℃～600℃下，以硅烷、锗烷为气源，采用CVD工艺在所述Ge台阶周围生长厚度为20nm的Si_0.5Ge_0.5材料；

S112、去除所述Si₃N₄材料，以形成所述与Si工艺兼容的直接带隙Ge材料。

2.一种与Si工艺兼容的直接带隙Ge材料，其特征在于，包括：Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层；其中，所述与Si工艺兼容的直接带隙Ge材料由权利要求1所述的方法制备形成。

3.一种与Si工艺兼容的直接带隙Ge材料的制备方法，其特征在于，包括：

选取Si衬底；

在第一温度下，在所述Si衬底表面生长第一Ge层；

在第二温度下，在所述第一Ge层表面生长第二Ge层；

在所述第二Ge层表面涂抹光刻胶，利用光刻工艺保留中心区域的光刻胶；

利用刻蚀工艺刻蚀一定厚度的所述第二Ge层，去除剩余的光刻胶，形成Ge台阶；

采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料，以最终形成所述与Si工艺兼容的直接带隙Ge材料。

4.如权利要求3所述的方法，其特征在于，所述第一温度小于所述第二温度。

5.如权利要求4所述的方法，其特征在于，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。

6.如权利要求3所述的方法，其特征在于，在所述第二Ge层表面涂抹光刻胶，利用光刻工艺保留中心区域的光刻胶，包括：

在所述第二Ge层表面涂抹光刻胶；

在所述第二Ge层表面利用光刻工艺曝光光刻胶，在所述第二Ge层表面中心位置处保留多个正方形光刻胶区域。

7.如权利要求3所述的方法，其特征在于，采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料之前，还包括：

在所述第二Ge层表面淀积一层Si₃N₄材料；

利用刻蚀工艺刻蚀所述Si₃N₄材料，保留所述Ge台阶表面的Si₃N₄材料。

8.如权利要求7所述的方法，其特征在于，采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料之后，还包括：

利用CMP工艺平坦化处理所述Si_0.5Ge_0.5材料并去除所述Si₃N₄材料。

9.如权利要求3所述的方法，其特征在于，采用CVD工艺在所述第二Ge层表面生长Si_0.5Ge_0.5材料，包括：

在500～600℃下，以硅烷、锗烷为气源，采用CVD工艺在所述第二Ge层上生长Si_0.5Ge_0.5材料。

10.一种与Si工艺兼容的直接带隙Ge材料，其特征在于，包括：Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层；其中，所述与Si工艺兼容的直接带隙Ge材料由权利要求3～9任一项所述的方法制备形成。