CN107533528A - 数据通道分配 - Google Patents

数据通道分配 Download PDF

Info

Publication number
CN107533528A
CN107533528A CN201580079441.8A CN201580079441A CN107533528A CN 107533528 A CN107533528 A CN 107533528A CN 201580079441 A CN201580079441 A CN 201580079441A CN 107533528 A CN107533528 A CN 107533528A
Authority
CN
China
Prior art keywords
controller
interface
data channel
resource
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580079441.8A
Other languages
English (en)
Other versions
CN107533528B (zh
Inventor
拉斐尔·盖
彼得·塞勒
谢恩·华德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN107533528A publication Critical patent/CN107533528A/zh
Application granted granted Critical
Publication of CN107533528B publication Critical patent/CN107533528B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本文公开的实施例涉及数据通道分配。一个实施例包括一种装置，所述装置包括与处于第一状态的控制器和处于第二状态的外围卡连接的资源。示例性装置包括控制器，以控制与接口卡的连接，并且经处于第一状态的第一数据通道与资源连接，第一数据通道用于将资源和处于第二状态的外围卡连接。

Description

数据通道分配
背景技术
可与计算设备耦联的设备的数量已经增加了。随着设备的数量的增加，需要越来越多的数据通道和内部组件，以支持设备和计算设备之间的端口通信。
附图说明
下述详细说明书参考了附图，其中：
图1是分配数据通道的示例性装置的方块图；
图2是用于数据通道分配的示例性方法的流程图；以及
图3是分配数据通道的示例性计算设备的方块图。
具体实施方式
在下述讨论和权利要求书中，术语“连接”旨在包括适当的间接和/或直接的连接。因此，如果第一组件被描述为与第二组件连接，该连接可，例如是：(1)通过直接电连接和/或机械连接，(2)通过经其他设备和连接的间接电连接和/或机械连接，(3)通过光电连接，(4)通过无线电连接，和/或(5)另一适当的耦联。“计算设备”或“设备”可以是台式计算机、笔记本电脑(或笔记本)计算机、工作站、平板电脑、移动电话、智能手机、智能手表、智能可穿戴眼镜、智能设备、服务器、刀锋伺服器、成像设备或具有收发器、变换器、中继器等，以访问外围设备的任何其他处理设备或装置。
为了将外围设备与计算设备连接，必须进行外围设备和计算设备的物理连接。外围设备一般需要与内部资源(例如，芯片组、计算机处理单元、根端口等)连接，以与计算设备通信。一些外围设备经接口与计算设备连接，在这种例子中，控制器与接口连接，以经接口控制外围设备。通过数据通道进行从接口或外围设备与控制器和/或内部资源的物理连接。计算设备具有有限数量的和固定数量的数据通道。许多规则规定了为计算设备中的特定组件和/或外围设备分配多少数据通道。随着计算设备并入更多的输入/输出功能，需要更多的数据通道，以提供足够的带宽，以提供连接的设备。为设备提供数据通道通常导致牺牲(即，不使用)与资源连接的其他数据通道。在规定数据通道需要控制器与设备一起操作的接口之间，必须做出相同的权衡。当外围设备不与接口连接时，不使用分配给控制器的数据通道。
为了解决这些问题，在本文所述的实施例中，描述了数据通道分配装置和方法，在实施例中，当组件被检测到与装置连接时，装置可提供分配数据通道启动接口卡上的组件和装置的主板的控制器之间的连接。在本文所述的实施例中，当未检测到组件时，组件的控制器不与资源连接。在这样的实施例中，当未检测到组件时，使用将控制器连接至资源的数据通道而不是将外围卡的外围设备与资源连接。接口卡可引导数据通道从资源至控制器。在这样的实施例中，装置保留使用与资源连接的数据通道的能力，以支持设备和接口，而不规定特定的数据通道而形成与控制器的连接。在一些实施例中，这可导致装置的主板的空间和/或成本节省。
现参考附图，图1是分配数据通道110的示例性装置100。装置100包括数据通道110、控制器120、资源140、外围卡150和接口卡160。
在图1的实施例中，外围卡150可以是与数据通道110连接的插入卡。在一些实施例中，外围卡150可包括经数据通道110与资源140连接的外围设备152，比如，标准外围组件相互连接表达(PCIe)设备、图形设备、储存设备、网络设备、USB设备等。
在图1的实施例中，接口卡160可以是与数据通道110连接的插入卡。在实施例中，接口卡160可包括接口总线161、接口组件162和回环连接180。在实施例中，接口组件162可以是为外围设备提供接口或端口的组件。在一些实施例中，接口卡160可包括通用串行总线(USB)端口、局域网(LAN)端口、网络端口、数据端口、显示器端口、串行连接小型计算机系统接口(SAS)端口、串行ATA(SATA)端口、雷电接口(Thunderbolt)端口、无限宽带端口、多媒体端口、媒体卡端口、高清晰度多媒体接口(HDMI)端口、非易失性存储器高速(NVMe)端口，或其组合。在实施例中，接口总线161可经数据通道110与接口组件162和控制器120连接。在图1的实施例中，回环连接180可以是硬件和/或机器可读的指令的任何组合，以经数据通道110形成控制器120和资源140之间连接。在一些实施例中，接口卡160可包括另外组件(未显示)，以为装置100提供另外的特征。例如，接口卡160可包括桥接电路，其提供回环连接180并且将第二外围设备与资源140连接。
如本文所使用，“数据通道”指计算设备或外围设备中组件之间的任何类型的连接以及用于连接的所有通信方案，比如，加速图形端口(AGP)，外围组件相互连接(PCI)、外围组件相互连接扩展(PCI-X)、PCIe等。如在图1中所使用，数据通道110阐释了各种数据通道狭槽，通过其外围卡150或接口卡160与装置100连接，比如PCI狭槽、PCIe狭槽等。在实施例中，其他外围设备(未显示)也可经任何可用的数据通道与数据通道110连接。
控制器120可以是任何类型的控制器，其包括硬件和/或机器可读的指令，与控制经接口卡160与装置100连接的接口组件162。控制器120可与装置100的主板连接。在一些实施例中，控制器120可以是集成或嵌入式控制器，以与接口卡160和资源140连接。例如，控制器120可以是介质访问控制器(MAC)控制器、存储器控制器、总线控制器、USB控制器、LAN控制器、网络控制器、数据控制器、显示器控制器、SAS控制器、SAT控制器、Thunderbolt控制器、无限宽带控制器、多媒体控制器、媒体卡阅读器控制器、HDMI控制器、NVMe控制器或其组合。在图1的实施例中，控制器120可经数据通道110与接口组件162连接。在一些实施例中，控制器120也可经另外的组件，比如，物理层接口(PHY)、交换机、桥接器、接收器等与接口卡160连接。例如，控制器120可以是MAC控制器并且可经PHY总线161与接口卡160连接。在一些实施例中，控制器120可以是分开的组件或可以是装置100中另一组件的一部分。例如，控制器120可以是芯片组中MAC控制器。在一些实施例中，另外的组件可与控制器120连接，以当接口卡160不出现在装置100中时，将控制器120与装置100中的其他组件电分离。
在一些实施例中，资源140可以是任何处理资源，比如，芯片组、中央处理器等，或提供为这种处理资源访问的设备，比如联合体设备(例如，PCIe根端口、PCI根端口等)等。在本文所述的实施例中，处理资源可包括，例如，一个处理器或包括在单个计算设备中(如图3中))或分布在多个计算设备中的多个处理器。“处理器”可以是下述的至少一种：中央处理器(CPU)、基于半导体的微处理器、图形处理单元(GPU)、检索和执行指令的现场可编程门阵列(FPGA)、适于检索和执行储存在机器可读的存储介质上的指令的其他电子电路，或其组合。
在图1的实施例中，资源140可提供与第一状态的控制器120的连接和与第二状态的外围设备150的连接。在第一状态中，回环连接180可路由与控制器120连接的数据通道至资源140。例如，如图1中显示，一条或多条总线144可从资源140延伸至数据通道110，所述数据通道110经接口卡160和回环连接180与控制器120连接。在第二状态中，资源140经总线144与外围卡150连接。在一些实施例中，路由至第一状态的资源140的总线144的数量可小于路由至第二状态的资源140的总线144的数量。例如，在第一状态中，两条(2)总线可从资源140路由至控制器120并且在第二状态中，四条(4)总线可从资源140路由至外围卡150。在图1的实施例中，在第二状态中，控制器120与资源140电隔离，并且资源140与外围卡150连接。在一些实施例中，控制器120可确定接口卡160什么时候与装置100连接。在其他实施例中，资源140可确定接口卡160什么时候与装置100连接。在另一实施例中，装置100中的另一组件(未显示)(例如，管理员、控制器启动电路等)可确定接口卡160什么时候与装置100连接。
在图1的实施例中，当接口卡160与装置100连接时，确立了其中分配数据通道第一状态，以将控制器120与接口组件162和资源140连接。类似地，在图1的实施例中，当接口卡160未与装置100连接时，确立了其中资源140与外围卡150连接的第二状态。这样的实施例中，装置100可使用与资源140连接的数据通道，以支持外围设备152和接口卡160，而在所有的状态下都不用规定特定的数据通道形成与控制器120的连接。在一些实施例中，这可使得装置100的主板的空间和/或成本节省。
图2是用于数据通道分配的示例性方法200的流程图。尽管下面参考了上述装置100描述了方法200的执行，但是可使用用于实施方法200的其他适当的系统。另外，方法200的实施不限于这些实施例。
在方法200的202，装置100确定接口卡160是否与装置100连接。
在204，装置100分配第一组数据通道，以当接口卡160与装置100连接时将控制器120经接口卡160与资源140连接。在实施例中，接口卡160的回环连接180经数据通道110中的狭槽将第一组数据通道从资源140路由至控制器120。在一些实施例中，控制器120经接口总线161与接口卡160上的接口组件162连接。在实施例中，资源140可经接口卡160中的桥接电路与第二外围设备连接，以与第二外围设备连接。
任选地，在206，装置100分配第一组数据通道，以当接口卡160未与装置100连接时，将资源140与外围卡150的外围设备152连接。在一些实施例中，当接口卡160未与装置100连接时，控制器120与装置100中的其他组件电隔离。
尽管图2的流程图显示了实施某些功能的特定顺序，但是方法200不限于该顺序。例如，流程图中相继显示的功能可以以不同的顺序进行，可以同时或部分同事执行，或其组合。在一些实施例中，本文结合图2所述的功能可与本文结合任何图1和3所述的功能一起提供。
现参考附图，图3是分配数据通道的示例性计算设备300的方块图。在图3的实施例中，计算设备300包括处理资源310和机器可读的存储介质320，该机器可读的存储介质320包括可由处理资源310执行的指令322、324、326和328(例如，由处理资源310执行的指令322、324、326和328编码)。在一些实施例中，存储介质320可包括另外的指令。在一些实施例中，指令322、324、326、328和本文结合存储介质320所述的任何其他指令，可储存在远离但是被计算设备300和处理资源310(例如，经计算机网络)访问的机器可读的存储介质上。在一些实施例中，指令322、324、326和328可以是计算设备300的计算机程序的指令、计算机应用(app)、代理等。在其他实施例中，本文结合指令322、324、326和328所述的功能可作为引擎实施，所述引擎包括实施引擎的硬件和程序的任何组合，如下所描述。
在本文所述的实施例中，处理资源310可获取、解码和执行储存在存储介质320上的指令，以实施下述的功能。在其他实施例中，任何存储介质320的指令的功能可以以电子电路的形式、以在机器可读的存储介质上编码的可执行指令的形式，或其组合来实施。
如本文所使用，“机器可读的存储介质”可以是任何电子、磁、光或其他物理储存装置，以包含或储存信息，比如可执行指令、数据等。例如，本文所述的任何机器可读的存储介质可以是任何随机存取存储器(RAM)、易失性储存器、非易失性存储器、闪存、储存驱动器(例如，硬盘存储器)、固态驱动器、任何类型的储存盘(例如，光盘、DVD等)等，或其组合。此外，本文所述的任何机器可读的存储介质可以是非瞬时性的。
在图3的实施例中，指令322可用计算设备300被动获取(即，接收)或主动获取(例如，检索)对数据通道分配的请求305。
指令324可确定对数据通道分配的请求305是否来自接口组件。
当对数据通道分配的请求305来自接口组件时，指令326可分配第一组数据通道307，以将接口组件的控制器与资源连接。
当对数据通道分配的请求305不是来自接口组件时，指令328可分配第二组数据通道309，以将资源与外围设备连接。在图3的实施例中，第一组数据通道307是第二组数据通道309的子集。在一些实施例中，接口组件的控制器可以第二状态电隔离。
在一些实施例中，指令322、324、326和328可以是安装包的一部分，当安装时，可由处理资源310执行，以实施本文结合指令322、324、326和328的功能。在这样的实施例中，存储介质320可以是便携式介质，比如CD、DVD、闪存盘或计算设备保持的存储器，从其可下载和安装安装包。在其他实施例中，指令322、324、326和328可以是一种或多种应用，或已经安装在包括处理资源310的装置300上的组件的一部分。在这样的实施例中，存储介质320可包括存储器，比如硬盘存储器、固态驱动器等。在一些实施例中，本文结合图3所述的功能可与本文结合任何图1-2所述的功能一起提供。

Claims (15)

1.一种装置，所述装置包括：
资源，以连接至处于第一状态的控制器和处于第二状态的外围卡；和
控制器，以控制与接口卡的连接，并且所述控制器经处于第一状态的第一数据通道与所述资源连接，
其中所述第一数据通道用于连接所述资源和处于所述第二状态的所述外围卡。
2.根据权利要求1所述的装置，其中所述控制器经所述接口卡与所述资源连接。
3.根据权利要求2所述的装置，其中所述控制器经接口总线与所述接口卡的接口组件连接。
4.根据权利要求1所述的装置，其中所述资源是计算机处理单元(CPU)、芯片组、联合体设备或其组合。
5.根据权利要求1所述的装置，其中所述接口卡包括通用串行总线(USB)端口、局域网(LAN)端口、网络端口、数据端口、显示器端口、串行连接小型计算机系统接口(SAS)端口、串行ATA(SATA)端口、雷电接口端口、无限宽带端口、多媒体端口、媒体卡端口、高清晰度多媒体接口(HDMI)端口和非易失性存储器高速(NVMe)端口，或其组合。
6.根据权利要求1所述的装置，其中所述控制器是介质访问控制器(MAC)控制器、存储器控制器、总线控制器、通用串行总线(USB)控制器、局域网(LAN)控制器、网络控制器、数据控制器、显示器控制器、串行连接小型计算机系统接口(SAS)控制器、串行ATA(SATA)控制器、雷电接口控制器、无限宽带控制器、多媒体控制器、媒体卡阅读器控制器、高清晰度多媒体接口(HDMI)控制器、非易失性存储器高速(NVMe)控制器，或其组合。
7.一种用于数据通道分配的方法，所述方法包括：
确定接口卡是否与装置连接；并且
当所述接口卡与所述装置连接时，分配第一组数据通道，以经所述接口卡将控制器与资源连接，
其中当所述接口卡与所述装置连接时，所述控制器用于控制接口组件。
8.根据权利要求7所述的方法，进一步包括：
当所述接口卡不与所述装置连接时，分配所述第一组数据通道，以将所述资源与外围卡连接。
9.根据权利要求7所述的方法，其中所述接口卡用于经桥接器将所述第一组数据通道从所述资源路由至所述控制器。
10.根据权利要求9所述的方法，其中所述桥接器用于将第二外围设备和所述资源连接。
11.根据权利要求10所述的方法，其中，当所述接口卡与所述装置连接时，所述接口组件经接口总线与所述控制器连接。
12.一种机器可读的存储介质，所述存储介质包括可由处理资源执行的指令，以：
接收对数据通道分配的请求；
确定所述请求是否来自接口组件；
当所述请求来自所述接口组件时，分配第一组数据通道，以将接口组件的控制器与资源连接；并且
当所述请求不来自所述接口组件时，分配第二组数据通道，以将所述资源与外围设备连接，
其中所述第一组数据通道是所述第二组数据通道的子集。
13.根据权利要求12所述的存储介质，其中，当所述请求来自所述接口组件时，所述第一组数据通道的数据通道与接口卡连接。
14.根据权利要求13所述的存储介质，其中，所述接口卡用于路由所述第一组数据通道，以将所述控制器与所述资源连接。
15.根据权利要求12所述的存储介质，其中，当所述请求来自所述接口组件时，所述接口组件用于经所述接口卡上的接口总线与所述控制器连接。
CN201580079441.8A 2015-05-22 2015-05-22 数据通道分配 Expired - Fee Related CN107533528B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/032296 WO2016190846A1 (en) 2015-05-22 2015-05-22 Data channel allocation

Publications (2)

Publication Number Publication Date
CN107533528A true CN107533528A (zh) 2018-01-02
CN107533528B CN107533528B (zh) 2020-12-04

Family

ID=57393575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079441.8A Expired - Fee Related CN107533528B (zh) 2015-05-22 2015-05-22 数据通道分配

Country Status (5)

Country Link
US (1) US10642771B2 (zh)
EP (1) EP3298500B1 (zh)
CN (1) CN107533528B (zh)
TW (1) TWI596483B (zh)
WO (1) WO2016190846A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10789188B1 (en) * 2019-02-08 2020-09-29 Facebook, Inc. Systems and methods for providing semi-custom printed circuit boards based on standard interconnections

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1465009A (zh) * 2000-06-23 2003-12-31 英特尔公司 与大容量存储装置集成的非易失性高速缓冲存储器
US20070276981A1 (en) * 2006-05-24 2007-11-29 Atherton William E Dynamically Allocating Lanes to a Plurality of PCI Express Connectors
CN101470685A (zh) * 2007-12-28 2009-07-01 辉达公司 增强移动计算装置绘图性能的方法及设备
US8069293B1 (en) * 2009-05-22 2011-11-29 Qlogic Corporation Flexible server network connection upgrade systems and methods
CN103502963A (zh) * 2010-12-28 2014-01-08 晶像股份有限公司 用于助益可配置端口类型快捷外围组件互联/串行高级技术附连主机控制器架构的机制

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586121A (en) * 1995-04-21 1996-12-17 Hybrid Networks, Inc. Asymmetric hybrid access system and method
US5758171A (en) * 1995-07-05 1998-05-26 Cirrus Logic, Inc. Apparatus and method for reading back socket power status information
US5805835A (en) * 1996-07-15 1998-09-08 Micron Electronics, Inc. Parallel architecture computer system and method
US6256700B1 (en) * 1999-03-30 2001-07-03 Dell Usa, L.P. Bus/port switching system and method for a computer
US6874039B2 (en) * 2000-09-08 2005-03-29 Intel Corporation Method and apparatus for distributed direct memory access for systems on chip
US7782325B2 (en) 2003-10-22 2010-08-24 Alienware Labs Corporation Motherboard for supporting multiple graphics cards
JP2005250833A (ja) 2004-03-04 2005-09-15 Nec Electronics Corp バスシステム及びアクセス制御方法
US8484399B2 (en) 2005-07-08 2013-07-09 Dell Products L.P. System and method for configuring expansion bus links to generate a double-bandwidth link slot
JP4845522B2 (ja) * 2006-01-30 2011-12-28 シャープ株式会社 システムバス制御装置、集積回路およびデータ処理システム
US20080155157A1 (en) * 2006-12-20 2008-06-26 Dan Lee Hot-swappable multi-configuration modular network service system
US9043526B2 (en) 2012-06-20 2015-05-26 International Business Machines Corporation Versatile lane configuration using a PCIe PIe-8 interface
TWI482034B (zh) 2013-05-17 2015-04-21 Wistron Corp 介面卡

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1465009A (zh) * 2000-06-23 2003-12-31 英特尔公司 与大容量存储装置集成的非易失性高速缓冲存储器
US20070276981A1 (en) * 2006-05-24 2007-11-29 Atherton William E Dynamically Allocating Lanes to a Plurality of PCI Express Connectors
CN101470685A (zh) * 2007-12-28 2009-07-01 辉达公司 增强移动计算装置绘图性能的方法及设备
US8069293B1 (en) * 2009-05-22 2011-11-29 Qlogic Corporation Flexible server network connection upgrade systems and methods
CN103502963A (zh) * 2010-12-28 2014-01-08 晶像股份有限公司 用于助益可配置端口类型快捷外围组件互联/串行高级技术附连主机控制器架构的机制

Also Published As

Publication number Publication date
EP3298500A1 (en) 2018-03-28
EP3298500A4 (en) 2019-01-09
TWI596483B (zh) 2017-08-21
CN107533528B (zh) 2020-12-04
TW201710915A (zh) 2017-03-16
US10642771B2 (en) 2020-05-05
EP3298500B1 (en) 2021-08-25
WO2016190846A1 (en) 2016-12-01
US20180095919A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
CN109388595B (zh) 高带宽存储器系统以及逻辑管芯
CN109313625B (zh) 数据中心的存储滑板
US9197629B2 (en) Remote direct memory access authentication of a device
US20140101354A1 (en) Memory access control module and associated methods
US9965822B2 (en) Electronic device and method for processing a plurality of image pieces
US20110004718A1 (en) System, method, and computer program product for ordering a plurality of write commands associated with a storage device
US20210351587A1 (en) Interface circuitry with multiple direct current power contacts
US11314451B2 (en) Method and apparatus for storing data
US10621134B1 (en) Generating transactions with a configurable port
US9632953B2 (en) Providing input/output virtualization (IOV) by mapping transfer requests to shared transfer requests lists by IOV host controllers
CN110019496B (zh) 数据读写方法和系统
CN107112043A (zh) 支持不同类型的存储器装置
CN110222775A (zh) 图像处理方法、装置、电子设备及计算机可读存储介质
CN105335309A (zh) 一种数据传输方法及计算机
WO2019061977A1 (zh) 一种页面配置方法、装置、服务器及介质
US9626319B2 (en) Allocating lanes in a peripheral component interconnect express (‘PCIe’) bus
WO2020263414A1 (en) Dynamic allocation of computing resources
CN109165723B (zh) 用于处理数据的方法和装置
US20140149528A1 (en) Mpi communication of gpu buffers
CN107533528A (zh) 数据通道分配
US9959598B2 (en) Method of processing image and electronic device thereof
US10049074B2 (en) PCI-E real-time flow control optimization
CN104123261A (zh) 一种电子设备及信息传送方法
WO2019153297A1 (zh) 数据传输方法、装置、计算机设备及存储介质
US9678911B2 (en) System for distributed computing and storage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201204