CN107516662A - 一种阵列基板、显示面板和显示装置 - Google Patents

一种阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN107516662A
CN107516662A CN201710643251.5A CN201710643251A CN107516662A CN 107516662 A CN107516662 A CN 107516662A CN 201710643251 A CN201710643251 A CN 201710643251A CN 107516662 A CN107516662 A CN 107516662A
Authority
CN
China
Prior art keywords
passivation layer
array base
base palte
film transistor
characterised
Prior art date
Application number
CN201710643251.5A
Other languages
English (en)
Other versions
CN107516662B (zh
Inventor
楼均辉
吴天
吴天一
何泽尚
Original Assignee
上海天马微电子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海天马微电子有限公司 filed Critical 上海天马微电子有限公司
Priority to CN201710643251.5A priority Critical patent/CN107516662B/zh
Publication of CN107516662A publication Critical patent/CN107516662A/zh
Application granted granted Critical
Publication of CN107516662B publication Critical patent/CN107516662B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays

Abstract

本发明公开了一种阵列基板、显示面板和显示装置,以提高阵列基板的透过率,进而提高显示装置的显示效果。阵列基板包括衬底基板,以及依次设置于所述衬底基板上的多个像素单元和钝化层,其中:所述像素单元包括开口区;所述钝化层远离所述衬底基板的一侧具有分别与各个像素单元的开口区位置相对的第一盲孔。

Description

一种阵列基板、显示面板和显示装置

技术领域

[0001] 本发明涉及显示技术领域,特别是涉及一种阵列基板、显示面板和显示装置。

背景技术

[0002] 在平板显不装置中,TFT-LCD (Thin Film Transistor Liquid Crystal Display, 薄膜晶体管液晶显示器)具有体积小、功耗低、制造成本相对较低和无辐射等特点,在当前 的平板显示器市场占据了主导地位。

[0003] OLED (Organic Light-Emitting Diode,有机发光二极管)显示装置由于具有薄、 轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作 温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点,已被列为极具发展前景的下 一代显示技术。

[0004] 随着显示技术的飞速发展,消费者对显示装置的需求也越来越多。因此,显示装置 的透光性、功耗、显示效果等工作性能,成为业内关注和研究的问题。

发明内容

[0005] 本发明实施例的目的是提供一种阵列基板、显示面板和显示装置,以提高阵列基 板的透过率,进而提高显示装置的显示效果。

[0006] 本发明实施例提供了一种阵列基板,包括衬底基板,以及依次设置于所述衬底基 板上的多个像素单元和钝化层,其中:

[0007] 所述像素单元包括开口区;

[0008] 所述钝化层远离所述衬底基板的一侧具有分别与各个像素单元的开口区位置相 对的第一盲孔。

[0009] 本发明实施例还提供了一种显示面板,包括前述的阵列基板。

[0010] 本发明实施例还提供了一种显示装置,包括前述显示面板。

[0011] 本发明提供的阵列基板、显示面板和显示装置,阵列基板中像素单元的开口区所 对应的钝化层厚度较薄,相比现有技术,该结构设计减少了光线穿过与开口区位置相对的 钝化层的厚度,这样减少了光线的损失,从而提高了显示面板的透过率,进而提高了显示装 置的显示效果。

附图说明

[0012] 图1为本发明实施例一阵列基板的结构示意图;

[0013] 图2为本发明实施例二阵列基板的结构示意图;

[0014] 图3为本发明实施例二钝化层的俯视图;

[0015] 图4为本发明实施例三阵列基板的结构示意图;

[0016] 图5为本发明实施例三钝化层的俯视图;

[0017] 图6为本发明实施例四阵列基板的结构示意图;

[0018] 图7为本发明实施例四钝化层的俯视图;

[0019] 图8为本发明实施例五阵列基板的结构示意图;

[0020] 图9为本发明实施例五钝化层的俯视图;

[0021] 图10为本发明实施例七显示装置的俯视图。

[0022] 附图标记:

[0023] 1 -阵列基板;2-衬底基板;3-像素单元;4-钝化层;5-开口区;

[0024] 6-第一盲孔;7-显示区域;8-周边区域;9-薄膜晶体管;

[0025] 10-第一薄膜晶体管;11-第二盲孔;12-第二薄膜晶体管;

[0026] 13-第一钝化层;14-第二钝化层;15-像素电极;16-显示装置;

[0027] 17_显不面板。

具体实施方式

[0028] TFT(Thin Film Transistor,薄膜晶体管)是TFT-LCD和OLED显示装置的重要部件 之一。现有一种显示基板,其主要结构包括衬底基板、设置于衬底基板上的TFT,以及设置于 TFT远离衬底基板一侧的钝化层。为了防止外界水汽进入TFT影响到TFT的特性,钝化层通常 采用包括至少两层膜层单元的复合钝化层来隔绝外界水汽进入TFT。

[0029] 发明人发现将上述显示基板应用于显示装置时,光线在穿过复合钝化层时,会在 相邻膜层单元的界面处发生反射和折射,从而造成光线损失,因此,现有显示基板的透过率 不够理想,进而导致显示装置的显示效果欠佳。

[0030] 为了提高阵列基板的透过率,进而提高显示装置的显示效果,本发明实施例提供 了一种阵列基板、显示面板和显示装置。为使本发明的目的、技术方案和优点更加清楚,以 下举实施例对本发明作进一步详细说明。

[0031] 实施例一

[0032] 如图1所示,实施例一提供了一种阵列基板1,包括衬底基板2,以及依次设置于衬 底基板2上的多个像素单元3和钝化层4,其中:像素单元3包括开口区5;钝化层4远离衬底基 板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。

[0033] 本发明实施例一提供的阵列基板1,钝化层4设置于像素单元3远离衬底基板2的一 侧,钝化层4上设置的第一盲孔6与像素单元3的开口区5位置相对,相比现有技术,该结构设 计减少了光线穿过与开口区5位置相对的钝化层4的厚度,这样减少了光线的损失,从而提 高了阵列基板1的透过率,进而提高了显示装置的显示效果。

[0034] 请继续参照图1所示,在本实施例中,衬底基板2上依次设置有多个像素单元3和钝 化层4;每个像素单元3还包括像素电极15以及与像素电极15连接的薄膜晶体管9,开口区5 与像素电极15位置相对;对应每个像素单元3的开口区5,钝化层4远离衬底基板2的一侧具 有与开口区5位置相对的第一盲孔6,第一盲孔6连接钝化层4远离衬底基板2的一侧表面和 钝化层4的内层且不贯通钝化层4。。当光线射入阵列基板1时,经过开口区5的光线在穿过钝 化层4后,从第一盲孔6射出,这样减少了光线穿过与开口区5位置相对的钝化层4的厚度,从 而提高了阵列基板1的透过率。

[0035] 如图1所示,钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第二 钝化层14;第一盲孔6穿透第二钝化层14并到达第一钝化层13表面。在本实施例中,每个像 素单元3的开口区5远离衬底基板2的一侧设置有第一钝化层13,当光线射入阵列基板1时, 经过开口区5的光线从第一钝化层13穿过并射出。

[0036] 在本实施例中,第一钝化层13的具体类型不限,例如可以为单层膜层或者复合膜 层。当第一钝化层13为复合膜层时,第一钝化层13的各层膜层材质相同,这样可以减少光线 在各个膜层之间的界面处发生的反射,从而提高了阵列基板1的透过率。

[0037] 在本实施例中,第二钝化层14的具体类型不限,例如可以为单层膜层或者复合膜 层。

[0038] 实施例二

[0039] 如图2和图3所示,实施例二提供了一种阵列基板1,包括衬底基板2,以及依次设置 于衬底基板2上的多个像素单元3和钝化层4,其中:像素单元3包括开口区5;钝化层4远离衬 底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。阵列基板1包 括显示区域7和围绕显示区域7的周边区域8,前述多个像素单元3设置于显示区域7内;每个 像素单元3还包括像素电极15以及与像素电极15连接的第一薄膜晶体管10;周边区域8设置 有第一薄膜晶体管10。钝化层4覆盖第一薄膜晶体管10,且钝化层4远离衬底基板2的一侧具 有分别与各个像素单元3的开口区5位置相对的第一盲孔6。

[0040] 在本发明的实施例二中,钝化层4包括沿远离衬底基板2方向依次设置的第一钝化 层13和第二钝化层14;第一盲孔6穿透第二钝化层14并到达第一钝化层13表面。每个像素单 元3的开口区5远离衬底基板2的一侧设置有第一钝化层13,当光线射入阵列基板1时,经过 开口区5的光线从第一钝化层13穿过并射出,这样减少了光线穿过与开口区5位置相对的钝 化层4的厚度,从而提高了阵列基板1的透过率;同时,钝化层4与第一薄膜晶体管10相对的 位置包括第一钝化层4和第二钝化层4,这样钝化层4可以较好地隔绝外界水汽对第一薄膜 晶体管10的影响,提高了对第一薄膜晶体管10的保护效果。

[0041] 针对本发明技术方案,发明人对采用第一钝化层13的厚度Dl和第二钝化层14的厚 度D2之比不同的阵列基板1进行了模拟试验,试验结果如以下表1所示。

Figure CN107516662AD00051

[0043] 表1第一钝化层的厚度Dl和第二钝化层的厚度D2之比对照表

[0044] 发明人经过试验发现,当阵列基板1的第一钝化层13的厚度Dl和第二钝化层14的 厚度D2之间满足:Dl/ (D1+D2)〈0.85时,可以较好地减少光线穿过第一钝化层13的损失,阵 列基板1的透过率较好,功耗较小;而当Dl/ (D1+D2) >0.85时,阵列基板1中光线穿过第一钝 化层13的损失较大,导致阵列基板1的透过率较差,功耗较高。因此,在本发明实施例中,第 一钝化层13的厚度Dl和第二钝化层14的厚度D2之间满足:D1AD1+D2)〈0.85,可以较好地减 少光线穿过第一钝化层13的损失,从而提高了阵列基板1的透过率。

[0045] 在本实施例中,第一钝化层13的具体类型不限,例如可以为单层膜层或者复合膜 层。当第一钝化层13为复合膜层时,第一钝化层13的各层膜层材质相同,这样可以减少光线 在各个膜层之间的界面处发生的反射,从而提高了阵列基板1的透过率。

[0046] 在本实施例中,第二钝化层14的具体类型不限,例如可以为单层膜层或者复合膜 层。

[0047] 较佳的,第一钝化层13单位体积内的氢原子个数小于第二钝化层14单位体积内的 氢原子个数。第一薄膜晶体管10远离衬底基板2的一侧依次设置第一钝化层13和第二钝化 层14,第一钝化层13单位体积内含氢原子的个数较少,这样可以减少第一薄膜晶体管10的 氧化物半导体被腐蚀。

[0048] 针对本发明技术方案,发明人对采用第一钝化层13单位体积内含不同氢原子个数 的阵列基板1进行了模拟试验,试验结果如以下表2所示。

[0049]

Figure CN107516662AD00061

[0050] 表2第一钝化层单位体积内氢原子的个数对照表

[0051] 发明人经过试验发现,当第一钝化层13单位体积内的氢原子个数小于l*e18atom/ cm3时,阵列基板1的亮度较亮,功耗较低,因此TFT的工作性能较佳;当第一钝化层13单位体 积内的氢原子个数大于l*e18atom/cm3时,阵列基板1的亮度较暗,功耗较高,因此TFT的工作 性能欠佳。因此,在本发明实施例中,当第一钝化层13单位体积内的氢原子个数小于1* e18at〇m/cm3时,可以较好地隔绝外界水汽对第一薄膜晶体管10的影响,提高了对第一薄膜 晶体管10的保护效果,并且对阵列基板1的透过率影响较小。

[0052] 第一薄膜晶体管10为氧化物薄膜晶体管。第一薄膜晶体管10的有源层11材质包括 氧化物半导体,例如铟镓锌氧化物(InGaZnO4)或铪铟锌氧化物(HflnZnO)。

[0053] 实施例三

[0054] 如图4和图5所示,实施例三提供了一种阵列基板1,包括衬底基板2,以及依次设置 于衬底基板2上的多个像素单元3和钝化层4,其中:像素单元3包括开口区5;钝化层4远离衬 底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。阵列基板1包 括设置于衬底基板2上的第一薄膜晶体管10和第二薄膜晶体管12;钝化层4覆盖第一薄膜晶 体管10和第二薄膜晶体管12,且钝化层4远离衬底基板2的一侧具有与第二薄膜晶体管12位 置相对的第二盲孔11。

[0055] 如图4和图5所示,在本发明的实施例三中,阵列基板1包括显示区域7和围绕显示 区域7的周边区域8,前述多个像素单元3设置于显示区域7内;每个像素单元3还包括像素电 极15以及与像素电极15连接的第一薄膜晶体管10;周边区域8设置有第二薄膜晶体管12。钝 化层4覆盖第一薄膜晶体管10和第二薄膜晶体管12,钝化层4远离衬底基板2的一侧具有第 一盲孔6和第二盲孔11,第一盲孔6分别与各个像素单元3的开口区5位置相对,第二盲孔11 与第二薄膜晶体管12位置相对。

[0056] 在本实施例中,钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第 二钝化层14;第一盲孔6穿透第二钝化层14并到达第一钝化层13表面,和/或,第二盲孔11穿 透第二钝化层14并到达第一钝化层13表面。在本实施例中,每个像素单元3的开口区5远离 衬底基板2的一侧设置有第一钝化层13,当光线射入阵列基板1时,经过开口区5的光线从第 一钝化层13穿过并射出,这样减少了光线穿过与开口区5位置相对的钝化层4的厚度,从而 提高了阵列基板1的透过率;同时,钝化层4与第一薄膜晶体管10相对的位置包括第一钝化 层13和第二钝化层14,这样钝化层4可以较好地隔绝外界水汽对第一薄膜晶体管10的影响, 提高了对第一薄膜晶体管10的保护效果。

[0057] 在本实施例中,第一钝化层13的厚度Dl和第二钝化层14的厚度D2之间满足:Dl/ (D1+D2)〈0.85。采用该比例设计,可以较好地减少光线穿过第一钝化层13的损失,从而提高 了透过率。

[0058] 在本实施例中,第一钝化层13的具体类型不限,例如可以为单层膜层或者复合膜 层。当第一钝化层13为复合膜层时,第一钝化层13的各层膜层材质相同,这样可以减少光线 在各个膜层之间的界面处发生的反射,从而提高了阵列基板1的透过率。

[0059] 在本实施例中,第二钝化层14的具体类型不限,例如可以为单层膜层或者复合膜 层。

[0060] 较佳的,第一钝化层13单位体积内的氢原子个数小于第二钝化层14单位体积内的 氢原子个数。第一薄膜晶体管10远离衬底基板2的一侧依次设置第一钝化层13和第二钝化 层14,第一钝化层13单位体积内含氢原子的个数较少,这样可以减少第一薄膜晶体管10的 氧化物半导体被腐蚀。在一优选的实施例中,第一钝化层13单位体积内的氢原子个数小于 l*e18atom/cm3〇

[0061] 第一薄膜晶体管10为氧化物薄膜晶体管。第一薄膜晶体管10的有源层11材质包括 氧化物半导体,例如铟镓锌氧化物(InGaZnO4)或铪铟锌氧化物(HflnZnO)。

[0062] 第二薄膜晶体管12的具体类型不限,例如可以为单晶硅薄膜晶体管、多晶硅薄膜 晶体管或非晶硅薄膜晶体管。

[0063] 实施例四

[0064] 如图6和图7所示,实施例四提供了一种阵列基板1,包括衬底基板2,以及依次设置 于衬底基板2上的多个像素单元3和钝化层4,其中:像素单元3包括开口区5;钝化层4远离衬 底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。阵列基板1包 括设置于衬底基板2上的第一薄膜晶体管10和第二薄膜晶体管12;钝化层4覆盖第一薄膜晶 体管10和第二薄膜晶体管12,且钝化层4远离衬底基板2的一侧具有与第二薄膜晶体管12位 置相对的第二盲孔11。

[0065] 如图6和图7所示,在本发明的实施例四中,阵列基板1包括显示区域7和围绕显示 区域7的周边区域8,前述多个像素单元3设置于显示区域7内;每个像素单元3还包括像素电 极15以及与像素电极15连接的第二薄膜晶体管12;周边区域8设置有第一薄膜晶体管10。钝 化层4覆盖第一薄膜晶体管10和第二薄膜晶体管12,钝化层4远离衬底基板2的一侧具有第 一盲孔6和第二盲孔11,第一盲孔6分别与各个像素单元3的开口区5位置相对,第二盲孔11 与第二薄膜晶体管12位置相对。

[0066] 在本实施例中,钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第 二钝化层14;第一盲孔6穿透第二钝化层14并到达第一钝化层13表面,和/或,第二盲孔11穿 透第二钝化层14并到达第一钝化层13表面。在本实施例中,每个像素单元3的开口区5远离 衬底基板2的一侧设置有第一钝化层13,当光线射入阵列基板1时,经过开口区5的光线从第 一钝化层13穿过并射出,这样减少了光线穿过与开口区5位置相对的钝化层4的厚度,从而 提高了阵列基板1的透过率;同时,钝化层4与第一薄膜晶体管10相对的位置包括第一钝化 层13和第二钝化层14,这样钝化层4可以较好地隔绝外界水汽对第一薄膜晶体管10的影响, 提高了对第一薄膜晶体管10的保护效果。

[0067] 如图6和图7所示,在本实施例中,较佳的,对应阵列基板1的显示区域7,钝化层4包 括第一钝化层13;对应阵列基板1的周边区域8,钝化层4包括第一钝化层13和第二钝化层 14,这样可以简化阵列基板1的制作工艺。

[0068] 在本实施例中,第一钝化层13的厚度Dl和第二钝化层14的厚度D2之间满足:Dl/ (D1+D2)〈0.85。采用该比例设计,可以较好地减少光线穿过第一钝化层13的损失,从而提高 了透过率。

[0069] 在本实施例中,第一钝化层13的具体类型不限,例如可以为单层膜层或者复合膜 层。当第一钝化层13为复合膜层时,第一钝化层13的各层膜层材质相同,这样可以减少光线 在各个膜层之间的界面处发生的反射,从而提高了阵列基板1的透过率。

[0070] 在本实施例中,第二钝化层14的具体类型不限,例如可以为单层膜层或者复合膜 层。

[0071] 较佳的,第一钝化层13单位体积内的氢原子个数小于第二钝化层14单位体积内的 氢原子个数。第一薄膜晶体管10远离衬底基板2的一侧依次设置第一钝化层13和第二钝化 层14,第一钝化层13单位体积内含氢原子的个数较少,这样可以减少第一薄膜晶体管10的 氧化物半导体被腐蚀。在一优选的实施例中,第一钝化层13单位体积内的氢原子个数小于 l*e18atom/cm3〇

[0072] 第一薄膜晶体管10为氧化物薄膜晶体管。第一薄膜晶体管10的有源层11材质包括 氧化物半导体,例如铟镓锌氧化物(InGaZnO4)或铪铟锌氧化物(HflnZnO)。

[0073] 第二薄膜晶体管12的具体类型不限,例如可以为单晶硅薄膜晶体管、多晶硅薄膜 晶体管或非晶硅薄膜晶体管。

[0074] 实施例五

[0075] 如图8和图9所示,实施例五提供了一种阵列基板1,包括衬底基板2,以及依次设置 于衬底基板2上的多个像素单元3和钝化层4,其中:像素单元3包括开口区5;钝化层4远离衬 底基板2的一侧具有分别与各个像素单元3的开口区5位置相对的第一盲孔6。阵列基板1包 括设置于衬底基板2上的第一薄膜晶体管10和第二薄膜晶体管12;钝化层4覆盖第一薄膜晶 体管10和第二薄膜晶体管12,且钝化层4远离衬底基板2的一侧具有与第二薄膜晶体管12位 置相对的第二盲孔11。

[0076] 如图8和图9所示,在本发明的实施例五中,阵列基板1包括显示区域7和围绕显示 区域7的周边区域8,前述多个像素单元3设置于显示区域7内;每个像素单元3还包括像素电 极15以及与像素电极15连接的第一薄膜晶体管10和第二薄膜晶体管12;周边区域8设置有 第一薄膜晶体管10和第二薄膜晶体管12。钝化层4覆盖第二薄膜晶体管12,钝化层4远离衬 底基板2的一侧具有与第二薄膜晶体管12位置相对的第二盲孔11。

[0077] 在本实施例中,钝化层4包括沿远离衬底基板2方向依次设置的第一钝化层13和第 二钝化层14;第一盲孔6穿透第二钝化层14并到达第一钝化层13表面,和/或,第二盲孔11穿 透第二钝化层14并到达第一钝化层13表面。在本实施例中,每个像素单元3的开口区5远离 衬底基板2的一侧设置有第一钝化层13,当光线射入阵列基板1时,经过开口区5的光线从第 一钝化层13穿过并射出,这样减少了光线穿过与开口区5位置相对的钝化层4的厚度,从而 提高了阵列基板1的透过率。

[0078] 在本实施例中,第一钝化层13的厚度Dl和第二钝化层14的厚度D2之间满足:Dl/ (D1+D2)〈0.85。采用该比例设计,可以较好地减少光线穿过第一钝化层13的损失,从而提高 了透过率。

[0079] 在本实施例中,第一钝化层13的具体类型不限,例如可以为单层膜层或者复合膜 层。当第一钝化层13为复合膜层时,第一钝化层13的各层膜层材质相同,这样可以减少光线 在各个膜层之间的界面处发生的反射,从而提高了阵列基板1的透过率。

[0080] 在本实施例中,第二钝化层14的具体类型不限,例如可以为单层膜层或者复合膜 层。

[0081] 较佳的,第一钝化层13单位体积内的氢原子个数小于第二钝化层14单位体积内的 氢原子个数。第一薄膜晶体管10远离衬底基板2的一侧依次设置第一钝化层13和第二钝化 层14,第一钝化层13单位体积内含氢原子的个数较少,这样可以减少第一薄膜晶体管10的 氧化物半导体被腐蚀。在一优选的实施例中,第一钝化层13单位体积内的氢原子个数小于 l*e18atom/cm3〇

[0082] 第二薄膜晶体管12的具体类型不限,例如可以为单晶硅薄膜晶体管、多晶硅薄膜 晶体管或非晶硅薄膜晶体管。

[0083]实施例六

[0084] 实施例六还提供了一种显示面板,包括如前述实施例一至五的阵列基板。

[0085] 本发明实施例六提供的显示面板,阵列基板上像素单元远离衬底基板的一侧设置 有钝化层,钝化层上设置的第一盲孔与像素单元的开口区位置相对,相比现有技术,该结构 设计减少了光线穿过与开口区位置相对的钝化层的厚度,这样减少了光线的损失,从而提 高了阵列基板的透过率,进而提高了显示装置的显示效果。

[0086] 在本实施例中,显示面板的具体类型不限,例如可以为液晶显示面板、底发射OLED 显示面板或透明显示面板。

[0087] 实施例七

[0088] 如图10所示,实施例七还提供了一种显示装置16,包括如实施例六的显示面板17。

[0089] 本发明实施例七提供的显示装置16,显示面板17中开口区所对应的钝化层厚度较 薄,相比现有技术,该结构设计减少了光线穿过与开口区位置相对的钝化层的厚度,这样减 少了光线的损失,从而提高了显示面板17的透过率,进而提高了显示装置16的显示效果。此 夕卜,该显示装置16的显示面板17透过率较好,显示画面的亮度较佳,从而可以降低显示装置 16的功耗,防止色偏。

[0090] 显示装置16的具体类型不限,例如可以为手机、平板电脑、电视机、显示器、笔记本 电脑或数码相框等产品或部件。

[0091] 显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内,则本发明也意图包含这些改动和变型在内。

Claims (12)

1. 一种阵列基板,其特征在于,包括衬底基板,以及依次设置于所述衬底基板上的多个 像素单元和钝化层,其中: 所述像素单元包括开口区; 所述钝化层远离所述衬底基板的一侧具有分别与各个像素单元的开口区位置相对的 第一盲孑L〇
2. 如权利要求1所述的阵列基板,其特征在于,所述阵列基板包括设置于所述衬底基板 上的第一薄膜晶体管和第二薄膜晶体管; 所述钝化层覆盖所述第一薄膜晶体管和所述第二薄膜晶体管,且所述钝化层远离所述 衬底基板的一侧具有与所述第二薄膜晶体管位置相对的第二盲孔。
3. 如权利要求2所述的阵列基板,其特征在于,所述第一薄膜晶体管为氧化物薄膜晶体 管。
4. 如权利要求1〜3任一项所述的阵列基板,其特征在于,所述钝化层包括沿远离所述 衬底基板方向依次设置的第一钝化层和第二钝化层; 所述第一盲孔穿透所述第二钝化层并到达第一钝化层表面,和/或,所述第二盲孔穿透 所述第二钝化层并到达第一钝化层表面。
5. 如权利要求4所述的阵列基板,其特征在于,所述第一钝化层为单层膜层;或者,所述 第一钝化层为复合膜层。
6. 如权利要求5所述的阵列基板,其特征在于,当所述第一钝化层为复合膜层时,所述 第一钝化层的各层膜层材质相同。
7. 如权利要求4所述的阵列基板,其特征在于,所述第二钝化层为复合膜层。
8. 如权利要求4所述的阵列基板,其特征在于,所述第一钝化层单位体积内的氢原子个 数小于所述第二钝化层单位体积内的氢原子个数。
9. 如权利要求8所述的阵列基板,其特征在于,所述第一钝化层单位体积内的氢原子个 数小于 l*e18atom/cm3。
10. 如权利要求4所述的阵列基板,其特征在于,所述第一钝化层的厚度Dl和所述第二 钝化层的厚度D2之间满足:D1AD1+D2)〈0.85。
11. 一种显示面板,其特征在于,包括如权利要求1〜10任一项所述的阵列基板。
12. —种显示装置,其特征在于,包括如权利要求11所述的显示面板。
CN201710643251.5A 2017-07-31 2017-07-31 一种阵列基板、显示面板和显示装置 CN107516662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710643251.5A CN107516662B (zh) 2017-07-31 2017-07-31 一种阵列基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710643251.5A CN107516662B (zh) 2017-07-31 2017-07-31 一种阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN107516662A true CN107516662A (zh) 2017-12-26
CN107516662B CN107516662B (zh) 2020-08-11

Family

ID=60722735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710643251.5A CN107516662B (zh) 2017-07-31 2017-07-31 一种阵列基板、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN107516662B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110119182A (zh) * 2019-04-23 2019-08-13 武汉华星光电技术有限公司 显示装置和终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572268A (zh) * 2001-10-10 2009-11-04 乐金显示有限公司 有机电致发光装置
CN101995709A (zh) * 2009-08-27 2011-03-30 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN102096250A (zh) * 2009-12-14 2011-06-15 乐金显示有限公司 制造液晶显示装置的方法
US20120181533A1 (en) * 2011-01-19 2012-07-19 Samsung Electronics Co., Ltd. Thin film transistor array panel
CN104867936A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN106898619A (zh) * 2017-03-28 2017-06-27 上海天马微电子有限公司 阵列基板和阵列基板的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572268A (zh) * 2001-10-10 2009-11-04 乐金显示有限公司 有机电致发光装置
CN101995709A (zh) * 2009-08-27 2011-03-30 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN102096250A (zh) * 2009-12-14 2011-06-15 乐金显示有限公司 制造液晶显示装置的方法
US20120181533A1 (en) * 2011-01-19 2012-07-19 Samsung Electronics Co., Ltd. Thin film transistor array panel
CN104867936A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN106898619A (zh) * 2017-03-28 2017-06-27 上海天马微电子有限公司 阵列基板和阵列基板的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110119182A (zh) * 2019-04-23 2019-08-13 武汉华星光电技术有限公司 显示装置和终端

Also Published As

Publication number Publication date
CN107516662B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
JP6552573B2 (ja) 半導体装置
CN104885142B (zh) 柔性有机发光显示装置及其制造方法
CN105027313B (zh) 有机发光部件、有机发光显示装置以及制造有机发光显示装置的方法
CN106206645B (zh) 有机发光显示设备和制造该有机发光显示设备的方法
US9947757B2 (en) Display device, array substrate, and thin film transistor
US20180294287A1 (en) Display device and manufacturing method thereof
US20170153479A1 (en) COA Type Liquid Crystal Display Panel And Method For Manufacturing The Same
US9638962B2 (en) Liquid crystal panel and manufacture method thereof
US8946701B2 (en) Thin film transistor, array substrate and display device
CN104536179B (zh) 平板显示器
US9921673B2 (en) In-cell touch display panel
CN104022139B (zh) 一种有机电致发光显示面板及显示装置
TWI289708B (en) Optical interference type color display
CN102651341B (zh) 一种tft阵列基板的制造方法
US9716131B2 (en) AMOLED backplane structure and manufacturing method thereof
US9536905B2 (en) Active matrix substrate and display device using same
TWI606593B (zh) 半導體裝置和其製造方法
CN102820433B (zh) Oled的增透结构
US7599025B2 (en) Vertical pixel structures for emi-flective display and methods for making the same
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
CN107078135A (zh) 具有多种类型的薄膜晶体管的显示器背板
CN103928491B (zh) 显示基板
JP2015511026A (ja) アレイ基板及びその製造方法、並びに表示装置
CN102769024B (zh) 影像显示系统
CN103715231A (zh) 有机发光显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant