CN107492929A - 设置有电流保护电路的充电电路 - Google Patents

Abstract

本发明提供一种设置有电流保护电路的充电电路，其包括电流保护电路和充电控制电路。充电控制电路的电源端与电压源相连，其输出端可与待充电器件相连，充电控制电路包括外置电阻，外置电阻连接于充电控制电路的一连接管脚和接地端之间，外置电阻用于设定充电控制电路输出的充电电流，当外置电阻正常时，电流保护电路不起作用，由外置电阻设定充电控制电路输出的充电电流；当外置电阻异常或者与外置电阻相连的所述连接管脚发生短路时，由电流保护电路设定充电控制电路输出的充电电流。与现有技术相比，本发明增设有电流保护电路，当外置电阻异常或者管脚发生短路时，可以通过该电流保护电路限制充电电流，从而避免芯片损坏。

Description

设置有电流保护电路的充电电路

【技术领域】

本发明涉及充电电路技术领域，尤其涉及一种设置有电流保护电路的充电电路。

【背景技术】

在充电器芯片应用中，通常需要一个外置电阻设定充电电流，芯片通过检测外置电阻的阻抗决定充电电流的阈值。

如图1所示，其为传统的线性充电器芯片的电路示意图，该线性充电器芯片包括PMOS晶体管M1、M2、M3，电阻R1、R2、RSET，运算放大器VA、CA、MA，其基本原理为：RSET为外置电阻，用于设定充电电流的阈值；输出端VOUT的电流由PMOS晶体管M2提供，它和PMOS晶体管M1成一定比例关系(假设为K1)；运算放大器MA的输入端分别是M1和M2的漏极，输出端控制PMOS晶体管M3的栅极，从而形成反馈环路，使M1和M2的漏极电压相等，保证M1和M2的镜像关系准确，提高电流精度；电阻R1和R2接在输出端VOUT和地之间，用来检测输出电压；运算放大器VA的输入端分别是VFB和基准电压VREF1，输出端控制PMOS晶体管M1和M2的栅极从而形成电压反馈环路，输出电压VOUT的稳定电压为

运算放大器CA的输入端分别是PMOS晶体管M3的漏极VSET和基准电压VREF2，输出端控制PMOS晶体管M1和M2的栅极，从而形成电流反馈环路，当输出电压

时，电压反馈环路不控制环路，PMOS晶体管M1和M2的栅极由电流反馈环路控制，输出电流为

基准电压VREF1和VREF2可以设定为相同的电压，也可以不相等。如果RSET电阻值异常或者该管脚与地之间发生短路，则会造成充电电流非常大，极易造成芯片损坏。

因此，需要提出一种改进的技术方案来解决上述问题。

【发明内容】

本发明的目的在于提供一种充电电路，当外置电阻异常或者管脚发生短路时，其可以通过内部设定的电流保护电路限制充电电流，从而避免芯片损坏。

为了解决上述问题，根据本发明的一个方面，本发明提供一种设置有电流保护电路的充电电路，其包括电流保护电路和充电控制电路，所述充电控制电路的电源端与电压源相连，其输出端可与待充电器件相连，所述充电控制电路包括外置电阻，所述外置电阻连接于所述充电控制电路的一连接管脚和接地端之间，所述外置电阻用于设定所述充电控制电路输出的充电电流，当所述外置电阻正常时，所述电流保护电路不起作用，由所述外置电阻设定所述充电控制电路输出的充电电流；当所述外置电阻异常或者与所述外置电阻相连的所述连接管脚发生短路时，由所述电流保护电路设定所述充电控制电路输出的充电电流。

进一步的，所述充电控制电路还包括运算放大器VA、CA、MA，MOS管M1、M2、M3，以及电压采样电路。其中，MOS管M1的第一连接端与电压源相连，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述连接管脚相连；MOS管M2的第一连接端与所述电压源相连，其控制端与MOS管M1的控制端相连，其第二连接端与所述充电控制电路的输出端相连；运算放大器MA的第一输入端与MOS管M1的第二连接端相连，其第二输入端与所述MOS管M2的第二连接端相连，其输出端与MOS管M3的控制端相连；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M1和M2的控制端相连；运算放大器VA的第一输入端与基准电压VREF1相连，其第二输入端与所述电压采样电路的输出端相连，其输出端与MOS管M1和M2的控制端相连；所述电压采样电路的输入端与所述充电控制电路的输出端相连，所述电压采样电路用于采样所述充电控制电路的输出端的电压以得到反馈电压，并通过其输出端输出所述反馈电压。

进一步的，所述电流保护电路包括MOS管M4、运算放大器C1和电阻RSC，其中，MOS管M4的第一连接端与所述电压源相连，其控制端与MOS管M4、M1和M2的控制端相连，其第二连接端经电阻RSC接地；运算放大器C1的第一输入端与基准电压VREF3相连，其第二输入端与MOS管M4和电阻RSC之间的连接节点相连，其输出端与MOS管M4、M1和M2的控制端相连。

进一步的，所述MOS管M1至M4均为PMOS晶体管，所述MOS管M1至M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；

所述电压采样电路包括电阻R2和R1，所述电阻R2和R1依次串联于所述充电控制电路的输出端和接地端之间，所述电阻R2和R1之间的连接节点为所述电压采样电路的输出端。

进一步的，所述充电控制电路还包括运算放大器VA、CA、MA，MOS管M1、M2、M3，以及电压采样电路。其中，MOS管M1的第一连接端与所述电压源相连，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述连接管脚相连；MOS管M2的第一连接端与所述电压源相连，其控制端与MOS管M1的控制端相连，其第二连接端与所述充电控制电路的输出端相连；运算放大器MA的第一输入端与MOS管M1的第二连接端相连，其第二输入端与所述MOS管M2的第二连接端相连，其输出端与MOS管M1和M2的控制端相连；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M3的控制端相连；运算放大器VA的第一输入端与基准电压VREF1相连，其第二输入端与所述电压采样电路的输出端相连，其输出端与MOS管M3的控制端相连；所述电压采样电路的输入端与所述充电控制电路的输出端相连，所述电压采样电路用于采样所述充电控制电路的输出端的电压以得到反馈电压，并通过其输出端输出所述反馈电压。

进一步的，所述电流保护电路包括MOS管M4、运算放大器C1和电阻RSC，其中，MOS管M4的第一连接端与所述电压源相连，其控制端与MOS管M1和M2的控制端相连，其第二连接端经电阻RSC接地；运算放大器C1的第一输入端与基准电压VREF3相连，其第二输入端与MOS管M4和电阻RSC之间的连接节点相连，其输出端与MOS管M3的控制端相连。

进一步的，所述MOS管M1、M2和M4均为PMOS晶体管，所述MOS管M1、M2和M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述MOS管M3为NMOS晶体管，所述MOS管M3的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极，所述电压采样电路包括电阻R2和R1，所述电阻R2和R1依次串联于所述充电控制电路的输出端VOUT和接地端之间，所述电阻R2和R1之间的连接节点为所述电压采样电路的输出端。

进一步的，所述电流保护电路包括MOS管M4和恒流源，所述MOS管M4的第一连接端与所述电压源相连，其控制端接地，其第二连接端与恒流源的一端相连，所述恒流源的另一端接地，所述恒流源内的电流由所述恒流源的一端流向所述恒流源的另一端；所述充电控制电路还包括MOS管M1、M2、M3、M5，运算放大器CA和逻辑电路，电感L和电容C，MOS管M1的第一连接端与所述电压源相连，其控制端接地，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述连接管脚相连；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M3的控制端相连；MOS管M2的第一连接端与所述电压源相连，其第二连接端与MOS管M5的第一连接端相连，MOS管M5的第二连接端接地；电感L的一端与MOS管M2和M5之间的连接节点相连，电感L的另一端与所述充电控制电路的输出端相连，电容C连接于所述充电控制电路的输出端和接地端之间；逻辑控制电路的第一输入端、第二输入端和第三输入端分别与MOS管M2、M1和M4的第二连接端相连，其输出端与MOS管M2和M5的控制端相连，当所述外置电阻正常时，所述逻辑控制电路基于MOS管M1和M2的第二连接端的电压输出相应的驱动信号给MOS管M2和M5的控制端，以控制MOS管M2和M5；当所述外置电阻异常或者与所述外置电阻相连的所述连接管脚发生短路时，所述逻辑控制电路基于MOS管M4和M2的第二连接端的电压输出相应的驱动信号给MOS管M2和M5的控制端，以控制MOS管M2和M5。

进一步的，所述MOS管M1、M2和M4均为PMOS晶体管，所述MOS管M1、M2和M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述MOS管M3和M5为NMOS晶体管，所述MOS管M3和M5的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极。

进一步的，所述逻辑控制电路包括比较器C2和逻辑控制模块LOGIC，所述比较器C2的第一输入端、第二输入端和第三输入端分别与MOS管M2、M1和M4的第二连接端相连，其输出端与逻辑控制模块LOGIC的输入端相连，所述逻辑控制模块LOGIC的输出端与MOS管M2和M5的控制端相连。当所述外置电阻正常时，所述比较器C2比较MOS管M1和M2的第二连接端的电压，并将比较结果给逻辑控制模块LOGIC，以使逻辑控制模块LOGIC控制MOS管M2和M5；当所述外置电阻异常或者与所述外置电阻相连的所述连接管脚发生短路时，所述比较器C2比较MOS管M4和M2的第二连接端的电压，并将比较结果给逻辑控制模块LOGIC，以使逻辑控制模块LOGIC控制MOS管M2和M55。

进一步的，当外置电阻正常时，所述电流保护电路不起作用，比较器C2比较PMOS晶体管M1和M2的漏极电压，当PMOS晶体管M2的漏极电压低于PMOS晶体管M1的漏极电压时，比较器C2输出相应的比较结果，以控制逻辑控制模块LOGIC关闭PMOS管M2；当所述外置电阻异常或者与所述外置电阻RSET相连的所述连接管脚发生短路时，电流保护电路起作用，由比较器C2比较PMOS晶体管M2和M4的漏极电压，当PMOS晶体管M2的漏极电压低于PMOS晶体管M4的漏极电压时，比较器C2输出相应的比较结果，以控制逻辑控制模块LOGIC关闭PMOS管M2。

与现有技术相比，本发明增设有电流保护电路，当外置电阻异常或者管脚发生短路时，可以通过该电流保护电路限制充电电流，从而避免芯片损坏。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为传统的线性充电器芯片的电路示意图；

图2为本发明在第一个实施例中的充电电路的电路示意图；

图3为本发明在第二个实施例中的充电电路的电路示意图；和

图4为本发明在第三个实施例中的充电电路的电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

请参考图2所示，其为本发明在第一个实施例中的充电电路的电路示意图。图2所示的充电电路为线性充电电路，其包括充电控制电路210和电流保护电路220。

所述充电控制电路210包括运算放大器VA、CA、MA，MOS管M1、M2、M3，电压采样电路212和外置电阻RSET。其中，MOS管M1的第一连接端与电压源VCC相连，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述充电控制电路210上的连接管脚(未图示)相连，所述外置电阻连接于所述连接管脚和接地端之间；MOS管M2的第一连接端与所述电压源VCC相连，其控制端与MOS管M1的控制端相连，其第二连接端与所述充电控制电路210的输出端VOUT相连；运算放大器MA的第一输入端与MOS管M1的第二连接端相连，其第二输入端与所述MOS管M2的第二连接端相连，其输出端与MOS管M3的控制端相连；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M1和M2的控制端相连；运算放大器VA的第一输入端与基准电压VREF1相连，其第二输入端与所述电压采样电路212的输出端相连，其输出端与MOS管M1和M2的控制端相连。所述电压采样电路212的输入端与所述充电控制电路210的输出端VOUT相连，所述电压采样电路212用于采样所述充电控制电路210的输出端VOUT的电压以得到反馈电压VFB，并通过其输出端输出所述反馈电压VFB。

所述电流保护电路220包括MOS管M4、运算放大器C1和电阻RSC，其中，MOS管M4的第一连接端与电压源VCC相连，其控制端与MOS管M1和M2的控制端相连，其第二连接端经电阻RSC接地；运算放大器C1的第一输入端与基准电压VREF3相连，其第二输入端与MOS管M4和电阻RSC之间的连接节点V1相连，其输出端与MOS管M4、M1和M2的控制端相连。

在图2所示的具体实施例中，所述MOS管M1至M4均为PMOS晶体管，所述MOS管M1至M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述电压采样电路212包括电阻R2和R1，所述电阻R2和R1依次串联于所述充电控制电路210的输出端VOUT和接地端之间，所述电阻R2和R1之间的连接节点为所述电压采样电路212的输出端，电阻R2和电阻R1的连接节点上的电压即为所述电压采样电路212输出的反馈电压VFB。

在一个实施例中，所述基准电压VREF1、VREF2和VREF3可以设定为相同的电压，也可以设定为不同的电压。

以下具体介绍图2所示的充电电路的工作原理。

在所述充电控制电路210中，所述充电控制电路210的输出端VOUT的电流(即所述充电控制电路210输出的充电电流)由PMOS管M2提供，PMOS管M2和M1成一定比例关系(假定为K1)；所述外置电阻RSET用于设定所述充电控制电路210输出的充电电流的阈值；运算放大器MA的两个输入端分别与PMOS晶体管M1和M2的漏极相连，其输出端控制PMOS晶体管M3的栅极，从而形成反馈环路，使PMOS晶体管M1和M2的漏极电压相等，保证PMOS晶体管M1和M2的镜像关系准确，提高电流精度。运算放大器VA的两个输入端分别与反馈电压VFB和基准电压VREF1相连，其输出端控制PMOS晶体管M1和M2的栅极，从而形成电压反馈环路，输出端VOUT的稳定电压为

其中，R1为电阻R1的电阻值，R2为电阻R2的电阻值，VREF1为基准电压VREF1的电压值。

运算放大器CA的两个输入端分别与PMOS晶体管M3的漏极VSET和基准电压VREF2相连，其输出端控制PMOS晶体管M1和M2的栅极，从而形成电流反馈环路，当输出端VOUT的电压

时，电压反馈环路不控制环路，PMOS晶体管M1和M2的栅极由电流反馈环路控制，输出端VOUT输出的充电电流为

其中，R1为电阻R1的电阻值，R2为电阻R2的电阻值，VREF1为基准电压VREF1的电压值，VREF2为基准电压VREF2的电压值，RSET为外置电阻RSET的电阻值，K1为M2和M1的比例值(或M2和M1的宽长比之比)。

在所述电流保护电路220中，PMOS晶体管M4和M2成一定比例关系(假设为K2)，运算放大器C1的两个输入端分别与基准电压VREF3和PMOS晶体管M4的漏极V1相连，其输出端控制PMOS晶体管M1、M2和M4的栅极，从而形成电流保护反馈环路，当所述外置电阻RSET异常或者与所述外置电阻RSET相连的所述连接管脚发生短路时，由所述外置电阻RSET设定的充电电流过大，这时电流保护电路220控制环路，输出端VOUT输出的充电电流为：

其中，K2为M4和M2的比例值(或M4和M2的宽长比之比)，VREF3为基准电压VREF3的电压值，RSC为电阻RSC的电阻值。

也就是说，在图2所示的充电电路中，当所述外置电阻RSET正常时，所述电流保护电路220不起作用，PMOS晶体管M1和M2的栅极由所述充电控制电路210中的电流反馈环路控制，从而由所述外置电阻RSET设定所述充电控制电路210输出的充电电流阈值，输出端VOUT的充电电流为

当所述外置电阻RSET异常或者与所述外置电阻RSET相连的所述连接管脚发生短路时，PMOS晶体管M1和M2的栅极由所述电流保护电路220控制，从而由所述电流保护电路220设定所述充电控制电路210输出的充电电流阈值，输出端VOUT的充电电流为：

这样本发明中的充电电路，在外置电阻RSET异常或者管脚发生短路时，就可以通过电流保护电路220限制充电电流，从而避免芯片损坏。

请参考图3所示，其为本发明在第二个实施例中的充电电路的电路示意图。图3所示的充电电路也为线性充电电路，其包括充电控制电路310和电流保护电路320。图3所示的充电电路与图2的主要区别是，图3中的运算放大器MA的输出端与MOS管M1和M2的控制端相连，运算放大器C1、VA和CA的输出端与MOS管M3的控制端相连；而图2中，运算放大器MA的输出端与MOS管M3的控制端相连，运算放大器C1、VA和CA的输出端与MOS管M1和M2的控制端相连。

所述充电控制电路310包括运算放大器VA、CA、MA，MOS管M1、M2、M3，电压采样电路312和外置电阻RSET。其中，MOS管M1的第一连接端与电压源VCC相连，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述充电控制电路310上的连接管脚(未图示)相连，所述外置电阻RSET连接于所述连接管脚和接地端之间；MOS管M2的第一连接端与所述电压源VCC相连，其控制端与MOS管M1的控制端相连，其第二连接端与所述充电控制电路310的输出端VOUT相连；运算放大器MA的第一输入端与MOS管M1的第二连接端相连，其第二输入端与所述MOS管M2的第二连接端相连，其输出端与MOS管M1和M2的控制端相连；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M3的控制端相连；运算放大器VA的第一输入端与基准电压VREF1相连，其第二输入端与所述电压采样电路312的输出端VFB相连，其输出端与MOS管M3的控制端相连。所述电压采样电路312的输入端与所述充电控制电路310的输出端VOUT相连，所述电压采样电路312用于采样所述充电控制电路310的输出端VOUT的电压以得到反馈电压VFB，并通过其输出端输出所述反馈电压VFB。

所述电流保护电路320包括MOS管M4、运算放大器C1和电阻RSC，其中，MOS管M4的第一连接端与电压源VCC相连，其控制端与MOS管M1和M2的控制端相连，其第二连接端经电阻RSC接地；运算放大器C1的第一输入端与基准电压VREF3相连，其第二输入端与M4和电阻RSC之间的连接节点V1相连，其输出端与MOS管M3的控制端相连。

在图3所示的具体实施例中，所述MOS管M1、M2和M4均为PMOS晶体管，所述MOS管M1、M2和M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述MOS管M3为NMOS晶体管，所述MOS管M3的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极；所述电压采样电路312包括电阻R2和R1，所述电阻R2和R1依次串联于所述充电控制电路310的输出端VOUT和接地端之间，所述电阻R2和R1之间的连接节点为所述电压采样电路312的输出端，电阻R2和电阻R1的连接节点上的电压即为所述电压采样电路212输出的反馈电压VFB。

在一个实施例中，所述基准电压VREF1、VREF2和VREF3可以设定为相同的电压，也可以设定为不同的电压。

以下具体介绍图3所示的充电电路的工作原理。

在所述充电控制电路310中，所述充电控制电路310的输出端VOUT的电流(即所述充电控制电路310输出的充电电流)由PMOS管M2提供，PMOS管M2和M1成一定比例关系(假定为K1)；所述外置电阻RSET用于设定所述充电控制电路310输出的充电电流的阈值；运算放大器MA的两个输入端分别与PMOS晶体管M1和M2的漏极相连，其输出端控制PMOS晶体管M1和M2的栅极，从而形成反馈环路，使PMOS晶体管M1和M2的漏极电压相等，保证PMOS晶体管M1和M2的镜像关系准确，提高电流精度。运算放大器VA的两个输入端分别与反馈电压VFB和基准电压VREF1相连，其输出端控制NMOS晶体管M3的栅极，从而形成电压反馈环路，输出端VOUT的稳定电压为

其中，R1为电阻R1的电阻值，R2为电阻R2的电阻值，VREF1为基准电压VREF1的电压值。

运算放大器CA的两个输入端分别与NMOS晶体管M3的源极VSET和基准电压VREF2相连，其输出端控制NMOS晶体管M3的栅极，从而形成电流反馈环路，当输出端VOUT的电压

时，电压反馈环路不控制环路，NMOS晶体管M3的栅极由电流反馈环路控制，输出端VOUT输出的充电电流为

其中，R1为电阻R1的电阻值，R2为电阻R2的电阻值，VREF1为基准电压VREF1的电压值，VREF2为基准电压VREF2的电压值，RSET为外置电阻RSET的电阻值，K1为M2和M1的比例值(或M2和M1的宽长比之比)。

在所述电流保护电路320中，PMOS晶体管M4和M2成一定比例关系(假设为K2)，运算放大器C1的两个输入端分别与基准电压VREF3和PMOS晶体管M4的漏极V1相连，其输出端控制NMOS晶体管M3的栅极，从而形成电流保护反馈环路，当所述外置电阻RSET异常或者与所述外置电阻RSET相连的所述连接管脚发生短路时，由所述外置电阻RSET设定的充电电流过大，这时电流保护电路320控制环路，输出端VOUT输出的充电电流为

其中，K2为M4和M2的比例值(或M4和M2的宽长比之比)，VREF3为基准电压VREF3的电压值，RSC为电阻RSC的电阻值。

也就是说，在图3所示的充电电路中，当所述外置电阻RSET正常时，所述电流保护电路310不起作用，PMOS晶体管M1和M2的栅极由所述充电控制电路310中的电流反馈环路控制，从而由所述外置电阻RSET设定所述充电控制电路310输出的充电电流，输出端VOUT的充电电流为

当所述外置电阻RSET异常或者与所述外置电阻RSET相连的所述连接管脚发生短路时，NMOS晶体管M3栅极由所述电流保护电路310控制，从而由所述电流保护电路320设定所述充电控制电路310输出的充电电流，输出端VOUT的充电电流为

这样本发明中的充电电路，在外置电阻RSET异常或者管脚发生短路时，就可以通过电流保护电路320限制充电电流，从而避免芯片损坏。

请参考图4所示，其为本发明在第三个实施例中的充电电路的电路示意图。

图4所示的充电电路为开关型充电电路，其包括充电控制电路410和电流保护电路420。

所述电流保护电路420包括MOS管M4和恒流源IREF，所述MOS管M4的第一连接端与电压源VCC相连，其控制端接地，其第二连接端与恒流源IREF的一端相连，所述恒流源的另一端接地，所述恒流源内的电流由所述恒流源的一端流向所述恒流源的另一端。

所述充电控制电路410包括MOS管M1、M2、M3、M5，运算放大器CA，逻辑电路412，外置电阻RSET，电感L和电容C。其中，MOS管M1的第一连接端与电压源VCC相连，其控制端接地，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述充电控制电路410上的连接管脚(未图示)相连，所述外置电阻RSET连接于所述连接管脚和接地端之间；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M3的控制端相连；MOS管M2的第一连接端与电压源VCC相连，其第二连接端与MOS管M5的第一连接端相连，MOS管M5的第二连接端接地；电感L的一端与MOS管M2和M5之间的连接节点相连，电感L的另一端与所述充电控制电路410的输出端VOUT相连，电容C连接于所述充电控制电路410的输出端VOUT和接地端之间。逻辑控制电路412的第一输入端、第二输入端和第三输入端分别与MOS管M2、M1和M4的第二连接端相连，其输出端与MOS管M2和M5的控制端相连。

在图4所示的具体实施例中，所述MOS管M1、M2和M4均为PMOS晶体管，所述MOS管M1、M2和M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述MOS管M3和M5为NMOS晶体管，所述MOS管M3和M5的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极；所述逻辑控制电路412包括比较器C2和逻辑控制模块LOGIC。所述比较器C2的第一输入端、第二输入端和第三输入端分别与MOS管M2、M1和M4的第二连接端相连，比较器C2的输出端与逻辑控制模块LOGIC的输入端相连，逻辑控制模块LOGIC的输出端与MOS管M2和M5的控制端相连。

以下具体介绍图4所示的充电电路的工作原理。

所述充电控制电路410的输出端VOUT的电流(即所述充电控制电路410输出的充电电流)由PMOS管M2提供，PMOS管M2和M1成一定比例关系(假定为K1)；所述外置电阻RSET用于设定所述充电控制电路410输出的充电电流的阈值。运算放大器CA的两个输入端分别与NMOS晶体管M3的源极VSET和基准电压VREF2相连，其输出端控制NMOS晶体管M3的栅极，从而形成电流反馈环路。比较器C2为三输入比较器，三个输入端分别与PMOS晶体管M1，M2,M4的漏极相连,其输出端与逻辑控制模块LOGIC相连。

当外置电阻RSET正常时，电流保护电路420不起作用，比较器C2比较PMOS晶体管M1和M2的漏极电压，当PMOS晶体管M2的漏极电压低于PMOS晶体管M1的漏极电压时，表明PMOS晶体管M2的输出电流大于IOUT，

其中，K1为M2和M1的比例值(或M2和M1的宽长比之比)，VREF2为基准电压VREF2的电压值，RSET为外置电阻RSET的电阻值，这时，比较器C2输出信号(即比较结果)以控制逻辑控制模块LOGIC关闭PMOS管M2，从而停止充电。

当所述外置电阻RSET异常或者与所述外置电阻RSET相连的所述连接管脚发生短路时，电流保护电路420起作用，由比较器C2比较PMOS晶体管M2和M4的漏极电压，当PMOS晶体管M2的漏极电压低于PMOS晶体管M4的漏极电压时，这时，这时比较器C2输出信号以控制逻辑控制模块LOGIC关闭PMOS管M2，从而停止充电,这时输出端VOUT输出的最大充电电流为IOUT＝K2×IREF，其中，K2为M4和M2的比例值(或M4和M2的宽长比之比)，IREF为恒流源IREF提供的电流值。

也就是说，在图4所示的充电电路中，当所述外置电阻RSET正常时，电流保护电路410不起作用，由所述充电控制电路410内的电流反馈环路控制环路，所述比较器C2比较MOS管M1和M2的第二连接端的电压，并将比较结果输出给逻辑控制模块LOGIC，以使逻辑控制模块LOGIC控制MOS管M2和M5，从而使所述充电控制电路410的充电电流

当所述外置电阻RSET异常或者与所述外置电阻RSET相连的所述连接管脚发生短路时，由电流保护电路420控制环路，所述比较器C2比较MOS管M4和M2的第二连接端的电压，并将比较结果输出给逻辑控制模块LOGIC，以使逻辑控制模块LOGIC控制MOS管M2和M5，从而使所述充电控制电路410的最大充电电流为IOUT＝K2×IREF。

综上所述，本发明中的充电电路包括电流保护电路和充电控制电路，所述充电控制电路的电源端与电压源相连，其输出端可与待充电器件相连，所述充电控制电路包括外置电阻，所述外置电阻连接于所述充电控制电路的一连接管脚和接地端之间，所述外置电阻用于设定所述充电控制电路输出的充电电流。当所述外置电阻正常时，所述电流保护电路不起作用，由所述外置电阻设定所述充电控制电路输出的充电电流；当所述外置电阻异常或者与所述外置电阻相连的所述连接管脚发生短路时，由所述电流保护电路设定所述充电控制电路输出的充电电流。这样，当外置电阻异常或者管脚发生短路时，本发明可以通过内部设定的电流保护电路限制充电电流，从而避免芯片损坏。

本发明中的“相连”、“相接”、“连接”等表示电性连接的词的含义均表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (11)

1.一种设置有电流保护电路的充电电路，其特征在于，其包括电流保护电路和充电控制电路，

所述充电控制电路的电源端与电压源相连，其输出端可与待充电器件相连，所述充电控制电路包括外置电阻，所述外置电阻连接于所述充电控制电路的一连接管脚和接地端之间，所述外置电阻用于设定所述充电控制电路输出的充电电流，

当所述外置电阻正常时，所述电流保护电路不起作用，由所述外置电阻设定所述充电控制电路输出的充电电流；当所述外置电阻异常或者与所述外置电阻相连的所述连接管脚发生短路时，由所述电流保护电路设定所述充电控制电路输出的充电电流。

2.根据权利要求1所述的充电电路，其特征在于，所述充电控制电路还包括运算放大器VA、CA、MA，MOS管M1、M2、M3，以及电压采样电路，

其中，MOS管M1的第一连接端与电压源相连，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述连接管脚相连；MOS管M2的第一连接端与所述电压源相连，其控制端与MOS管M1的控制端相连，其第二连接端与所述充电控制电路的输出端相连；运算放大器MA的第一输入端与MOS管M1的第二连接端相连，其第二输入端与所述MOS管M2的第二连接端相连，其输出端与MOS管M3的控制端相连；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M1和M2的控制端相连；运算放大器VA的第一输入端与基准电压VREF1相连，其第二输入端与所述电压采样电路的输出端相连，其输出端与MOS管M1和M2的控制端相连；所述电压采样电路的输入端与所述充电控制电路的输出端相连，所述电压采样电路用于采样所述充电控制电路的输出端的电压以得到反馈电压，并通过其输出端输出所述反馈电压。

3.根据权利要求2所述的充电电路，其特征在于，所述电流保护电路包括MOS管M4、运算放大器C1和电阻RSC，其中，MOS管M4的第一连接端与所述电压源相连，其控制端与MOS管M4、M1和M2的控制端相连，其第二连接端经电阻RSC接地；运算放大器C1的第一输入端与基准电压VREF3相连，其第二输入端与MOS管M4和电阻RSC之间的连接节点相连，其输出端与MOS管M4、M1和M2的控制端相连。

4.根据权利要求2或3所述的充电电路，其特征在于，

所述MOS管M1至M4均为PMOS晶体管，所述MOS管M1至M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；

所述电压采样电路包括电阻R2和R1，所述电阻R2和R1依次串联于所述充电控制电路的输出端和接地端之间，所述电阻R2和R1之间的连接节点为所述电压采样电路的输出端。

5.根据权利要求1所述的充电电路，其特征在于，所述充电控制电路还包括运算放大器VA、CA、MA，MOS管M1、M2、M3，以及电压采样电路，

其中，MOS管M1的第一连接端与所述电压源相连，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述连接管脚相连；MOS管M2的第一连接端与所述电压源相连，其控制端与MOS管M1的控制端相连，其第二连接端与所述充电控制电路的输出端相连；运算放大器MA的第一输入端与MOS管M1的第二连接端相连，其第二输入端与所述MOS管M2的第二连接端相连，其输出端与MOS管M1和M2的控制端相连；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M3的控制端相连；运算放大器VA的第一输入端与基准电压VREF1相连，其第二输入端与所述电压采样电路的输出端相连，其输出端与MOS管M3的控制端相连；所述电压采样电路的输入端与所述充电控制电路的输出端相连，所述电压采样电路用于采样所述充电控制电路的输出端的电压以得到反馈电压，并通过其输出端输出所述反馈电压。

6.根据权利要求5所述的充电电路，其特征在于，所述电流保护电路包括MOS管M4、运算放大器C1和电阻RSC，其中，MOS管M4的第一连接端与所述电压源相连，其控制端与MOS管M1和M2的控制端相连，其第二连接端经电阻RSC接地；运算放大器C1的第一输入端与基准电压VREF3相连，其第二输入端与MOS管M4和电阻RSC之间的连接节点相连，其输出端与MOS管M3的控制端相连。

7.根据权利要求5或6所述的充电电路，其特征在于，

所述MOS管M1、M2和M4均为PMOS晶体管，所述MOS管M1、M2和M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述MOS管M3为NMOS晶体管，所述MOS管M3的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极，

所述电压采样电路包括电阻R2和R1，所述电阻R2和R1依次串联于所述充电控制电路的输出端VOUT和接地端之间，所述电阻R2和R1之间的连接节点为所述电压采样电路的输出端。

8.根据权利要求1所述的充电电路，其特征在于，

所述电流保护电路包括MOS管M4和恒流源，所述MOS管M4的第一连接端与所述电压源相连，其控制端接地，其第二连接端与恒流源的一端相连，所述恒流源的另一端接地，所述恒流源内的电流由所述恒流源的一端流向所述恒流源的另一端；

所述充电控制电路还包括MOS管M1、M2、M3、M5，运算放大器CA和逻辑电路，电感L和电容C，

MOS管M1的第一连接端与所述电压源相连，其控制端接地，其第二连接端与MOS管M3的第一连接端相连，MOS管M3的第二连接端与所述连接管脚相连；运算放大器CA的第一输入端与基准电压VREF2相连，其第二输入端与MOS管M3的第二连接端相连，其输出端与MOS管M3的控制端相连；MOS管M2的第一连接端与所述电压源相连，其第二连接端与MOS管M5的第一连接端相连，MOS管M5的第二连接端接地；电感L的一端与MOS管M2和M5之间的连接节点相连，电感L的另一端与所述充电控制电路的输出端相连，电容C连接于所述充电控制电路的输出端和接地端之间；

逻辑控制电路的第一输入端、第二输入端和第三输入端分别与MOS管M2、M1和M4的第二连接端相连，其输出端与MOS管M2和M5的控制端相连，当所述外置电阻正常时，所述逻辑控制电路基于MOS管M1和M2的第二连接端的电压输出相应的驱动信号给MOS管M2和M5的控制端，以控制MOS管M2和M5；当所述外置电阻异常或者与所述外置电阻相连的所述连接管脚发生短路时，所述逻辑控制电路基于MOS管M4和M2的第二连接端的电压输出相应的驱动信号给MOS管M2和M5的控制端，以控制MOS管M2和M5。

9.根据权利要求8所述的充电电路，其特征在于，

所述MOS管M1、M2和M4均为PMOS晶体管，所述MOS管M1、M2和M4的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；所述MOS管M3和M5为NMOS晶体管，所述MOS管M3和M5的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极。

10.根据权利要求9所述的充电电路，其特征在于，所述逻辑控制电路包括比较器C2和逻辑控制模块LOGIC，

所述比较器C2的第一输入端、第二输入端和第三输入端分别与MOS管M2、M1和M4的第二连接端相连，其输出端与逻辑控制模块LOGIC的输入端相连，所述逻辑控制模块LOGIC的输出端与MOS管M2和M5的控制端相连，

当所述外置电阻正常时，所述比较器C2比较MOS管M1和M2的第二连接端的电压，并将比较结果给逻辑控制模块LOGIC，以使逻辑控制模块LOGIC控制MOS管M2和M5；当所述外置电阻异常或者与所述外置电阻相连的所述连接管脚发生短路时，所述比较器C2比较MOS管M4和M2的第二连接端的电压，并将比较结果给逻辑控制模块LOGIC，以使逻辑控制模块LOGIC控制MOS管M2和M55。

11.根据权利要求10所述的充电电路，其特征在于，

当外置电阻正常时，所述电流保护电路不起作用，比较器C2比较PMOS晶体管M1和M2的漏极电压，当PMOS晶体管M2的漏极电压低于PMOS晶体管M1的漏极电压时，比较器C2输出相应的比较结果，以控制逻辑控制模块LOGIC关闭PMOS管M2；

当所述外置电阻异常或者与所述外置电阻RSET相连的所述连接管脚发生短路时，电流保护电路起作用，由比较器C2比较PMOS晶体管M2和M4的漏极电压，当PMOS晶体管M2的漏极电压低于PMOS晶体管M4的漏极电压时，比较器C2输出相应的比较结果，以控制逻辑控制模块LOGIC关闭PMOS管M2。