CN107492500B - Cmos图像传感器的鳍式场效应晶体管的制作方法 - Google Patents

Cmos图像传感器的鳍式场效应晶体管的制作方法 Download PDF

Info

Publication number
CN107492500B
CN107492500B CN201610418700.1A CN201610418700A CN107492500B CN 107492500 B CN107492500 B CN 107492500B CN 201610418700 A CN201610418700 A CN 201610418700A CN 107492500 B CN107492500 B CN 107492500B
Authority
CN
China
Prior art keywords
etching
auxiliary
forming
groove
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610418700.1A
Other languages
English (en)
Other versions
CN107492500A (zh
Inventor
赵立新
李�杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN201610418700.1A priority Critical patent/CN107492500B/zh
Publication of CN107492500A publication Critical patent/CN107492500A/zh
Application granted granted Critical
Publication of CN107492500B publication Critical patent/CN107492500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种CMOS图像传感器的鳍形场效应晶体管的制作方法，包括：形成至少三个相邻的凸起结构，所述中间凸起结构定义为沟道区域，所述周边凸起结构为辅助凸起结构；填充介质层覆盖凸起结构；刻蚀所述中间凸起结构与辅助凸起结构之间的区域，形成凹槽；形成栅极氧化物层，填充多晶硅层于凹槽中，形成栅极区域。

Description

CMOS图像传感器的鳍式场效应晶体管的制作方法
技术领域
本发明涉及半导体领域，尤其涉及一种CMOS图像传感器的鳍式场效应晶体管的制作方法。
背景技术
进入21世纪以来，半导体工艺技术飞速发展，工艺制程已向40nm节点以下发展，在应用于核心中央处理器、图像处理器领域中28nm节点制程量产已成熟化。在向20nm节点以下工艺发展过程中，传统的2D平面晶体管结构已出现性能及工艺制程的弊端，因此，Intel、TSMC、Samsung先后提出了16nm、14nm制程节点采用3D结构的鳍式场效应晶体管（FinFet），在相同的物理长度实现更长的有效沟道长度，从而大幅度提高芯片的性能。
现有的制作CMOS图像传感器鳍形场效应晶体管中，采用单个鳍形场效应晶体管的制作工艺中，采用直接刻蚀形成凸起结构或选择性外延方式形成凸起结构，这类形成的鳍形的侧壁坡度较缓，可能造成栅极对沟道区区域的控制力度不够。因此，如何在形成鳍式场效应晶体管中，形成界面良好形状可控的鳍形结构，降低刻蚀难度，提高晶体管的性能为业内亟待解决的问题。
发明内容
为了提高鳍式场效应晶体管的性能，特别解决形成刻蚀工艺难度较高的问题，本发明提供一种：
CMOS图像传感器的鳍形场效应晶体管的制作方法，包括：
形成至少三个相邻的凸起结构，所述中间凸起结构定义为沟道区域，所述周边凸起结构为辅助凸起结构；填充介质层覆盖凸起结构；
刻蚀所述中间凸起结构与辅助凸起结构之间的区域，形成凹槽；
形成栅极氧化物层，并填充多晶硅层于凹槽中，形成栅极区域。
优选的，所述步骤还包括：形成氮化物层，所述氮化物层于刻蚀形成凹槽的步骤中起到硬掩膜的作用。
优选的，所述中间凸起结构的侧面坡度为：大于等于75度小于等于90度。
优选的，填充多晶硅层于凹槽的步骤还包括：刻蚀多晶硅层。
优选的，填充多晶硅层于凹槽的步骤还包括：刻蚀去除辅助凸起结构。
优选的，刻蚀多晶硅层和刻蚀去除辅助凸起结构采用同一块掩膜。
优选的，刻蚀多晶硅层和刻蚀去除辅助凸起结构分别采用不同的掩膜。
优选的，所述凹槽的形状、结构对称。
优选的，所述沟道区域周围的多晶硅层的形状、深度、宽度对称。
本发明形成鳍形结构的形状、界面更好, 并且在现有设备上就可以实现。
附图说明
通过说明书附图以及随后与说明书附图一起用于说明本发明某些原理的具体实施方式，本发明所具有的其它特征和优点将变得清楚或得以更为具体地阐明。其中：
图1 至图4为本发明一实施例中CMOS图像传感器的鳍式场效应晶体管中制作步骤的结构示意图；
图5为本发明一实施例中CMOS图像传感器的鳍形场效应晶体管的制作方法的步骤示意图。
具体实施方式
本发明提供一种CMOS图像传感器的鳍形场效应晶体管的制作方法， 形成至少三个相邻的凸起结构，所述中间凸起结构定义为沟道区域，所述周边凸起结构为辅助凸起结构；填充介质层覆盖凸起结构；刻蚀所述中间凸起结构与辅助凸起结构之间的区域，形成凹槽；形成栅极氧化物层，并填充多晶硅层于凹槽中，形成栅极区域。
请参考图1至图4，图1至图4为本发明一实施例中CMOS图像传感器的鳍式场效应晶体管中制作步骤的结构示意图；形成至少三个相邻的鳍形结构及位于所述鳍形结构周围的介质层，图1中，包括中间凸起100，周边凸起结构200、300；其中，中间凸起结构100定义为沟道区域110，周边凸起结构为辅助凸起结构，由于在中间凸起结构100两侧形成有周边凸起结构200、300能形成侧面更加倾向于90度的斜坡，在本实施例中，中间凸起结构100的侧面坡度为：大于等于75度小于等于90度。采用该种方式可以一定程度保证作为鳍形结构的凸起结构的侧壁较单独刻蚀单一的鳍形结构的坡度更陡峭，中间凸起结构与辅助凸起结构之间的区域形成凹槽，凹槽的形状、结构对称有利于栅极结构对沟道的控制，请继续参考图2，在中间凸起结构100和周边凸起结构200、300之间的凹槽还形成有介质层400，在另一实施例中，形成氮化物层，氮化物层（未标注）于刻蚀形成凹槽的步骤中起到硬掩膜（Hard Mask）的作用, 在形成凹槽后，去除氮化物层（未标注），所述中间凸起结构的侧面坡度为：大于等于75度小于等于90度，之后形成栅极氧化层（未标注），请继续参考图2、图3、图4，填充多晶硅层600于凹槽，并刻蚀多晶硅层600形成栅极区域610,在另一实施例中还包括刻蚀去除辅助凸起结构200、300，其中，刻蚀多晶硅层和刻蚀去除辅助凸起结构可采用同一块掩膜或不同的掩膜，请参考图3，图3为周边凸起结构未刻蚀形成的结构，图4为周边凸起结构刻蚀去除的结构。沟道区域周围的多晶硅层的形状、深度、宽度对称。
请继续参考图5，图5为本发明一实施例中CMOS图像传感器的鳍形场效应晶体管的制作方法的步骤示意图，
包括：S100：形成至少三个相邻的凸起结构，所述中间凸起结构定义为沟道区域，所述周边凸起结构为辅助凸起结构；填充介质层覆盖凸起结构；
S200：刻蚀所述中间凸起结构与辅助凸起结构之间的区域，形成凹槽；
S300：形成栅极氧化物层，并填充多晶硅层于凹槽中，形成栅极区域。
本发明形成鳍形结构的形状、界面更好,有利于栅极结构对沟道区区域的控制，提高鳍形场效应晶体管的性能；此外，本制作工艺简单与现有工艺、设备兼容。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种CMOS图像传感器的鳍形场效应晶体管的制作方法，其特征在于，包括：
形成至少三个相邻的凸起结构，中间凸起结构定义为沟道区域，周边凸起结构为辅助凸起结构；填充介质层覆盖凸起结构；
刻蚀所述中间凸起结构与辅助凸起结构之间的区域，形成凹槽；
形成栅极氧化物层，并填充多晶硅层于凹槽中，并刻蚀多晶硅层，形成栅极区域；
在形成所述栅极区域之后，刻蚀去除所述辅助凸起结构。
2.根据权利要求1所述的CMOS图像传感器的鳍形场效应晶体管的制作方法，其特征在于，所述步骤还包括：形成氮化物层，所述氮化物层于刻蚀形成凹槽的步骤中起到硬掩膜的作用。
3.根据权利要求1所述的CMOS图像传感器的鳍形场效应晶体管的制作方法，其特征在于，所述中间凸起结构的侧面坡度为：大于等于75度小于等于90度。
4.根据权利要求1所述的CMOS图像传感器的鳍形场效应晶体管的制作方法，其特征在于，刻蚀多晶硅层和刻蚀去除所述辅助凸起结构采用同一块掩膜。
5.根据权利要求1所述的CMOS图像传感器的鳍形场效应晶体管的制作方法，其特征在于，刻蚀多晶硅层和刻蚀去除所述辅助凸起结构分别采用不同的掩膜。
6.根据权利要求1所述的CMOS图像传感器的鳍形场效应晶体管的制作方法，其特征在于，所述凹槽的形状、结构对称。
7.根据权利要求1所述的CMOS图像传感器的鳍形场效应晶体管的制作方法，其特征在于，所述沟道区域周围的多晶硅层的形状、深度、宽度对称。
CN201610418700.1A 2016-06-13 2016-06-13 Cmos图像传感器的鳍式场效应晶体管的制作方法 Active CN107492500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610418700.1A CN107492500B (zh) 2016-06-13 2016-06-13 Cmos图像传感器的鳍式场效应晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610418700.1A CN107492500B (zh) 2016-06-13 2016-06-13 Cmos图像传感器的鳍式场效应晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN107492500A CN107492500A (zh) 2017-12-19
CN107492500B true CN107492500B (zh) 2021-09-17

Family

ID=60643215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610418700.1A Active CN107492500B (zh) 2016-06-13 2016-06-13 Cmos图像传感器的鳍式场效应晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN107492500B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112534578A (zh) * 2018-05-09 2021-03-19 深圳市柔宇科技股份有限公司 阵列基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227208A1 (en) * 2000-10-28 2004-11-18 Lee Kang-Yoon Integated circuit devices having active regions with expanded effective widths
CN100470841C (zh) * 2005-03-30 2009-03-18 台湾积体电路制造股份有限公司 类平面及类鳍式场效晶体管的晶体管元件及其制造方法
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates
US20140374829A1 (en) * 2011-08-08 2014-12-25 Kabushiki Kaisha Toshiba Integrated circuit device and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227208A1 (en) * 2000-10-28 2004-11-18 Lee Kang-Yoon Integated circuit devices having active regions with expanded effective widths
CN100470841C (zh) * 2005-03-30 2009-03-18 台湾积体电路制造股份有限公司 类平面及类鳍式场效晶体管的晶体管元件及其制造方法
US20140374829A1 (en) * 2011-08-08 2014-12-25 Kabushiki Kaisha Toshiba Integrated circuit device and method for manufacturing same
US20130309838A1 (en) * 2012-05-17 2013-11-21 Globalfoundries Inc. Methods for fabricating finfet integrated circuits on bulk semiconductor substrates

Also Published As

Publication number Publication date
CN107492500A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
TW201820629A (zh) 半導體裝置以及其製作方法
US10629493B2 (en) Semiconductor fabrication methods thereof
CN105470295B (zh) 鳍状结构及其制造方法
US10615080B2 (en) Methods of manufacturing semiconductor devices by etching active fins using etching masks
US9312258B2 (en) Strained silicon structure
CN110571192A (zh) 半导体结构及其形成方法
TWI671819B (zh) 半導體裝置及其製作方法
US10497810B2 (en) Method for fabricating semiconductor device
US9076870B2 (en) Method for forming fin-shaped structure
CN103165428B (zh) 制作半导体器件的方法
CN109686702B (zh) 半导体结构及其形成方法
CN107492500B (zh) Cmos图像传感器的鳍式场效应晶体管的制作方法
TWI704622B (zh) 半導體元件及其製作方法
TWI728966B (zh) 半導體元件及其製作方法
US10411118B2 (en) Semiconductor structures and fabrication methods thereof
CN103855021A (zh) 一种FinFET器件的制造方法
CN111477548B (zh) 鳍式场效应晶体管的形成方法
CN105448968B (zh) 鳍式场效应晶体管的制作方法
CN103681342A (zh) 一种导电沟道制作方法
CN103187289B (zh) 多栅极场效应晶体管的制造方法
CN107068764B (zh) 半导体器件制备方法
CN114497215A (zh) 半导体结构及其形成方法
CN105097522A (zh) 半导体器件及其形成方法
CN111403285B (zh) 鳍式场效晶体管应力工程优化及其的制作方法
CN110571259B (zh) Finfet器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant