CN107492394A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN107492394A
CN107492394A CN201610864745.1A CN201610864745A CN107492394A CN 107492394 A CN107492394 A CN 107492394A CN 201610864745 A CN201610864745 A CN 201610864745A CN 107492394 A CN107492394 A CN 107492394A
Authority
CN
China
Prior art keywords
status information
volatile memory
memory device
interface
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610864745.1A
Other languages
English (en)
Inventor
严基杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107492394A publication Critical patent/CN107492394A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种数据存储装置，其包括非易失性存储器装置；以及适于控制非易失性存储器装置的控制器。控制器包括适于存储关于非易失性存储器装置的状态信息的状态存储单元；以及适于当执行启动操作时基于状态信息对非易失性存储器装置选择性地执行重置操作的重置单元。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2016年6月9日提交的申请号为10-2016-0071761的韩国专利申请的优先权，其通过引用作为整体并入本文。
技术领域
各个实施例总体涉及一种数据存储装置，且更特别地，涉及一种包括半导体存储器装置的数据存储装置及其操作方法。
背景技术
具有一个或多个半导体存储器装置的数据存储装置(后文中简称为数据存储装置或存储器系统)被广泛用于存储由外部装置响应于写入请求而提供的数据。数据存储装置也可以响应于读取请求将存储的数据提供给外部装置。与数据存储装置交换数据的外部装置的示例包括计算机、数码相机、移动电话等等。数据存储装置可以在外部装置的制造期间被嵌入在外部装置中或可以被单独制造然后被连接至外部装置。
发明内容
本发明的各种实施例涉及一种能够在低功耗的情况下更快速完成启动操作的改进的数据存储装置及其操作方法。
在实施例中，数据存储装置可以包括：非易失性存储器装置；以及控制器，其适于控制非易失性存储器装置，控制器包括：状态存储单元，其适于存储关于非易失性存储器装置的状态信息；以及重置单元，其适于当执行启动操作时，基于状态信息，对非易失性存储器装置选择性地执行重置操作。
在实施例中，用于操作数据存储装置的方法可以包括：开始启动操作；检查存储在状态存储单元中的关于非易失性存储器装置的状态信息；以及基于状态信息，对非易失性存储器装置选择性地执行重置操作。
在实施例中，数据存储装置可以包括：非易失性存储器装置；以及控制器，其适于控制非易失性存储器装置，控制器包括：状态存储单元，其适于存储关于非易失性存储器装置的状态信息；以及重置单元，其适于当执行热启动操作时检查状态信息以跳过对非易失性存储器装置的重置操作；接口设置单元，其适于当执行热启动操作时检查状态信息以跳过对非易失性存储器装置的接口设置操作。
附图说明
通过参照附图详细描述本发明的各个实施例，本发明的上述以及其它特点和优点对于本发明所属领域的技术人员将是显而易见的，其中：
图1是示出根据本发明的实施例的数据存储装置的示例的框图。
图2是描述根据本发明的实施例的操作数据存储装置的方法的流程图。
图3是示出根据本发明的实施例的固态驱动器(SSD)的示例的框图。
图4是示出根据本发明的实施例的数据处理系统的示例的框图。
具体实施方式
在下文中，根据本发明的数据存储装置及其操作方法将参照附图通过本发明的示例性实施例被描述。然而，本发明可以不同的形式被实现并且不应被解释为限制于本文所阐述的实施例。相反地，这些实施例被提供以详细描述本发明至本发明所属领域的技术人员能够实施本发明的技术方案的程度。
要理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在一些实例中，为了更清楚描述本发明的某些特征，比例可能已经被放大。虽然使用特定的术语，但要理解的是所使用的术语只是为了描述特定的实施例而不是为了旨在限定本发明的范围。
进一步注意的是，在所描述的实施例中，很多细节被阐述用于提供对本发明的全面的理解。然而，如将被本发明所述领域的技术人员理解的是，本发明可以在没有一些或所有这些具体细节的情况下被实现。在其它实例中，为了防止不必要地模糊本发明的公开，公知的结构和/或过程没有被详细描述。
也要注意的是，在一些实例中，如对相关领域人员将会显而易见的是，被描述与一个实施例有关的元件(也被称作特征)可以被单独使用或与另一个实施例的其它元件组合使用，除非明确另外指出。
在下文中，本发明的各个实施例将参照附图被详细描述。
图1是示出根据本发明的实施例的数据存储装置10的示例的框图。
参照图1，数据存储装置10可以被配置为响应于来自外部装置(未示出)的写入请求，存储从外部装置提供的数据。而且，数据存储装置10可以被配置为响应于来自外部装置的读取请求，向外部装置提供所存储的数据。
数据存储装置10可以个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC、和微型-MMC)、各种安全数字卡(SD、迷你-SD、和微型-SD)、通用闪速存储(UFS)、固态驱动器(SSD)等形式被实现。
数据存储装置10可以包括控制器100和非易失性存储器装置200。
控制器100可以包括处理器110和状态存储单元120。
处理器110可以控制数据存储装置10的操作，其包括但不限于读取、写入、擦除和诸如垃圾收集、坏块管理、存储器损耗平衡等的各种后台操作。处理器110可以控制控制器100的内部单元的操作，例如，处理器110可以控制用于检测和校正数据错误的错误校正单元的操作。处理器110可以控制非易失性存储器装置200的操作，例如，用于响应于写入请求将数据存储至非易失性存储器装置或用于响应于来自外部装置的读取请求从非易失性存储器装置读取数据并将数据传输至外部装置。
处理器110可以执行启动操作。启动操作之后可以是重置操作RST和接口设置操作IFSET。例如，当断电之后接通电源时，处理器110可以执行冷启动操作。而且，处理器110可以响应于来自外部装置的请求执行启动操作。启动操作可以包括用于当保持电源时重置控制器100的内部单元的热启动操作。
处理器110可以包括重置单元111和接口设置单元112。
当执行启动操作时，重置单元111可以对控制器100的内部单元执行重置操作。当执行启动操作时，基于存储在状态存储单元120中的关于非易失性存储器装置200的状态信息ST_IF，重置单元111可以对非易失性存储器装置200选择性地执行重置操作RST。例如，重置单元111可以检查存储在状态存储单元120中的关于非易失性存储器装置200的状态信息ST_IF，并且在由于擦除而没有从状态存储单元120中识别出状态信息ST_IF的情况下，对非易失性存储器装置200执行重置操作RST。在对非易失性存储器装置200执行重置操作RST之后，重置单元111可以在状态信息ST_IF中更新非易失性存储器装置200的重置历史。当基于状态信息ST_IF识别出非易失性存储器装置200的重置历史时，重置单元111可以跳过对非易失性存储器装置200的重置操作RST。
接口设置单元112可以对非易失性存储器装置200执行接口设置操作IFSET。接口设置单元112可以执行接口设置操作IFSET，例如，以将非易失性存储器装置200的接口模式从单倍数据速率(SDR)模式改变为双倍数据速率(DDR)模式或反之亦然。
当执行启动操作时，基于状态信息ST_IF，接口设置单元112可以对非易失性存储器装置200选择性地执行接口设置操作IFSET。例如，接口设置单元112可以检查存储在状态存储单元120中的关于非易失性存储器装置200的状态信息ST_IF，并且在由于擦除而没有从状态存储单元120中识别出状态信息ST_IF的情况下，对非易失性存储器装置200执行接口设置操作IFSET。在执行接口设置操作IFSET之后，接口设置单元112可以在状态信息ST_IF中更新非易失性存储器装置200的接口设置历史。当基于状态信息ST_IF识别出非易失性存储器装置200的接口设置历史时，接口设置单元112可跳过对非易失性存储器装置200的接口设置操作IFSET。
状态存储单元120可以包括关于非易失性存储器装置200的状态信息ST_IF。状态信息ST_IF可以包括非易失性存储器装置200的重置历史和接口设置历史。每当对非易失性存储器装置200执行重置操作RST和接口设置操作IFSET中的至少一个时，状态信息ST_IF可以被更新。因此，状态信息ST_IF可以反映非易失性存储器装置200的最新状态。
状态存储单元120可以由易失性存储器装置构成。当电源被切断时，易失性存储器装置不保留存储在其中的数据。在一个实施例中，状态存储单元120可以是或包括静态随机存取存储器(SARM)。在另一个实施例中，状态存储单元120可以是或包括动态随机存取存储器(DRAM)。
因此，当执行冷启动操作时，状态存储单元120的状态信息ST_IF可以被擦除。相反，当执行热启动操作时，非易失性存储器装置200的状态和状态存储单元120的状态信息ST_IF两者都可以被保留。因此，当执行热启动操作时，重置单元111可以检查状态信息ST_IF以跳过对非易失性存储器装置200的重置操作RST。进一步地，当执行热启动操作时，与重置单元111相似地，接口设置单元112可以检查状态信息ST_IF以跳过对非易失性存储器装置200的接口设置操作IFSET。因此，由于跳过多余的重置和接口设置操作RST和IFSET，所以启动操作可以被快速地完成，并且功率消耗可以被减少。
根据控制器100的控制，非易失性存储器装置200可以存储从控制器100传输的数据并且可以读取存储的数据并将读取的数据传输至控制器100。非易失性存储器装置200可以通过重置单元111的重置操作RST被重置。而且，通过接口设置单元112的接口设置操作IFSET，非易失性存储器装置200可以设为用于控制器100的接口模式。
非易失性存储器装置200可以是或包括诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻随机存取存储器(ReRAM)等等。
图2是描述根据本发明的实施例的操作数据存储装置的方法的流程图。
在下文中，将参照图1和图2详细描述为执行启动操作而操作图1的数据存储装置10的方法。
参照图2，在步骤S110中，处理器110可以开始启动操作。例如，处理器110可以在断电之后接通电源时开始冷启动操作或响应于来自外部装置的请求开始热启动操作。
在步骤S120中，重置单元111可以对控制器100的内部单元执行重置操作。
在步骤S130中，重置单元111可以检查存储在状态存储单元120中的关于非易失性存储器装置200的状态信息ST_IF。在冷启动操作的情况下，由于断电引起的擦除，状态信息ST_IF将不被识别。相反，在热启动操作的情况下，状态信息ST_IF将被保留并被识别。
在步骤S140中，重置单元111可以基于状态信息ST_IF确定是否识别出重置历史。当在热启动操作的情况下识别出重置历史时，该进程可以进行至步骤S170。也就是说，对非易失性存储器装置200的多余的重置操作RST可以被跳过。当在冷启动操作的情况下未识别出重置历史时，该进程可以进行至步骤S150。
在步骤S150中，重置单元111可以对非易失性存储器装置200执行重置操作RST。
在步骤S160中，重置单元111可以更新状态存储单元120的状态信息ST_IF。更新的状态信息ST_IF可以包括非易失性存储器装置200的重置历史。
在步骤S170中，接口设置单元112可以基于状态信息ST_IF确定是否识别出接口设置历史。当在热启动操作的情况下识别处接口设置历史时，该进程可以结束。也就是说，对非易失性存储器装置200的多余的接口设置操作IFSET被跳过。当在冷启动操作的情况下未识别出接口设置历史时，该进程可以进行至步骤S180。
在步骤S180中，接口设置单元112可以对非易失性存储器装置200执行接口设置操作IFSET。
在步骤S190中，接口设置单元112可以更新状态存储单元120的状态信息ST_IF。更新的状态信息ST_IF可以包括非易失性存储器装置200的接口设置历史。
图3是示出根据本发明的实施例的固态驱动器(SSD)1000的示例的框图。
参照图3，SSD 1000可以包括控制器1100和存储媒介1200。
控制器1100可以控制主机装置1500和存储媒介1200之间的数据交换。控制器1100可以包括处理器1110、随机存取存储器(RAM)1120、只读存储器(ROM)1130、错误校正码(ECC)单元1140、主机接口1150和存储媒介接口1160。
处理器1110可以控制控制器1100的操作。例如，根据来自主机装置1500的数据处理请求，处理器1110可以将数据存储在存储媒介1200中并从存储媒介1200中读取存储的数据。为了有效管理存储媒介1200，处理器1110可以控制SSD 1000的内部操作，诸如合并操作、损耗平衡操作等等。
而且，处理器1110可以与图1所示的处理器110大体相似的方式操作。基于存储媒介1200的状态信息，处理器1110可以对存储媒介1200选择性地执行重置操作。而且，基于存储媒介1200的状态信息，处理器1110可以对存储媒介1200选择性地执行接口设置操作。
RAM 1120可以存储待被处理器1110使用的程序和程序数据。RAM 1120可以在将从主机接口1150传输的数据转移至存储媒介1200之前临时存储该数据，并且可以在将从存储媒介1200传输的数据转移至主机装置1500之前临时存储该数据。
ROM 1130可以存储待被从处理器1110中读取的程序代码。程序代码可以包括待被处理器1110处理的命令，使得处理器1110可以控制控制器1100的内部单元。
ECC单元1140可以对待被存储在存储媒介1200中的数据编码并且可以对从存储媒介1200中读取的数据解码。根据ECC算法，ECC单元1140可以检测并校正出现在数据中的错误。
主机接口1150可以与主机装置1500交换数据处理请求、数据等等。
存储媒介接口1160可以将控制信号和数据传输至存储媒介1200。存储媒介接口1160可以从存储媒介1200接收数据。存储媒介接口1160可以通过多个通道CH0至CHn被联接至存储媒介1200。
存储媒介1200可以包括多个非易失性存储器装置NVM0至NVMn。根据控制器1100的控制，多个非易失性存储器装置NVM0至NVMn中的每一个可以执行例如写入、读取和擦除操作的操作。
图4是示出根据本发明的实施例的数据处理系统2000的示例的框图。
参照图4，数据处理系统2000可以是或包括计算机、笔记本电脑、上网本、智能电话、数字TV、数码相机、导航仪等等。数据处理系统2000可以包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理系统2000的内部单元可以通过系统总线2500交换数据、控制信号等等。
主处理器2100可以控制数据处理系统2000的操作。主处理器2100可以是例如诸如微处理器的中央处理单元。主处理器2100可以对主存储器装置2200执行诸如操作系统、应用、装置驱动程序等等的软件。
主存储器装置2200可以存储待被主处理器2100使用的程序和程序数据。主存储器装置2200可以临时存储待被传输至数据存储装置2300和输入/输出装置2400的数据
数据存储装置2300可以包括控制器2310和存储媒介2320。数据存储装置2300可以与图1中所示的数据存储装置10基本相似的方式被配置和操作。
输入/输出装置2400可以包括键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等等，其能够与用户交换数据，诸如从用户接收用于控制数据处理系统2000的命令或向用户提供处理的结果。
根据实施例，数据处理系统2000可以通过诸如局域网(LAN)、广域网(WAN)、无线网等的网络2600与至少一个服务器2700通信。数据处理系统2000可以包括访问网络2600的网络接口(未示出)。
虽然上文已经描述各种实施例，但本领域技术人员将理解的是，所描述的实施例仅为示例。因此，本文中描述的数据存储装置及其操作方法不应基于所描述的实施例被限制。

Claims (20)

1.一种数据存储装置，其包括：
非易失性存储器装置；以及
控制器，其适于控制所述非易失性存储器装置，
所述控制器包括：
状态存储单元，其适于存储关于所述非易失性存储器装置的状态信息；以及
重置单元，其适于当执行启动操作时，基于所述状态信息，对所述非易失性存储器装置选择性地执行重置操作。
2.根据权利要求1所述的数据存储装置，其中当未从所述状态存储单元中识别出所述状态信息时，所述重置单元对所述非易失性存储器装置执行所述重置操作。
3.根据权利要求2所述的数据存储装置，其中所述重置单元在执行所述重置操作之后更新所述状态信息。
4.根据权利要求1所述的数据存储装置，其中当基于所述状态信息识别出所述非易失性存储器装置的重置历史时，所述重置单元跳过对所述非易失性存储器装置的重置操作。
5.根据权利要求1所述的数据存储装置，其进一步包括：
接口设置单元，其适于当执行所述启动操作时，基于所述状态信息，对所述非易失性存储器装置选择性地执行接口设置操作。
6.根据权利要求5所述的数据存储装置，其中当未从所述状态存储单元中识别出所述状态信息时，所述接口设置单元对所述非易失性存储器装置执行所述接口设置操作。
7.根据权利要求6所述的数据存储装置，其中所述接口设置单元在执行所述接口设置操作之后更新所述状态信息。
8.根据权利要求5所述的数据存储装置，其中当基于所述状态信息识别出所述非易失性存储器装置的接口设置历史时，所述接口设置单元跳过所述接口设置操作。
9.根据权利要求1所述的数据存储装置，其中所述状态存储单元包括易失性存储器。
10.根据权利要求1所述的数据存储装置，其中当执行热启动操作时保留所述状态信息，并且当执行冷启动操作时擦除所述状态信息。
11.一种用于操作数据存储装置的方法，所述方法包括：
开始启动操作；
检查存储在状态存储单元中的关于非易失性存储器装置的状态信息；以及
基于所述状态信息，对所述非易失性存储器装置选择性地执行重置操作。
12.根据权利要求11所述的方法，其中执行所述重置操作包括：
当未从所述状态存储单元中识别出所述状态信息时，对所述非易失性存储器装置执行所述重置操作。
13.根据权利要求12所述的方法，其进一步包括：
在执行所述重置操作之后更新所述状态信息。
14.根据权利要求11所述的方法，其中执行所述重置操作包括：
当基于所述状态信息未识别出所述非易失性存储器装置的重置历史时，跳过对所述非易失性存储器装置的重置操作。
15.根据权利要求11所述的方法，其进一步包括：
基于所述状态信息，对所述非易失性存储器装置选择性地执行接口设置操作。
16.根据权利要求15所述的方法，其中执行所述接口设置操作包括：
当未从所述状态存储单元中识别出所述状态信息时，对所述非易失性存储器装置执行所述接口设置操作。
17.根据权利要求16所述的方法，其进一步包括：
在执行所述接口设置操作之后更新所述状态信息。
18.根据权利要求15所述的方法，其中执行所述接口设置操作包括：
当基于所述状态信息识别出所述非易失性存储器装置的接口设置历史时，跳过所述接口设置操作。
19.根据权利要求11所述的方法，其中当执行热启动操作时保留所述状态信息，并且当执行冷启动操作时擦除所述状态信息。
20.一种数据存储装置，其包括：
非易失性存储器装置；以及
控制器，其适于控制所述非易失性存储器装置，
所述控制器包括：
状态存储单元，其适于存储关于所述非易失性存储器装置的状态信息；以及
重置单元，其适于当执行热启动操作时检查所述状态信息以跳过对所述非易失性存储器装置的重置操作；
接口设置单元，其适于当执行所述热启动操作时检查所述状态信息以跳过对所述非易失性存储器装置的接口设置操作。
CN201610864745.1A 2016-06-09 2016-09-29 数据存储装置及其操作方法 Pending CN107492394A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160071761A KR20170139730A (ko) 2016-06-09 2016-06-09 데이터 저장 장치 및 그것의 동작 방법
KR10-2016-0071761 2016-06-09

Publications (1)

Publication Number Publication Date
CN107492394A true CN107492394A (zh) 2017-12-19

Family

ID=60574102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610864745.1A Pending CN107492394A (zh) 2016-06-09 2016-09-29 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US20170357461A1 (zh)
KR (1) KR20170139730A (zh)
CN (1) CN107492394A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752487A (zh) * 2020-06-18 2020-10-09 深圳大普微电子科技有限公司 一种数据恢复方法、装置及固态硬盘
CN111819859A (zh) * 2017-12-28 2020-10-23 三星电子株式会社 显示装置及其操作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10558250B2 (en) * 2016-12-23 2020-02-11 Oracle International Corporation System and method for coordinated link up handling following switch reset in a high performance computing network

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044732A1 (fr) * 2001-11-23 2003-05-30 Netac Technology Co., Ltd. Procede de fabrication de dispositif a memoire a semiconducteurs et dispositif portant des interfaces multiples
CN1540503A (zh) * 2003-04-23 2004-10-27 华为技术有限公司 能识别冷热启动的系统及加快系统启动速度的方法
CN101008900A (zh) * 2007-01-31 2007-08-01 华为技术有限公司 一种区分系统冷启动和热启动的方法及装置
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
CN103578533A (zh) * 2012-07-26 2014-02-12 三星电子株式会社 包括可变电阻存储器的存储装置及其操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110066920A1 (en) * 2003-12-02 2011-03-17 Super Talent Electronics Inc. Single-Chip Multi-Media Card/Secure Digital (MMC/SD) Controller Reading Power-On Boot Code from Integrated Flash Memory for User Storage
US8112618B2 (en) * 2004-04-08 2012-02-07 Texas Instruments Incorporated Less-secure processors, integrated circuits, wireless communications apparatus, methods and processes of making

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044732A1 (fr) * 2001-11-23 2003-05-30 Netac Technology Co., Ltd. Procede de fabrication de dispositif a memoire a semiconducteurs et dispositif portant des interfaces multiples
CN1540503A (zh) * 2003-04-23 2004-10-27 华为技术有限公司 能识别冷热启动的系统及加快系统启动速度的方法
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
CN101008900A (zh) * 2007-01-31 2007-08-01 华为技术有限公司 一种区分系统冷启动和热启动的方法及装置
CN103578533A (zh) * 2012-07-26 2014-02-12 三星电子株式会社 包括可变电阻存储器的存储装置及其操作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819859A (zh) * 2017-12-28 2020-10-23 三星电子株式会社 显示装置及其操作方法
CN111819859B (zh) * 2017-12-28 2023-07-04 三星电子株式会社 显示装置及其操作方法
CN111752487A (zh) * 2020-06-18 2020-10-09 深圳大普微电子科技有限公司 一种数据恢复方法、装置及固态硬盘
CN111752487B (zh) * 2020-06-18 2024-01-12 深圳大普微电子科技有限公司 一种数据恢复方法、装置及固态硬盘

Also Published As

Publication number Publication date
KR20170139730A (ko) 2017-12-20
US20170357461A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
CN107025185B (zh) 数据存储装置及其操作方法
US9785550B1 (en) Data storage device and operating method thereof
US20180157586A1 (en) Data storage device and operating method thereof
US20180143902A1 (en) Data storage device and operating method thereof
CN105808444A (zh) 存储装置及非易失性存储器的控制方法
US10649840B2 (en) Data storage device performing recovery operation after sudden power-off and operating method thereof
CN109508142A (zh) 数据存储装置及其操作方法
CN107507638A (zh) 数据存储装置及其操作方法
CN107492394A (zh) 数据存储装置及其操作方法
CN112749101A (zh) 控制器和存储器系统
CN107045484B (zh) 数据存储装置
US10310983B2 (en) Data storage device and operating method thereof
KR20180042699A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110362423A (zh) 优化恢复性能的数据存储装置、操作方法以及存储系统
US10248503B2 (en) Data storage device and operating method thereof
CN109901789A (zh) 数据存储装置、该数据存储装置的操作方法以及存储系统
KR102523967B1 (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
CN108376051A (zh) 数据存储装置
US10606485B2 (en) Nonvolatile memory device, data storage device and operating method thereof
KR20180081239A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170045406A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN114595095A (zh) 存储器系统及存储器系统的控制器
KR102507769B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109933282A (zh) 存储器系统及其操作方法
KR20170133116A (ko) 전자 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171219

WD01 Invention patent application deemed withdrawn after publication