CN109933282A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109933282A
CN109933282A CN201811257990.1A CN201811257990A CN109933282A CN 109933282 A CN109933282 A CN 109933282A CN 201811257990 A CN201811257990 A CN 201811257990A CN 109933282 A CN109933282 A CN 109933282A
Authority
CN
China
Prior art keywords
superblock
benign
block
controller
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811257990.1A
Other languages
English (en)
Other versions
CN109933282B (zh
Inventor
朴振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109933282A publication Critical patent/CN109933282A/zh
Application granted granted Critical
Publication of CN109933282B publication Critical patent/CN109933282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种存储器系统，该存储器系统包括：多个非易失性存储器装置，其每一个包括多个存储块；以及控制器，当确定将执行顺序写入操作时，从形成在非易失性存储器装置上的超级块中选择良性开放超级块，并且对该良性开放超级块执行顺序写入操作。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年12月15日提交的申请号为10-2017-0173561的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种存储器系统，且更特别地，涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统可配置成响应于主机装置的写入请求来存储从主机装置提供的数据。此外，存储器系统可配置成响应于主机装置的读取请求，向主机装置提供存储在存储器系统中的数据。主机装置是一种能够处理数据的电子装置，并且可包括计算机、数码相机、移动电话等。存储器系统可被嵌入到主机装置中，或者单独制造并连接到主机装置。
对改进的电子装置的持续需求要求开发改进的存储器装置。
发明内容
在实施例中，存储器系统可包括：多个非易失性存储器装置，其每一个包括多个存储块；以及控制器，配置成当确定将执行顺序写入操作时，从形成在非易失性存储器装置上的超级块中选择良性开放超级块，并且对良性开放超级块执行顺序写入操作。
在实施例中，存在一种存储器系统的操作方法，该存储器系统包括多个非易失性存储器装置，其每一个包括多个存储块。操作方法可包括：确定将执行顺序写入操作；从形成在非易失性存储器装置上的超级块中选择良性开放超级块；并且对良性开放超级块执行顺序写入操作。
在实施例中，存储器系统可包括：多个存储器装置，包括具有分别来自存储器装置的相同地址的存储块的良性开放超级块；以及控制器，其适于：控制存储器装置以对良性开放超级块执行顺序写入操作；并且控制存储器装置以在对良性开放超级块中的当前存储器单元执行读取操作的同时，对随后的存储器单元执行预读取操作。
在实施例中，一种存储器系统可包括：多个存储器装置，包括连续的第一和第二超级块，这些超级块是良性和开放的，并且其每一个均具有分别来自存储器装置的相同地址的存储块；以及控制器，其适于：控制存储器装置以对第一和第二超级块执行顺序写入操作；并且控制存储器装置以在对第一和第二超级块中的当前存储器单元执行读取操作的同时，对随后的存储器单元执行预读取操作。
从下面结合附图的描述中，本发明的这些和其它特征与优点对于本发明所属领域的普通技术人员将变得显而易见。
附图说明
图1是示出根据实施例的存储器系统的框图。
图2示出了根据实施例的第一非易失性存储器装置执行预读取操作的方法。
图3示出了根据实施例的第一非易失性存储器装置对连续存储块执行预读取操作的方法。
图4是示出根据实施例的形成在第一至第四非易失性存储器装置上的超级块的框图。
图5是示出根据实施例的通过替换坏存储块而形成的超级块的框图。
图6示出了当对替换的存储块执行读取操作时，预读取数据是高速缓存未命中(cache miss)。
图7示出了根据实施例的为顺序写入操作选择良性开放超级块的操作。
图8是示出根据实施例的存储器系统的操作方法的流程图。
图9是示出根据实施例的存储器系统的操作方法的流程图。
图10是示出根据实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图11是示出根据实施例的包括存储器系统的数据处理系统的示图。
图12是示出根据实施例的包括存储器系统的数据处理系统的示图。
图13是示出根据实施例的包括存储器系统的网络系统的示图。
图14是示出根据实施例的包括在存储器系统中的非易失性存储器装置的框图。
具体实施方式
将参照附图通过以下实施例来描述改进的存储器系统和改进的存储器系统的优点和特征以及用于实现这些优点和特征的方法。然而，本公开不仅限于此处描述的实施例，而是可在不同的其它实施例及其变型中实现。提供本实施例仅仅是为了详细描述本公开，使得本公开所属领域的技术人员可容易地实施本公开的技术方案。
实施例不限于附图中所示的特定形状，并且为了清楚起见，各种尺寸和部件可能被放大。在本说明书中，使用了特定的术语。然而，这些术语仅用于描述本公开，并不限制权利要求中描述的本发明公开的含义或范围。
在本说明书中，诸如“和/或”的表达可表示包括在该表达之前/之后列出的一个或多个部件。此外，诸如“连接/联接”的表达可表示一个元件直接连接到另一元件或者通过另一元件间接连接。除非相反提及，否则单数形式的术语可包括复数形式。此外，“包括”和“包含”或“包括有”和“包含有”的含义可指明部件、步骤、操作和元件，但不排除一个或多个其它部件、步骤、操作和元件。
在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
还注意到的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有特别说明，否则结合一个实施例所描述的也被称为特征的元件可以被单独使用或与另一实施例的其它元件组合使用。
在下文中，将参照附图描述本公开的示例性实施例。
图1是示出根据实施例的存储器系统100的框图。
存储器系统100可配置成响应于主机装置(未示出)的写入请求来存储从外部主机装置提供的数据。此外，存储器系统100可配置成响应于主机装置的读取请求，向主机装置提供存储在存储器系统中的数据。
存储器系统100可包括个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC和微型MMC)、各种安全数字卡(SD、迷你SD和微型SD)、通用闪存(UFS)、固态驱动器(SSD)等。
存储器系统100可包括控制器110和存储介质120。
控制器110可控制存储器系统100的全部操作。控制器110可访问存储介质120来处理主机装置的请求。此外，无论主机装置的请求如何，控制器110可访问存储介质120以执行存储器系统100的内部管理操作或后台操作。对存储介质120的访问可包括写入访问和读取访问。也就是说，控制器110可通过控制存储介质120的写入或读取操作来访问存储介质120。
控制器110可访问形成在第一至第四非易失性存储器装置D1至D4上的超级块SP1至SPn。控制器110可从超级块SP1至SPn中选择一个或多个开放超级块，并且使用所选择的开放超级块来存储数据。控制器110可仅将数据存储在开放超级块中。当开放超级块不再具有空的存储器单元并因此变得封闭时，控制器110可选择另一开放超级块来使用。
当确定将执行顺序写入操作时，控制器110可从超级块SP1至SPn中选择一个良性开放超级块。良性开放超级块可包括在第一至第四非易失性存储器装置D1至D4中具有相同块地址的开放存储块(未示出)。良性开放超级块可包括正常存储块(未示出)且其中没有替换的存储块。将详细描述良性开放超级块。
当确定将执行顺序读取操作时，控制器110可控制第一至第四非易失性存储器装置D1至D4中的每一个在执行读取操作的同时执行预读取操作。在执行当前读取操作同时的预读取操作期间，第一至第四非易失性存储器装置D1至D4将预期随后将通过一读取操作读取、即紧接在当前读取操作之后读取的数据缓冲在缓冲区域BR(参见图2)中。当预读取数据是后续读取操作期间的高速缓存命中(cache hit)时，预读取数据可作为后续读取操作的结果而被直接输出到控制器110。根据本实施例，控制器110选择良性开放超级块来执行顺序写入操作，因此可将预读取数据的高速缓存命中率保持在较高命中率。稍后将详细描述预读取操作。
根据控制器110的控制，存储介质120可存储从控制器110传输的数据，或者读取存储在控制器110中的数据并将读取数据传输到控制器110。
存储介质120可包括第一至第四非易失性存储器装置D1至D4。根据控制器110的控制，第一至第四非易失性存储器装置D1至D4中的每一个可在执行读取操作的同时执行预读取操作。第一至第四非易失性存储器装置D1至D4中的每一个可对作为当前读取操作的目标的存储器单元之后的存储器单元执行预读取操作。
非易失性存储器装置可包括诸如NAND闪存或NOR闪存的闪速存储器、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
图1示出了存储介质120包括第一至第四非易失性存储器装置D1至D4，但包括在存储介质120中的非易失性存储器装置的数量不限于此。
图2示出了根据本发明的实施例的第一非易失性存储器装置D1的预读取操作方法。可以与第一非易失性存储器装置D1相似的方式配置和操作图1的第二至第四非易失性存储器装置D2至D4。
参照图2，第一非易失性存储器装置D1可包括主区域MR和缓冲区域BR。
主区域MR表示存储数据的区域。尽管未示出，但是主区域MR可包括多个存储器单元。存储器单元中的每一个可存储一个或多个数据位。
缓冲区域BR表示其中临时存储即缓冲从控制器110传输以便存储在主区域MR中的数据或从主区域MR读取以便输出到控制器110中的数据的区域。
第一非易失性存储器装置D1可根据控制器110的控制对存储块BK11的存储器单元MU11执行读取操作。因此，存储在存储器单元MU11中的数据DT11可被读取到缓冲区域BR中，然后输出到控制器110。
在对存储器单元MU11执行读取操作的同时，第一非易失性存储器装置D1可根据控制器110的控制对存储器单元MU12执行预读取操作。存储器单元MU12可以是继存储器单元MU11之后的一个存储器单元。因此，在对存储器单元MU11的读取操作期间，存储在存储器单元MU12中的数据DT12可被预读取到缓冲区域BR中。可在将数据DT12之前读取的数据DT11输出到控制器110的同时执行预读取操作。因此，预读取操作可不需要另外的操作时间。
然后，当缓冲区域BR的预读取数据DT12是主机装置请求的数据时，即，当预读取数据DT12被确定为对存储器单元MU11的读取操作之后(紧接其后)执行的读取操作的“高速缓存命中”时，控制器110可控制第一非易失性存储器装置D1将预读取数据DT12作为后续读取操作的结果输出。因此，将数据从存储器单元MU12读取到缓冲区域BR中通常所需的时间在后续读取操作期间并非是必要的。
另一方面，当缓冲区域BR的预读取数据DT12不是主机装置请求的数据时，即，当预读取数据DT12被确定为对存储器单元MU11的读取操作之后的读取操作的“高速缓存未命中”时，控制器110可控制第一非易失性存储器装置D1忽略预读取数据DT2，并且读取在后续读取操作期间实际请求的数据。
在其上执行预读取操作的存储器单元MU12可对应于在其上在当前执行读取操作的存储器单元MU11之后的存储器单元。在本说明书中，当一个存储器单元接着另一个存储器单元时，这可表示存储器单元的物理地址是连续地址。
当确定主机装置传输顺序读取请求时，可执行预读取操作。一种用于确定是否正在传输顺序读取操作的方法可基于用于确定/估计主机装置的工作负载的各种公知的方法。顺序读取请求可涉及对其执行了顺序写入操作的数据。此外，因为顺序写入操作是对连续地址执行的，所以预读取操作可对连续地址执行。
每当指示第一非易失性存储器装置D1执行读取操作时，控制器110可指示第一非易失性存储器装置D1在读取请求被确定为顺序的同时执行预读取操作。
在另一实施例中，控制器110最初可向第一非易失性存储器装置D1提供仅一条指令，使得第一非易失性存储器装置D1默认地同时执行读取操作和预读取操作。然后，当确定不需要预读取操作时，控制器110可指示第一非易失性存储器装置D1不执行预读取操作。
图3示出了根据实施例的第一非易失性存储器装置D1对连续存储块BK12执行预读取操作的方法。
参照图3，第一非易失性存储器装置D1可根据控制器110的控制对存储器单元MU1m执行读取操作。因此，存储在存储器单元MU1m中的存储数据DT1m可被读取到缓冲区域BR中，然后输出到控制器110。
存储器单元MU1m可以是存储块BK11的最后一个存储器单元。也就是说，存储器单元MU1m可具有存储块BK11中的最后一个地址。
在这种情况下，第一非易失性存储器装置D1可在存储块BK11之后对存储块BK12的第一存储器单元MU21执行预读取操作。存储块BK11和BK12的物理块地址可以是连续的。存储器单元MU12可具有存储块BK12中的第一地址。
图4是示出根据实施例的形成在第一至第四非易失性存储器装置D1至D4上的超级块SP11和SP12的框图。
参照图4，控制器110可在第一至第四非易失性存储器装置D1至D4上形成超级块SP1。超级块SP11可包括来自第一至第四非易失性存储器装置D1至D4中的每一个的一个存储块。在另一实施例中，超级块SP11可包括分别来自第一至第四非易失性存储器装置D1至D4的两个或更多个存储块。控制器110可并行地，即可同时地对包括在超级块SP11中的存储块BK11至BK41执行写入操作。
包括在单个超级块SP11中的存储块BK11至BK41可在各个第一至第四非易失性存储器装置D1至D4中具有相同的块地址。
控制器110可以与超级块SP11相似的方式形成超级块SP12。超级块SP12可包括存储块BK12至BK42。包括在超级块SP11和SP12中的所有存储块可以是正常块。
控制器110可管理与超级块SP11和SP12相关的信息，即超级块信息。超级块信息可包括与包括在超级块SP11和SP12中的存储块相关的信息。超级块信息可在生产存储器系统100时生成，并且在存储器系统100的操作期间改变。
如上所述，控制器110可选择一个或多个开放超级块，并且使用所选择的开放超级块来存储数据。所选择的开放超级块可接续先前使用且由此变为封闭的超级块。连续超级块可以是具有连续的块地址的存储块。也就是说，当包括在第一至第四非易失性存储器装置D1至D4中的超级块SP11和SP12中的存储块具有连续的块地址时，超级块SP11和SP12可彼此接续。
图5是示出根据本实施例的通过替换坏存储块BK33所形成的超级块SP13和SP14的框图。
参照图5，第三非易失性存储器装置D3可包括坏存储块BK33。在这种情况下，控制器110可使用第三非易失性存储器装置D3中的正常存储块BK35替代坏存储块BK33来形成超级块。正常存储块BK35可以是替换坏存储块BK33的存储块。超级块SP13可包括分别具有与第一、第二和第四非易失性存储器装置D1、D2和D4中的坏存储块BK33相同地址的存储块BK13、BK23和BK43。
控制器110可使用第一至第四非易失性存储器装置D1至D4的正常存储块BK14至BK44来形成超级块14。包括在超级块SP14中的正常存储块BK14至BK44可具有相同的块地址。
除坏存储块BK33之外，超级块SP13和SP14可包括第一至第四非易失性存储器装置D1至D4中的在连续块地址处的存储块。也就是说，超级块SP13和SP14可彼此接续，同时被相继打开。
图6示出了当对替换的存储块BK35执行读取操作时，预读取数据是高速缓存未命中。图6示出了图5的超级块SP13和SP14。
参照图6，假设超级块SP13和SP14中由连续的逻辑地址LA11至LA18表示的存储器单元存储逻辑地址LA11至LA18的顺序数据。此外，假设主机装置传输逻辑地址LA11至LA18的顺序读取请求。
第一至第四非易失性存储器装置D1至D4可根据控制器110的控制对逻辑地址LA11至LA14的存储器单元执行读取操作。假设逻辑地址LA11至LA14的存储器单元是超级块SP13中的存储块BK13、BK23、BK35和BK43中的最后的存储器单元。
当第一至第四非易失性存储器装置D1至D4根据控制器110的控制执行预读取操作时，第一至第四非易失性存储器装置D1至D4可分别选择继存储块BK13、BK23、BK35和BK43之后的存储块BK14、BK24、BK36和BK44。第一至第四非易失性存储器装置D1至D4可对存储块BK14、BK24、BK36和BK44的第一存储器单元，即对逻辑地址LA15、LA16、LA50和LA18的存储器单元执行预读取操作，这些存储器单元分别与形成超级存储块SP13的存储块BK13、BK23、BK35和BK43中的逻辑地址LA11、LA12、LA13和LA14的存储器单元连续。注意的是，分别包括逻辑地址LA15、LA16、LA50和LA18的存储器单元的存储块BK14、BK24、BK36和BK44并非来自超级存储块SP14。
在这种情况下，逻辑地址LA15至LA18的存储器单元可随后根据顺序读取请求而被读取。因此，通过第一、第二和第四非易失性存储器装置D1、D2和D4对逻辑地址LA15、LA16和LA18的存储器单元的预读取操作而预读取的数据可以是高速缓存命中。然而，通过第三非易失性存储器装置D3对逻辑地址LA50的存储器单元的预读取操作而预读取的数据可以是高速缓存未命中。当预读取的数据是高速缓存未命中时，顺序读取请求的响应速度可能会变慢。
图7示出了根据本发明的实施例的选择良性开放超级块SP11和SP12以执行顺序写入操作的操作。
为了将预读取操作的高速缓存命中率保持在较高的比率，控制器110可选择不包括替换存储块的开放超级块，即选择良性开放超级块来执行顺序写入操作。因此，良性开放超级块仅包括正常存储块，而没有任何替换存储块。良性开放超级块可包括在各个第一至第四非易失性存储器装置D1至D4中具有相同块地址的存储块。
为了确定哪个超级块是良性开放超级块，控制器110可参考包括关于是否使用了替换存储块的信息的超级块信息。
在实施例中，当选择开放超级块时，控制器110可在预测将执行顺序写入操作的情况下选择良性开放超级块。可基于估计主机装置的工作负载的各种公知的方法来实现预测顺序写入操作的方法。
在另一实施例中，当确定将执行顺序写入操作时，控制器110可选择继待封闭的超级块之后的良性开放超级块。然而，当继待封闭的超级块之后的超级块并非良性超级块时，控制器110可选择下一后续的良性开放超级块。
在另一实施例中，控制器110可确定当对两个或更多个超级块执行顺序写入操作时将选择的连续良性开放超级块的数量。在这种情况下，控制器110可从确定数量的连续良性开放超级块中选择第一良性开放超级块。
因此，参照图7，当针对两个超级存储块调度顺序写入操作时，可选择良性开放超级块SP11和SP12。假设良性开放超级块SP11的最后存储器单元和良性开放超级块S12的第一存储器单元可对应于连续的逻辑地址LA1至LA8。
根据控制器110的控制，第一至第四非易失性存储器装置D1至D4可根据控制器110的控制在对逻辑地址LA1至LA4的存储器单元执行读取操作的同时，对逻辑地址LA5至LA8的存储器单元执行预读取操作。因此，通过对逻辑地址LA5至LA8的存储器单元的预读取操作而预读取的数据可以在顺序读取操作期间是高速缓存命中。
图8是示出根据本发明的实施例的存储器系统100的操作方法的流程图。
参照图8，在步骤S110中，控制器110可确定将执行顺序写入操作。顺序写入操作可表示对由主机装置分配了连续逻辑地址的数据的写入操作。
在步骤S120中，控制器110可在存储介质120的超级块SP1至SPn中选择良性开放超级块。良性开放超级块可包括在各个第一至第四非易失性存储器装置D1至D4中具有相同块地址的存储块。在第一至第四非易失性存储器装置D1至D4中，良性开放超级块可包括正常存储块而不具有替换存储块。
控制器110可从选择中排除包括替换存储块的超级块。控制器110可通过参考超级块信息来选择良性开放超级块。超级块信息可包括关于超级块中的每一个是否包括替换存储块的信息。
当在继待封闭的第一超级块之后的第二超级块是良性和开放的时，控制器110可选择第二超级块。当第二超级块并非良性时，控制器110可不选择第二超级块，而根据第三超级块的良性性选择该第三超级块，，该第三超级块是开放的并继第二超级块之后。
当超级块中预定数量的连续超级块都是良性且开放时，控制器110可选择连续超级块中的第一超级块。
在步骤S130中，控制器110可对所选择的良性开放超级块执行顺序写入操作。
图9是示出根据本发明的实施例的存储器系统100的操作方法的流程图。
参照图9，在步骤S210中，控制器110可确定将执行顺序读取操作。
在步骤S220中，控制器110可控制第一至第四非易失性存储器装置D1至D4中的每一个在对当前存储器单元执行读取操作的同时，对随后的存储器单元执行预读取操作。第一至第四非易失性存储器装置D1至D4中的每一个可对继执行了读取操作的存储器单元之后的存储器单元执行预读取操作。当控制器110对良性开放超级块执行顺序写入操作时，可将预读取操作的高速缓存命中率保持在较高的比率。
图10是示出根据本发明的实施例的包括固态驱动器(SSD)1200的数据处理系统1000的示图。参照图10，数据处理系统1000可包括主机装置1100和SSD 1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可以与图1所示的控制器110相同的方式来配置。
控制器1210可包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口单元1211可根据主机装置1100的协议来对主机装置1100和SSD 1200进行接口连接。例如，主机接口单元1211可通过诸如以下的标准接口协议中的任何一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e)和通用闪速存储(UFS)。
控制单元1212可分析和处理从主机装置1100接收的信号SGL。控制单元1212可根据用于驱动SDD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作驱动这种固件或软件的工作存储器。
ECC单元1214可生成待被传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可基于奇偶校验数据来检测从非易失性存储器装置1231至123n中的至少一个读取的数据中的错误。如果检测到的错误在可校正范围内，ECC单元1214可校正检测到的错误。
存储器接口单元1215可根据控制单元1212的控制将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n中的至少一个。此外，存储器接口单元1215可根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的至少一个中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。被临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制被传输到主机装置1100或非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每一个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电力PWR提供至SSD1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可进行供电以使SSD 1200正常地结束。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100和SSD 1200之间的接口连接方案而通过各种类型的连接器配置。
电源连接器1260可根据主机装置1100的供电方案而通过各种类型的连接器配置。
图11是示出根据本发明的实施例的包括存储器系统2200的数据处理系统2000的示图。参照图11，数据处理系统2000可包括主机装置2100和存储器系统2200。
主机装置2100可以诸如印制电路板的板形式来配置。虽然未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可被安装到连接端子2110。
存储器系统2200可以诸如印制电路板的板形式来配置。存储器系统2200可被称为存储器模块或存储卡。存储器系统2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制存储器系统2200的一般操作。控制器2210可以与图10所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作存储器系统2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可在主机装置2100与存储器系统2200之间传输。连接端子2250可根据主机装置2100与存储器系统2200之间的接口连接方案而被配置成各种类型。连接端子2250可被设置在存储器系统2200的任何一侧。
图12是示出根据本发明的实施例的包括存储器系统3200的数据处理系统3000的示图。参照图12，数据处理系统3000可包括主机装置3100和存储器系统3200。
主机装置3100可以诸如印制电路板的板形式来配置。虽然未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以表面安装型封装的形式来配置。存储器系统3200可通过焊球3250安装到主机装置3100。存储器系统3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图10所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读取的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作存储器系统3200的存储介质。
图13是示出根据本发明的实施例的包括存储器系统4200的网络系统4000的示图。参照图13，网络系统4000可包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可存储从多个客户端系统4410至4430提供的数据。再例如，服务器系统4300可将数据提供给多个客户端系统4410至4430。
服务器系统4300可包括主机装置4100和存储器系统4200。存储器系统4200可由图1所示的存储器系统100、图10所示的存储器系统1200、图11所示的存储器系统2200或图12所示的存储器系统3200来配置。
图14是示出根据本发明的实施例的包括在存储器系统中的非易失性存储器装置300的框图。参照图14，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可包括设置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域中的存储器单元MC。
行解码器320可通过字线WL1至WLm而与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来进行操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn而与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块330可操作为写入驱动器，该写入驱动器在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块330可操作为读出放大器，该读出放大器在读取操作中从存储器单元阵列310读出数据。
列解码器340可根据控制逻辑360的控制来进行操作。列解码器340可对由外部装置提供的地址进行解码。列解码器340可基于解码结果将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压发生器350可生成将用于非易失性存储器装置300的内部操作的电压。通过电压发生器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，可将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区域。再例如，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可控制非易失性存储器装置300的操作，例如非易失性存储器装置300的读取操作、写入操作和擦除操作。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解，所描述的实施例仅为示例。因此，本文所述的数据存储装置的操作方法不应基于所述实施例而受到限制。

Claims (20)

1.一种存储器系统，其包括：
多个非易失性存储器装置，每一个非易失性存储器装置包括多个存储块；以及
控制器，当确定将执行顺序写入操作时，所述控制器从形成在所述非易失性存储器装置上的超级块中选择良性开放超级块，并且对所述良性开放超级块执行所述顺序写入操作。
2.根据权利要求1所述的存储器系统，其中所述良性开放超级块包括所述非易失性存储器装置中具有相同块地址的存储块。
3.根据权利要求1所述的存储器系统，其中所述良性开放超级块包括所述非易失性存储器装置中的正常存储块而不含替换存储块。
4.根据权利要求1所述的存储器系统，其中所述控制器从所述选择中排除包括替换存储块的超级块。
5.根据权利要求4所述的存储器系统，其中所述控制器通过参考超级块信息来选择所述良性开放超级块，并且
所述超级块信息包括与所述超级块中的每一个是否包括所述替换存储块相关的信息。
6.根据权利要求1所述的存储器系统，其中当继待封闭的第一超级块之后的第二超级块为良性时，所述控制器选择所述第二超级块作为所述良性开放超级块，并且当所述第二超级块为非良性时，所述控制器不选择所述第二超级块而是根据继所述第二超级块之后的所述第三超级块的良性选择所述第三超级块作为所述良性开放超级块。
7.根据权利要求1所述的存储器系统，其中当所述超级块中的预定数量的连续超级块都为良性时，所述控制器选择所述连续超级块中的第一超级块作为所述良性开放超级块。
8.根据权利要求1所述的存储器系统，其中当确定将执行顺序读取操作时，所述控制器控制所述非易失性存储器装置中的每一个在执行读取操作的同时执行预读取操作。
9.根据权利要求8所述的存储器系统，其中所述非易失性存储器装置中的每一个对继执行所述读取操作的第一存储器单元之后的第二存储器单元执行预读取操作。
10.一种存储器系统的操作方法，所述存储器系统包括多个非易失性存储器装置，所述非易失性存储器装置中的每一个包括多个存储块，所述操作方法包括：
确定将执行顺序写入操作；
从形成在所述非易失性存储器装置上的超级块中选择良性开放超级块；并且
对所述良性开放超级块执行所述顺序写入操作。
11.根据权利要求10所述的操作方法，其中选择所述良性开放超级块包括选择所述非易失性存储器装置中包括具有相同块地址的存储块的超级块作为所述良性开放超级块。
12.根据权利要求10所述的操作方法，其中选择所述良性开放超级块包括选择所述非易失性存储器装置中包括正常存储块而不具有替换存储块的超级块作为所述良性开放超级块。
13.根据权利要求10所述的操作方法，其中选择所述良性开放超级块包括从所述选择中排除包括替换存储块的超级块。
14.根据权利要求13所述的操作方法，其中选择所述良性开放超级块包括通过参考超级块信息来选择所述良性开放超级块，
其中所述超级块信息包括与所述超级块中的每一个是否包括所述替换存储块相关的信息。
15.根据权利要求10所述的操作方法，其中选择所述良性开放超级块包括：
当继待封闭的第一超级块之后的第二超级块为良性时，选择所述第二超级块作为所述良性开放超级块；并且
当所述第二超级块为非良性时，不选择所述第二超级块，而根据继所述第二超级块之后的所述第三超级块的良性选择所述第三超级块作为所述良性开放超级块。
16.根据权利要求10所述的操作方法，其中选择所述良性开放超级块包括当所述超级块中预定数量的连续超级块都是良性的时，选择所述连续超级块中的第一超级块作为良性开放超级块。
17.根据权利要求10所述的操作方法，其进一步包括当确定将执行顺序读取操作时，控制所述非易失性存储器装置中的每一个在执行读取操作的同时执行预读取操作。
18.根据权利要求17所述的操作方法，其进一步包括通过所述非易失性存储器装置中的每一个对继执行所述读取操作的第一存储器单元之后的第二存储器单元执行预读取操作。
19.一种存储器系统，其包括：
多个存储器装置，包括良性开放超级块，所述良性开放超级块具有分别来自所述存储器装置的相同地址的存储块；以及
控制器，所述控制器：
控制所述存储器装置对所述良性开放超级块执行顺序写入操作；并且
控制所述存储器装置在对所述良性开放超级块中的当前存储器单元执行读取操作的同时，对随后的存储器单元执行预读取操作。
20.一种存储器系统，其包括：
多个存储器装置，其包括均为良性且开放的连续的第一超级块和第二超级块，并且所述第一超级块和所述第二超级块中的每一个具有分别来自存储器装置的相同地址的存储块；以及
控制器，所述控制器：
控制所述存储器装置对所述第一超级块和所述第二超级块执行顺序写入操作；并且
控制所述存储器装置在对所述第一超级块和所述第二超级块中的当前存储器单元执行读取操作的同时，对随后的存储器单元执行预读取操作。
CN201811257990.1A 2017-12-15 2018-10-26 存储器系统及其操作方法 Active CN109933282B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0173561 2017-12-15
KR1020170173561A KR20190072306A (ko) 2017-12-15 2017-12-15 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN109933282A true CN109933282A (zh) 2019-06-25
CN109933282B CN109933282B (zh) 2022-05-24

Family

ID=66816058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811257990.1A Active CN109933282B (zh) 2017-12-15 2018-10-26 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10628067B2 (zh)
KR (1) KR20190072306A (zh)
CN (1) CN109933282B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101622608A (zh) * 2007-12-28 2010-01-06 株式会社东芝 存储器系统
US7849257B1 (en) * 2005-01-06 2010-12-07 Zhe Khi Pak Method and apparatus for storing and retrieving data
US20160283157A1 (en) * 2015-03-23 2016-09-29 Kabushiki Kaisha Toshiba Memory device
CN106098089A (zh) * 2015-04-27 2016-11-09 爱思开海力士有限公司 存储系统及其操作方法
CN107239228A (zh) * 2015-03-26 2017-10-10 爱思开海力士有限公司 提高重建效率的存储器系统和操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144516A1 (en) 2003-12-30 2005-06-30 Gonzalez Carlos J. Adaptive deterministic grouping of blocks into multi-block units
US10338841B2 (en) * 2017-06-27 2019-07-02 Western Digital Technologies, Inc. Block management for data streams

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849257B1 (en) * 2005-01-06 2010-12-07 Zhe Khi Pak Method and apparatus for storing and retrieving data
CN101622608A (zh) * 2007-12-28 2010-01-06 株式会社东芝 存储器系统
US20160283157A1 (en) * 2015-03-23 2016-09-29 Kabushiki Kaisha Toshiba Memory device
CN107239228A (zh) * 2015-03-26 2017-10-10 爱思开海力士有限公司 提高重建效率的存储器系统和操作方法
CN106098089A (zh) * 2015-04-27 2016-11-09 爱思开海力士有限公司 存储系统及其操作方法

Also Published As

Publication number Publication date
US10628067B2 (en) 2020-04-21
KR20190072306A (ko) 2019-06-25
CN109933282B (zh) 2022-05-24
US20190187901A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
CN108280033A (zh) 数据存储设备及其操作方法
CN107799149A (zh) 数据存储装置及其操作方法
CN108062962A (zh) 数据存储装置及其操作方法
CN108932107A (zh) 数据存储装置及其操作方法
KR20190120573A (ko) 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법
CN109426627A (zh) 数据存储装置及其操作方法
CN109147854A (zh) 数据存储装置及其操作方法
CN110286847A (zh) 数据存储装置及其操作方法
CN110047538A (zh) 存储器系统及其操作方法
CN109426442A (zh) 数据存储装置及其操作方法
CN110362423B (zh) 优化恢复性能的数据存储装置、操作方法以及存储系统
CN110389907B (zh) 电子装置
CN109960466A (zh) 存储器系统及其操作方法
CN112835514B (zh) 存储器系统
CN109901789A (zh) 数据存储装置、该数据存储装置的操作方法以及存储系统
CN110083305A (zh) 存储器系统及其操作方法
CN109426453A (zh) 数据存储装置及其操作方法
CN109240949A (zh) 数据存储装置及其操作方法
CN107219998B (zh) 数据存储装置及其操作方法
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
CN109933282A (zh) 存储器系统及其操作方法
CN109840224A (zh) 存储器系统及其操作方法
US20190278703A1 (en) Memory system, operating method thereof and electronic device
US11416263B1 (en) Boosted boot procedure by background re-arrangement of read patterns
CN109726140A (zh) 非易失性存储器件及其操作方法以及存储设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant