CN107463041A - 阵列基板的外围电路结构 - Google Patents

Abstract

本发明公开了一种阵列基板的外围电路结构，其包括第一GOA电路、第一阵列测试焊盘、第二GOA电路、第二阵列测试焊盘以及HVA制程线路；所述第一阵列测试焊盘和第二阵列测试焊盘分别通过第一连接线和第二连接线连接到HVA制程线路；其中，从所述第一阵列测试焊盘为起点，依次经由第一连接线、HVA制程线路、第二连接线连接至第二阵列测试焊盘形成的电路线路上设置有电路断点，所述电路断点上预设有焊接点位，所述焊接点位用于在进行焊接工艺后将所述电路断点电性连通。本发明实现了针对两个GOA电路的分别独立测试，从而避免了漏检现象的出现。此外，本发明在HVA制程中又可以采用双驱动模式，有利于提升HVA制程的固化效果。

Description

阵列基板的外围电路结构

技术领域

本发明涉及显示器技术领域，具体涉及一种阵列基板的外围电路结构。

背景技术

在现有的显示面板技术中，GOA(Gate-driver On Array)技术因为能够减小面板边框的尺寸，具有降低成本的优势，已经在液晶面板设计中得到了广泛的应用。

由于GOA电路是由a-Si TFT器件构成，而a-Si TFT器件的驱动能力相对较弱，因此大尺寸的GOA型显示面板一般都采用双边驱动的设计。图1是一个双边驱动的GOA型液晶显示面板的架构示意图，这是一个具有四路时钟信号(CK1至CK4)的GOA电路示意图。位于图1中间的虚线框表示液晶显示面板的显示区域。图中第1级至第7级分别表示第一级GOA电路单元至第七级GOA电路单元。G1至G7则分别表示第一级GOA电路单元的栅极线至第七级GOA电路单元的栅极线。ST1表示第一级GOA电路单元发给第三级GOA电路单元的信号，该信号用于将第三级GOA电路单元的Q点电位提升，ST3表示第三级GOA电路单元发给第一级GOA电路单元的信号，该信号用于将第一级GOA电路单元的Q点电位拉低；以此类推，其他两级GOA电路单元之间的ST信号的作用与ST1和ST3是相同的原理。两个GOA电路位于显示区域的左右两侧，两侧的GOA电路关于显示区域是对称的，每侧的GOA电路包含多级GOA单元。每条栅极线同时连接左右两个GOA电路，例如图1中的栅极线G1同时连接左右两侧的第一级GOA电路单元，栅极线G2同时连接左右两侧的第二级GOA电路单元。

当面板正常工作时，左右两侧GOA电路中的第一级GOA电路单元输出相同的栅极脉冲波形，左右两侧GOA电路中的第二级GOA电路单元输出相同的栅极脉冲波形。以此类推，左右两侧GOA电路中的第n级GOA电路单元输出相同的栅极脉冲波形。采用双边驱动设计后，栅极线的最大RC负载会减小至单边驱动情况下的1/4，这样对提升液晶显示器的显示品质是非常有利的。

图2是图1中的显示面板对应的阵列基板在生产制作时的外围电路连接示意图。最外围的是HVA焊盘(HVA Pad)1a、1b和HVA制程线路(HVA Circuit)2。具体地，HVA焊盘1a、1b和HVA制程线路2是用于进行高垂直排列配向(High Vertical Alignment Curing)工艺，HVA Curing工艺主要是利用液晶中的高分子在紫外光和电压共同作用下聚合，并对液晶实现自动配向。在进行液晶像素的HVA制程时，信号源的探针(Probe)扎在HVA焊盘1a、1b上，通过HVA制程线路2给面板内部加信号以完成HVA制程。位于HVA制程线路2内侧的是阵列测试焊盘(Array Test Pad)3a、3b和短路棒(Shorting Bar)4。同样地，在GOA测试制程时，信号源的探针扎在阵列测试焊盘3a、3b上，向GOA电路5a、5b提供测试信号。两组阵列测试焊盘3a、3b分别对应两侧的GOA电路5a、5b。另外，HVA制程线路2和阵列测试焊盘3a、3b是连通的，这样设计的优点在于通过对GOA测试制程段的检查就可以测试出HVA线路是否发生了异常，对后续制程良率的提升是非常有帮助的。

采用图2中的线路设计后，两组阵列测试焊盘3a、3b并不是独立的，而是通过HVA制程线路2连接在一起。这样会导致在GOA测试制程时，任何情况下两侧的GOA电路都会被加上信号并输出栅极脉冲波形。这种测试方式的局限性就在于，当左右两侧中某一侧的GOA电路失效不能工作时，另外一侧的GOA电路仍然能够输出栅极脉冲信号。而GOA测试是通过面板内部的像素来进行检查的。这样，一侧GOA电路失效后，只要另外一侧的GOA电路正常输出栅极脉冲波形，面板内的像素也能够工作，这样就无法检出其中一侧的GOA电路失效，造成漏检或者误检，对制程的良率会造成不利的影响。

为了解决前面提到的GOA测试制程中的漏检问题，现有的做法是将一侧的阵列测试焊盘与HVA制程线路2的连接处断开。如图3所示，将右侧的阵列测试焊盘3b与HVA制程线路2的断开，而左侧的阵列测试焊盘3a与HVA制程线路2的保持电性连接，这样就可以分别独立地测试左右两侧的GOA电路5a、5b，解决了GOA测试制程阶段的漏检问题。但是这种电路结构所产生的弊端就是：由于只有左侧的阵列测试焊盘3a与HVA制程线路2的保持电性连接，在进行HVA制程时整个面板只能通过单边送信号进行制程。当面板尺寸较大时，RC延时非常严重，从而对HVA制程会造成不利的影响。

因此，现有技术还有待于改进和发展。

发明内容

有鉴于此，本发明提供了一种阵列基板的外围电路结构，所述外围电路结构可以使得在GOA测试制程时能够针对每一侧的GOA电路进行检查，也可以在HVA制程时对液晶面板两侧同时加信号进行制程(从而可降低RC负载)，提升制程的良率。

为了达到上述的目的，本发明采用了如下的技术方案：

一种阵列基板的外围电路结构，所述阵列基板包括显示区域和位于所述显示区域边缘的扇出区域，所述外围电路结构布置在所述扇出区域上，其中，所述外围电路结构包括：相互电性连接的第一GOA电路和第一阵列测试焊盘、相互电性连接的第二GOA电路和第二阵列测试焊盘、HVA制程线路；所述第一阵列测试焊盘通过第一连接线连接到所述HVA制程线路，所述第二阵列测试焊盘通过第二连接线连接到所述HVA制程线路；其中，从所述第一阵列测试焊盘为起点，依次经由所述第一连接线、HVA制程线路、第二连接线连接至所述第二阵列测试焊盘形成的电路线路上设置有电路断点，所述电路断点上预设有焊接点位，所述焊接点位用于在进行焊接工艺后将所述电路断点电性连通。

优选地，所述第二连接线的第一端电性连接到所述HVA制程线路，所述第二连接线的第二端与所述第二阵列测试焊盘相互绝缘形成所述电路断点，所述焊接点位设置在所述第二阵列测试焊盘上，在所述焊接点位进行焊接工艺后，所述第二连接线的第二端与所述第二阵列测试焊盘相互电性连通。

具体地，在对应于所述HVA制程线路、第二连接线以及第二阵列测试焊盘的连接位置，所述阵列基板包括衬底基板，所述第二连接线形成在所述衬底基板上，所述第二连接线上覆设有第一绝缘层，所述HVA制程线路和所述第二阵列测试焊盘相互间隔地设置在所述第一绝缘层上，所述HVA制程线路和所述第二阵列测试焊盘上覆设有第二绝缘层，所述第二绝缘层上设置有第一连接跳线；所述第一连接跳线通过过孔结构将所述第二连接线的第一端电性连接到所述HVA制程线路，所述第二连接线的第二端与所述第二阵列测试焊盘之间由所述第一绝缘层隔离形成所述电路断点。

具体地，所述第二阵列测试焊盘通过短路棒电性连接到的第二GOA电路，所述短路棒与所述第二连接线位于同一结构层中，所述第二绝缘层上还设置有第二连接跳线，所述第二连接跳线通过过孔结构将所述第二阵列测试焊盘电性连接到所述短路棒。

具体地，所述焊接工艺为激光焊接工艺，在所述焊接点位通过激光焊接工艺将所述第一绝缘层击穿，以将所述第二连接线的第二端与所述第二阵列测试焊盘相互电性连通。

优选地，所述电路断点设置在所述HVA制程线路上，所述HVA制程线路被分割为相互绝缘的第一线路段和第二线路段以形成所述电路断点，所述焊接点位设置在所述电路断点上方，在所述焊接点位进行焊接工艺后，所述第一线路段和所述第二线路段相互电性连通。

具体地，在对应于所述HVA制程线路被分割形成所述电路断点的位置，所述阵列基板包括依次设置的衬底基板和第一绝缘层，所述HVA制程线路形成在所述第一绝缘层上，所述HVA制程线路被分割为相互绝缘的第一线路段和第二线路段以形成所述电路断点，所述HVA制程线路上覆设有第二绝缘层，所述第二绝缘层上设置有第三连接线，所述第三连接线横跨所述电路断点并且两端分别与所述第一线路段和第二线路段具有重叠区域，所述焊接点位设置在所述重叠区域上。

具体地，所述焊接工艺为激光焊接工艺，在所述焊接点位通过激光焊接工艺将所述第二绝缘层击穿，以将所述第一线路段和第二线路段分别与所述第三连接线相互电性连通。

具体地，所述第一GOA电路和第二GOA电路分别位于所述显示区域相对的第一侧面和第二侧面，所述第一阵列测试焊盘、第二阵列测试焊盘以及HVA制程线路位于所述显示区域的第三侧面；所述HVA制程线路的第一端延伸至所述第一侧面并在所述第一侧面连接有第一HVA焊盘，所述HVA制程线路的第二端延伸至所述第二侧面并在所述第二侧面连接有第二HVA焊盘。

具体地，所述第一GOA电路和所述第二GOA电路具有相同的电路结构，所述第一GOA电路和所述第二GOA电路分别包括多级GOA电路单元，所述第一GOA电路和所述第二GOA电路的相同一级的GOA电路单元分别连接到所述显示区域中的同一条栅极线。

本发明实施例提供的阵列基板的外围电路结构，在阵列基板制备完成后，其中的两个阵列测试焊盘与HVA制程线路之间的连接线路上是有电路断点，此时，在进行GOA测试制程时可以分别独立地测试左右两侧的GOA电路，解决了GOA测试制程阶段的漏检问题。进一步地，所述外围电路结构中，对应于电路断点的位置又预设有焊接点位，在进行GOA测试制程之后，在所述焊接点位进行焊接工艺后将所述电路断点电性连通，将左右两侧的GOA电路都连接到HVA制程线路，在进行后续的HVA制程时，又可以对液晶面板两侧同时加载信号，采用两侧双驱动模式，从而可以降低HVA制程线路的RC负载，有利于提升HVA制程的固化效果，提高制程的良率。

附图说明

图1是现有技术中采用双边GOA驱动的液晶显示面板的架构示意图；

图2是现有的一种双边GOA驱动的阵列基板的外围电路的结构示意图；

图3是现有的另一种双边GOA驱动的阵列基板的外围电路的结构示意图；

图4是本发明实施例1提供的阵列基板的外围电路结构的结构示意图；

图5是如图4中A部分的放大示意图；

图6是如图5中沿x-x线的剖面结构示意图；

图7是对应图6中在焊接点位进行焊接后的结构示意图；

图8是本发明实施例中的一级GOA电路单元的等效电路图；

图9是如图8的GOA电路单元在进行驱动时输出的信号波形图；

图10本发明实施例2提供的阵列基板的外围电路结构的结构示意图；

图11是如图10中B部分的放大示意图；

图12是如图11中沿y-y线的剖面结构示意图；

图13是对应图12中在焊接点位进行焊接后的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

实施例1

本实施例提供了一种阵列基板的外围电路结构，参阅图4和图5，所述阵列基板10包括显示区域11和位于所述显示区域11边缘的扇出区域12，所述外围电路结构布置在所述扇出区域12上。

具体地，所述外围电路结构包括：相互电性连接的第一GOA电路20a和第一阵列测试焊盘30a、相互电性连接的第二GOA电路20b和第二阵列测试焊盘30b、HVA制程线路40。所述第一阵列测试焊盘30a通过第一连接线50a连接到所述HVA制程线路40，所述第二阵列测试焊盘30b通过第二连接线50b连接到所述HVA制程线路40。在本实施例中，所述第一GOA电路20a和第二GOA电路20b分别位于所述显示区域11相对的第一侧面11a和第二侧面11b，所述第一阵列测试焊盘30a、第二阵列测试焊盘30b以及HVA制程线路40位于所述显示区域11的第三侧面11c。进一步地，所述HVA制程线路40的第一端延伸至所述第一侧面11a并在所述第一侧面11a连接有第一HVA焊盘41a，所述HVA制程线路40的第二端延伸至所述第二侧面11b并在所述第二侧面11b连接有第二HVA焊盘41b。进一步地，所述外围电路结构还包括短路棒60，所述第一阵列测试焊盘30a和所述第二阵列测试焊盘30b通过短路棒60分别电性连接到对应的第一GOA电路20a和第二GOA电路20b。

其中，从所述第一阵列测试焊盘30a为起点，依次经由所述第一连接线50a、HVA制程线路40、第二连接线50b连接至所述第二阵列测试焊盘30b形成的电路线路上设置有电路断点70，所述电路断点70上预设有焊接点位71，所述焊接点位71用于在进行焊接工艺后将所述电路断点70电性连通。具体到本实施例中，如图4和图5所示，所述第二连接线50b的第一端电性连接到所述HVA制程线路40，所述第二连接线50b的第二端与所述第二阵列测试焊盘30b相互绝缘形成所述电路断点70，所述焊接点位71设置在所述第二阵列测试焊盘30b上，在所述焊接点位71进行焊接工艺后，所述第二连接线50b的第二端与所述第二阵列测试焊盘30b相互电性连通。

具体地，如图6所示，在对应于所述HVA制程线路40、第二连接线50b以及第二阵列测试焊盘30b的连接位置，所述阵列基板包括衬底基板100，所述第二连接线50b形成在所述衬底基板100上，所述第二连接线50b上覆设有第一绝缘层200，所述HVA制程线路40和所述第二阵列测试焊盘30b相互间隔地设置在所述第一绝缘层200上，所述HVA制程线路40和所述第二阵列测试焊盘30b上覆设有第二绝缘层300，所述第二绝缘层300上设置有第一连接跳线401。所述第一连接跳线401通过过孔结构将所述第二连接线50b的第一端电性连接到所述HVA制程线路40，所述第二连接线50b的第二端与所述第二阵列测试焊盘30b之间由所述第一绝缘层200隔离形成所述电路断点70，所述焊接点位71设置在所述第二阵列测试焊盘30b上。进一步地，如图6中，所述短路棒60与所述第二连接线50b位于同一结构层中，所述第二绝缘层300上还设置有第二连接跳线402，所述第二连接跳线402通过过孔结构将所述第二阵列测试焊盘30b电性连接到所述短路棒60。

需要说明的是，所述第一阵列测试焊盘30a、第一连接线50a和所述HVA制程线路40之间的连接结构，与如上所述的第二阵列测试焊盘30b、第二连接线50b以及所述HVA制程线路40的连接结构大致相同，唯一的区别在于，所述第一阵列测试焊盘30a与所述第一连接线50a的第二端之间的第一绝缘层200设置有过孔，所述第一阵列测试焊盘30a通过该过孔电性连接到所述第一连接线50a的第二端。如此，所述阵列基板在制备完成后，其外围电路结构的初始状态为：所述第一阵列测试焊盘30a电性连接到所述第一GOA电路20a，并且还电性连接到所述HVA制程线路40；所述第二阵列测试焊盘30b电性连接到所述第二GOA电路20b，但是并没有电性连接到所述HVA制程线路40。所述第一阵列测试焊盘30a和所述第二阵列测试焊盘30b并没有通过HVA制程线路40连通，因此，在阵列工艺完成后，进行GOA测试制程时可以分别独立地测试左右两侧的第一GOA电路20a和第二GOA电路20b，解决了GOA测试制程阶段的漏检问题。

其中，所述第一GOA电路20a和所述第二GOA电路20b具有相同的电路结构，所述第一GOA电路20a和所述第二GOA电路20b分别包括多级GOA电路单元，所述第一GOA电路20a和所述第二GOA电路20b的相同一级的GOA电路单元分别连接到所述显示区域11中的同一条栅极线。所述第一GOA电路20a和所述第二GOA电路20b的具体结构可参阅图1。参阅图8和图9，图8是本实施例中的一级GOA电路单元的等效电路图，该电路和常规的GOA电路单元是完全相同的；图9是如图8的GOA电路单元在进行驱动时输出的信号波形图。在图8中，Q(n)表示第n级GOA电路单元的Q点，Q点表示第n级GOA电路单元与第n+2级GOA电路单元的连接点。如图9中，信号STV用于将第一级GOA电路单元和第二级GOA电路单元的的Q点电位提升，四个CK信号(即CK1、CK2、CK3和CK4)均是时钟信号。LC1和LC2分别是第一下拉电路控制信号和第二下拉电路控制信号。可以看出，LC1和LC2均为低频方波信号，并且LC1和LC2每隔100帧切换一次极性。

在完成GOA测试制程之后，并且在进行后续的HVA制程之前，参阅图7，在所述焊接点位71进行焊接工艺后将所述电路断点70电性连通，具体地，在所述焊接点位71通过激光焊接工艺将所述第一绝缘层击200穿，以将所述第二连接线50b的第二端与所述第二阵列测试焊盘30b相互电性连通。此时，第二阵列测试焊盘30b电性连接至所述HVA制程线路40。需要说明的是，前述提到的所述第一阵列测试焊盘30a、第一连接线50a和所述HVA制程线路40之间的连接结构与图7中进行焊接之后的结构可以看作是完全相同的。

以上在进行焊接工艺之后，左右两侧的第一GOA电路20a和第二GOA电路20b都电性连接到所述HVA制程线路40，在进行后续的HVA制程时，可以对液晶面板两侧同时加载信号，采用两侧双驱动模式，从而可以降低HVA制程线路的RC负载，有利于提升HVA制程的固化效果，提高制程的良率。

实施例2

本实施例与实施例1不同的是，参阅图10和图11，所述电路断点80设置在所述HVA制程线路40上，所述HVA制程线路40被分割为相互绝缘的第一线路段40a和第二线路段40b以形成所述电路断点80，所述焊接点位81设置在所述电路断点80上方，在所述焊接点位81进行焊接工艺后，所述第一线路段40a和所述第二线路段40b相互电性连通。在本实施例中，所述第一阵列测试焊盘30a电性连接到所述第一线路段40a，所述第二阵列测试焊盘30b电性连接到所述第二线路段40b，具体的连接结构可参考实施例1中图7所示的结构。本实施例中的其他电路结构与实施例1中的相同，在此不再重复说明。

具体地，如图11和图12所示，在对应于所述HVA制程线路40被分割形成所述电路断点80的位置，所述阵列基板包括依次设置的衬底基板100和第一绝缘层200，所述HVA制程线路40形成在所述第一绝缘层100上，所述HVA制程线路40被分割为相互绝缘的第一线路段40a和第二线路段40b以形成所述电路断点80，所述HVA制程线路40上覆设有第二绝缘层300，所述第二绝缘层300上设置有第三连接线90，所述第三连接线90横跨所述电路断点80并且两端分别与所述第一线路段40a和第二线路段40b具有重叠区域，所述焊接点位81设置在所述重叠区域上。

如此，所述阵列基板在制备完成后，其外围电路结构的初始状态为：所述第一阵列测试焊盘30a和所述第二阵列测试焊盘30b是相互独立的，在阵列工艺完成后，进行GOA测试制程时可以分别独立地测试左右两侧的第一GOA电路20a和第二GOA电路20b，解决了GOA测试制程阶段的漏检问题。

在完成GOA测试制程之后，并且在进行后续的HVA制程之前，参阅图13，在所述焊接点位81进行焊接工艺后将所述电路断点80电性连通，具体地，在所述焊接点位81通过激光焊接工艺将所述第二绝缘层击300穿，以将所述第一线路段40a和第二线路段40b分别与所述第三连接线90相互电性连通。以上在进行焊接工艺之后，在进行后续的HVA制程时，可以对液晶面板两侧同时加载信号，采用两侧双驱动模式，从而可以降低HVA制程线路的RC负载，有利于提升HVA制程的固化效果，提高制程的良率。

综上所述，本发明实施例提供的阵列基板的外围电路结构，在阵列基板制备完成后，其中的两个阵列测试焊盘与HVA制程线路之间的连接线路上是有电路断点，此时，在进行GOA测试制程时可以分别独立地测试左右两侧的GOA电路，解决了GOA测试制程阶段的漏检问题。进一步地，所述外围电路结构中，对应于电路断点的位置又预设有焊接点位，在进行GOA测试制程之后，在所述焊接点位进行焊接工艺后将所述电路断点电性连通，将左右两侧的GOA电路都连接到HVA制程线路，在进行后续的HVA制程时，又可以对液晶面板两侧同时加载信号，采用两侧双驱动模式，从而可以降低HVA制程线路的RC负载，有利于提升HVA制程的固化效果，提高制程的良率。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种阵列基板的外围电路结构，所述阵列基板包括显示区域和位于所述显示区域边缘的扇出区域，所述外围电路结构布置在所述扇出区域上，其特征在于，所述外围电路结构包括：相互电性连接的第一GOA电路和第一阵列测试焊盘、相互电性连接的第二GOA电路和第二阵列测试焊盘、HVA制程线路；所述第一阵列测试焊盘通过第一连接线连接到所述HVA制程线路，所述第二阵列测试焊盘通过第二连接线连接到所述HVA制程线路；

其中，从所述第一阵列测试焊盘为起点，依次经由所述第一连接线、HVA制程线路、第二连接线连接至所述第二阵列测试焊盘形成的电路线路上设置有电路断点，所述电路断点上预设有焊接点位，所述焊接点位用于在进行焊接工艺后将所述电路断点电性连通。

2.根据权利要求1所述的阵列基板的外围电路结构，其特征在于，所述第二连接线的第一端电性连接到所述HVA制程线路，所述第二连接线的第二端与所述第二阵列测试焊盘相互绝缘形成所述电路断点，所述焊接点位设置在所述第二阵列测试焊盘上，在所述焊接点位进行焊接工艺后，所述第二连接线的第二端与所述第二阵列测试焊盘相互电性连通。

3.根据权利要求2所述的阵列基板的外围电路结构，其特征在于，在对应于所述HVA制程线路、第二连接线以及第二阵列测试焊盘的连接位置，所述阵列基板包括衬底基板，所述第二连接线形成在所述衬底基板上，所述第二连接线上覆设有第一绝缘层，所述HVA制程线路和所述第二阵列测试焊盘相互间隔地设置在所述第一绝缘层上，所述HVA制程线路和所述第二阵列测试焊盘上覆设有第二绝缘层，所述第二绝缘层上设置有第一连接跳线；所述第一连接跳线通过过孔结构将所述第二连接线的第一端电性连接到所述HVA制程线路，所述第二连接线的第二端与所述第二阵列测试焊盘之间由所述第一绝缘层隔离形成所述电路断点。

4.根据权利要求3所述的阵列基板的外围电路结构，其特征在于，所述第二阵列测试焊盘通过短路棒电性连接到的第二GOA电路，所述短路棒与所述第二连接线位于同一结构层中，所述第二绝缘层上还设置有第二连接跳线，所述第二连接跳线通过过孔结构将所述第二阵列测试焊盘电性连接到所述短路棒。

5.根据权利要求3所述的阵列基板的外围电路结构，其特征在于，所述焊接工艺为激光焊接工艺，在所述焊接点位通过激光焊接工艺将所述第一绝缘层击穿，以将所述第二连接线的第二端与所述第二阵列测试焊盘相互电性连通。

6.根据权利要求1所述的阵列基板的外围电路结构，其特征在于，所述电路断点设置在所述HVA制程线路上，所述HVA制程线路被分割为相互绝缘的第一线路段和第二线路段以形成所述电路断点，所述焊接点位设置在所述电路断点上方，在所述焊接点位进行焊接工艺后，所述第一线路段和所述第二线路段相互电性连通。

7.根据权利要求6所述的阵列基板的外围电路结构，其特征在于，在对应于所述HVA制程线路被分割形成所述电路断点的位置，所述阵列基板包括依次设置的衬底基板和第一绝缘层，所述HVA制程线路形成在所述第一绝缘层上，所述HVA制程线路被分割为相互绝缘的第一线路段和第二线路段以形成所述电路断点，所述HVA制程线路上覆设有第二绝缘层，所述第二绝缘层上设置有第三连接线，所述第三连接线横跨所述电路断点并且两端分别与所述第一线路段和第二线路段具有重叠区域，所述焊接点位设置在所述重叠区域上。

8.根据权利要求7所述的阵列基板的外围电路结构，其特征在于，所述焊接工艺为激光焊接工艺，在所述焊接点位通过激光焊接工艺将所述第二绝缘层击穿，以将所述第一线路段和第二线路段分别与所述第三连接线相互电性连通。

9.根据权利要求1-8任一所述的阵列基板的外围电路结构，其特征在于，所述第一GOA电路和第二GOA电路分别位于所述显示区域相对的第一侧面和第二侧面，所述第一阵列测试焊盘、第二阵列测试焊盘以及HVA制程线路位于所述显示区域的第三侧面；所述HVA制程线路的第一端延伸至所述第一侧面并在所述第一侧面连接有第一HVA焊盘，所述HVA制程线路的第二端延伸至所述第二侧面并在所述第二侧面连接有第二HVA焊盘。

10.根据权利要求1所述的阵列基板的外围电路结构，其特征在于，所述第一GOA电路和所述第二GOA电路具有相同的电路结构，所述第一GOA电路和所述第二GOA电路分别包括多级GOA电路单元，所述第一GOA电路和所述第二GOA电路的相同一级的GOA电路单元分别连接到所述显示区域中的同一条栅极线。