CN107452861B - 一种紫外led芯片及其制备方法 - Google Patents

一种紫外led芯片及其制备方法 Download PDF

Info

Publication number
CN107452861B
CN107452861B CN201710865325.XA CN201710865325A CN107452861B CN 107452861 B CN107452861 B CN 107452861B CN 201710865325 A CN201710865325 A CN 201710865325A CN 107452861 B CN107452861 B CN 107452861B
Authority
CN
China
Prior art keywords
layer
type
substrate
type gallium
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710865325.XA
Other languages
English (en)
Other versions
CN107452861A (zh
Inventor
何苗
杨思攀
赵韦人
王成民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201710865325.XA priority Critical patent/CN107452861B/zh
Publication of CN107452861A publication Critical patent/CN107452861A/zh
Application granted granted Critical
Publication of CN107452861B publication Critical patent/CN107452861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种紫外LED芯片及其制备方法，其中，紫外LED芯片的第一衬底的第二表面设置紫外发光二极管，紫外发光二极管的外延结构的一端首先经过刻蚀处理后形成凹凸台面，基于所述凹凸台面继续向第一衬底一侧刻蚀形成凹槽，PN结结构中的N型电极通过设置于凹槽中的内部接触层与紫外发光二极管中的P型电极电连接，同时PN结结构中的P型电极通过外部电极结构与紫外发光二极管中的N型电极电连接，从而实现了PN结结构和紫外发光二极管的反向并联连接，进而为紫外发光二极管提供了一条静电释放的通道，使得紫外LED芯片免受反向电压或者静电放电危害的影响，同时还增大了紫外LED芯片的正向电压和抗静电打击强度。

Description

一种紫外LED芯片及其制备方法
技术领域
本申请涉及半导体技术领域，更具体地说，涉及一种紫外LED芯片及其制备方法。
背景技术
随着紫外光源在生物医疗、杀菌清洁、印刷光刻、光固化生产以及通信探测等领域的广泛应用，其中，氮化物紫外LED在表现出优异输出性能的同时，还具有寿命长、冷光源、高效可靠、照射亮度均匀以及绿色安全无毒等优点，因此正在进一步取代传统紫外光源。
现今主流的紫外LED芯片的剖面结构参考图1，包括衬底10和基板20，其中，所述衬底表面具有外延结构，所述外延结构包括位于所述衬底表面依次排列的氮化铝成核层11、超晶格层12、N型氮化镓铝层13、量子阱层14、电子阻挡层15、第一P型导电层16和第二P型导电层17；所述基板20表面具有布线层21、N电极23和P电极22；所述基板和衬底通过倒装共晶焊工艺组装，实现电极和外延结构的电连接；对于紫外LED芯片而言，所述第一P型导电层16通常为P型氮化镓铝层或P型氮化镓铝过渡层，所述第二P型导电层17通常为P型氮化镓层。
这种紫外LED芯片在后期的欧姆接触层制备、蒸镀电极、倒装共晶焊以及钝化处理工艺等过程中，存在着功率型紫外LED芯片发热量大但散热不及时而导致的紫外LED芯片性能受限、金属基板上所设置的绝缘层散热性差以及存在着人体模式或机器模式下的静电放电危害的问题。
因此，如何解决紫外LED芯片中存在的散热不良及静电放电危害问题成为该领域研发人员努力的方向。
发明内容
为解决上述技术问题，本发明提供了一种
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种紫外LED芯片，其特征在于，包括：
第一衬底；
位于所述第一衬底第一表面的PN结结构，所述PN结结构包括基于所述第一衬底第一表面上排列生长的外延结构，依次包括氮化硅层、N型硅层、P型硅层、P型接触层和薄膜导电层；
位于所述第一衬底第二表面上粘结的倒置后的LED外延结构，所述LED外延结构包括位于所述第一衬底第二表面依次排列的反射层、透明导电层、P型氮化镓层、P型氮化镓铝层、电子阻挡层、多量子阱层、电流扩展层和N型氮化镓铝层，部分暴露出的透明导电层表面包括第一区域和P型电极区域，所述P型氮化镓层覆盖所述第一区域，所述P型电极区域表面设置有P型电极；
位于所述第二N型氮化镓铝层表面设置的N型电极；
所述LED外延结构的一端具有刻蚀处理后形成的凹凸台面，所述凹凸台面的刻蚀深度从顶部的N型氮化镓铝层开始直到暴露出透明导电层的P型电极区为止；
位于所述凹凸台面内，贯穿所述透明导电层、反射层、第一衬底和氮化硅层的凹槽，所述凹槽基于所述凹凸台面刻蚀这一端的PN结结构形成；
所述凹槽中填充有内部接触层和隔离层，所述LED外延结构中的P型电极通过所述内部接触层与所述PN结结构中的N型硅层电连接，所述隔离层包裹所述内部接触层四周，以使所述内部接触层的侧壁与所述透明导电层、反射层和第一衬底均绝缘；
连接所述LED外延结构中N型电极与所述PN结结构中薄膜导电层的外部电极结构。
可选的，所述N型氮化镓铝层包括第一N型氮化镓铝层和第二N型氮化镓铝层；其中，
所述第一N型氮化镓铝层位于所述电流扩展层背离所述多量子阱层一侧表面；
所述第二N型氮化镓铝层位于所述第一N型氮化镓铝层背离所述电流扩展层一侧表面；
所述第二N型氮化镓铝层的掺杂浓度大于所述第一N型氮化镓铝层的掺杂浓度。
可选的，所述第一N型氮化镓铝层的厚度的取值范围为0.1μm-0.2μm，包括端点值；
所述第一N型氮化镓铝层的载流子浓度的取值范围为2.5×1017cm-3-4.0×1017cm-3，包括端点值。
可选的，所述第二N型氮化镓铝层的厚度的取值范围为1.8μm-2.0μm，包括端点值；
所述第二N型氮化镓铝层的载流子浓度的取值范围为1.5×1018cm-3-2.5×1018cm-3，包括端点值。
可选的，还包括：
覆盖所述凹凸台面裸露表面的钝化层。
一种紫外LED芯片的制备方法，包括：
提供第一衬底，所述第一衬底第一表面上外延生长PN结结构，所述PN结结构包括在所述第一衬底第一表面依次生长的氮化硅层、N型硅层、P型硅层、P型接触层和薄膜导电层；
提供第二衬底，并额外地在所述第二衬底表面上优化的设置了缓冲介质层；
在所述缓冲介质层背离所述第二衬底一侧表面生长LED外延结构，所述LED外延结构包括位于所述第二衬底表面依次生长的N型氮化镓铝层、电流扩展层、多量子阱层、电子阻挡层、P型氮化镓铝层、P型氮化镓层、透明导电层和反射层；
对所述LED外延结构的一端进行刻蚀处理后形成凹凸台面，以使所述透明导电层的P型电极区域部分暴露出来；
剥离所述第二衬底并去除所述缓冲介质层，以及将此时所述的LED外延结构倒置；
通过所述LED外延结构中的反射层将所述LED外延结构与所述第一衬底的第二表面粘接；
基于所述凹凸台面继续刻蚀这一端的PN结结构后形成凹槽，对位于所述第一衬底上的电流扩展层进行刻蚀，形成贯穿所述透明导电层、反射层、第一衬底和氮化硅层的凹槽，所述凹槽底面暴露出所述N型硅层；
在所述凹槽中填充导电材料和绝缘材料，分别形成内部接触层和隔离层，所述LED外延结构中的P型电极通过所述内部接触层与所述PN结结构中的N型硅层电连接，所述内部接触层侧壁与所述反射层和第一衬底均绝缘；
在所述凹凸台面的电极区域表面设置P型电极，所述P型电极覆盖所述内部接触层；
在所述N型氮化镓铝层背离所述电流扩展层一侧表面形成N型电极。
可选的，所述缓冲介质层为氮化硼层。
可选的，所述N型氮化镓铝层包括第一N型氮化镓铝层和第二N型氮化镓铝层；其中，
所述第一N型氮化镓铝层位于所述电流扩展层背离所述多量子阱层一侧表面；
所述第二N型氮化镓铝层位于所述第一N型氮化镓铝层背离所述电流扩展层一侧表面；
所述第二N型氮化镓铝层的掺杂浓度大于所述第一N型氮化镓铝层的掺杂浓度。
从上述技术方案可以看出，本发明实施例提供了一种紫外LED芯片及其制备方法，其中，所述紫外LED芯片的第一衬底的第一表面设置有PN结结构，所述第一衬底的第二表面设置有由LED外延结构、P型电极和N型电极构成的紫外发光二极管，所述LED外延结构的一端首先经过刻蚀处理后形成凹凸台面，基于所述凹凸台面继续刻蚀这一端的PN结结构后形成凹槽，PN结结构中的N型电极通过设置于凹槽中的内部接触层与紫外发光二极管中的P型电极电连接，同时PN结结构中的P型电极通过并联电极与紫外发光二极管中的N型电极电连接，从而实现了PN结结构和紫外发光二极管的反向并联连接，进而为所述紫外发光二极管提供了一条静电释放的通道，使得所述紫外LED芯片免受反向电压或者静电放电危害的影响，同时还增大了所述紫外LED芯片的正向电压和抗静电打击的强度，简化了器件的制备工艺，提高了紫外LED芯片的成品率和可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的紫外LED芯片的剖面结构示意图；
图2为本申请的一个实施例提供的一种紫外LED芯片的剖面结构示意图；
图3为本申请的一个实施例提供的一种紫外LED芯片的制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供了一种紫外LED芯片，如图2所示，包括：
第一衬底1；
位于所述第一衬底1第一表面的PN结结构，所述PN结结构包括基于所述第一衬底1第一表面上排列生长的外延结构，依次包括氮化硅层2、N型硅层3、P型硅层4、P型接触层5和薄膜导电层6；
位于所述第一衬底1第二表面上粘结的倒置的LED外延结构，所述LED外延结构包括位于所述第一衬底1第二表面依次排列的反射层15、透明导电层14、P型氮化镓层13、P型氮化镓铝层12、电子阻挡层11、多量子阱层10、电流扩展层9和N型氮化镓铝层，部分暴露出的透明导电层透明导电层14表面包括第一区域和P型电极区域，所述P型氮化镓层13覆盖所述第一区域，所述P型电极区域表面设置有P型电极；
位于所述第二N型氮化镓铝层7表面设置的N型电极；
所述LED外延结构的一端具有刻蚀处理后形成的凹凸台面，所述凹凸台面的刻蚀深度从顶部的N型氮化镓铝层开始直到暴露出透明导电层14的P型电极区为止；
位于所述凹凸台面内，贯穿所述透明导电层14、反射层15、第一衬底1和氮化硅层2的凹槽，所述凹槽基于所述凹凸台面刻蚀这一端的PN结结构形成；
所述凹槽中填充有内部接触层19和隔离层20所述LED外延结构中的P型电极通过所述内部接触层19与所述PN结结构中的N型硅层3电连接，所述隔离层20包裹所述内部接触层19四周，以使所述内部接触层19的侧壁与所述透明导电层14、反射层15和第一衬底1均绝缘；
连接所述LED外延结构中N型电极与所述PN结结构中薄膜导电层6的外部电极结构(附图2中未标出)。
需要说明的是，所述外部电极结构可以是金属导线，还可以是焊锡或键合引线等。本申请对此并不做限定，具体视实际情况而定。
优选的，仍然参考图2，所述N型氮化镓铝层包括第一N型氮化镓铝层8和第二N型氮化镓铝层7；其中，
所述第一N型氮化镓铝层8位于所述电流扩展层9背离所述多量子阱层10一侧表面；
所述第二N型氮化镓铝层7位于所述第一N型氮化镓铝层8背离所述电流扩展层9一侧表面；
所述第二N型氮化镓铝层7的掺杂浓度大于所述第一N型氮化镓铝层8的掺杂浓度。
在本实施例中，对所述N型氮化镓铝层进行了优化，依次设置了不同掺杂浓度的第一N型氮化镓铝层8和第二N型氮化镓铝层7，优选的，保证所述第一N型氮化镓铝层8和第二N型氮化镓铝层7的总厚度与现有技术中主流的氮化镓铝层的厚度一致，因此，优选通过对第二N型氮化镓铝层7进行减薄处理，使得所述第二N型氮化镓铝层7的厚度远小于所述第一N型氮化镓铝层8的厚度。
可选的，所述第一N型氮化镓铝层8的厚度的取值范围为0.1μm-0.2μm，包括端点值；
所述第一N型氮化镓铝层8的载流子浓度的取值范围为2.5×1017cm-3-4.0×1017cm-3，包括端点值。
可选的，所述第二N型氮化镓铝层7的厚度的取值范围为1.8μm-2.0μm，包括端点值；
所述第二N型氮化镓铝层7的载流子浓度的取值范围为1.5×1018cm-3-2.5×1018cm-3，包括端点值。
可选的，所述氮化硅层2的厚度的取值范围为50nm-100nm，包括端点值。
所述N型硅层3的厚度的取值范围为1.8μm-2.0μm，包括端点值，其生长温度优选为1080℃-1100℃；
所述P型硅层4的厚度的取值范围为100nm-150nm，包括端点值，其生长温度优选为530℃-570℃；
所述P型接触层5的厚度的取值范围为500nm-600nm，包括端点值，其生长温度优选为530℃-570℃；
所述薄膜导电层6的厚度的取值范围为50nm-100nm，包括端点值。
优选的，仍然参考图2，所述紫外LED芯片还包括：
覆盖所述凹凸台面裸露表面的钝化层16。
所述第一衬底1优选为硅衬底，其厚度的取值范围为150μm-300μm，包括端点值。
相应的，本申请实施例还提供了一种紫外LED芯片的制备方法，如图3所示，包括：
S101：提供第一衬底，所述第一衬底第一表面上外延生长PN结结构，所述PN结结构包括在所述第一衬底第一表面依次生长的氮化硅层、N型硅层、P型硅层、P型接触层和薄膜导电层；
S102：提供第二衬底，并额外地在所述第二衬底表面上优化的设置了缓冲介质层；
S103：在所述缓冲介质层背离所述第二衬底一侧表面生长LED外延结构，所述LED外延结构包括位于所述第二衬底表面依次生长的N型氮化镓铝层、电流扩展层、多量子阱层、电子阻挡层、P型氮化镓铝层、P型氮化镓层、透明导电层和反射层；
S104：对所述LED外延结构的一端进行刻蚀处理后形成凹凸台面，以使所述透明导电层的P型电极区域部分暴露出来；
S105：剥离所述第二衬底并去除所述缓冲介质层，以及将此时所述的LED外延结构倒置；
S106：通过所述LED外延结构中的反射层将所述LED外延结构与所述第一衬底的第二表面粘接；
S107：基于所述凹凸台面继续刻蚀这一端的PN结结构后形成凹槽，对位于所述第一衬底上的电流扩展层进行刻蚀，形成贯穿所述透明导电层、反射层、第一衬底和氮化硅层的凹槽，所述凹槽底面暴露出所述N型硅层；
S108：在所述凹槽中填充导电材料和绝缘材料，分别形成内部接触层和隔离层，所述LED外延结构中的P型电极通过所述内部接触层与所述PN结结构中的N型硅层电连接，所述内部接触层侧壁与所述反射层和第一衬底均绝缘；
S109：在所述凹凸台面的电极区域表面设置P型电极，所述P型电极覆盖所述内部接触层；
S110：在所述N型氮化镓铝层背离所述电流扩展层一侧表面形成N型电极。
可选的，所述第一衬底优选为硅衬底，其厚度的取值范围为150μm-300μm，包括端点值。
在上述实施例的基础上，在本申请的一个具体实施例中，提供了一种紫外LED芯片的具体形成过程：
首先，对所述第一衬底进行清洗、高温烘烤等预处理，以去除所述第一衬底表面的污染物。再采用MOCVD反映设备进行PN结结构生长之前，在高温试验条件下采用磁控溅射设备，在采用标准化的半导体Si制备工艺的同时，还采用了杂质扩散工艺或者离子注入法，在半极性面的第一衬底的以表明上一侧首先设置氮化硅层，所述氮化硅层为绝缘的高导热材料，并作为生长外延结构的缓冲薄膜层介质；接着，分别依次外延了N型硅层、P型硅层、P型接触层和薄膜导电层。再结合表面纳米图形粗化技术，使得所述N型硅层和P型硅层分别构成了有源区中载流子运动的两个表面，并使得在N型硅层和P型硅层这两者中间的接触面位置处还额外地形成了一种类PN结接触层结构。最终，结合表面上所外延的N型硅层、P型硅层、P型接触层和薄膜导电层共同组成了一种保护二极管结构。所述保护二极管结构具有优良的导热导电性能，器件加工工艺成熟、操作工艺简单，同时还能满足小尺寸LED芯片的封装要求。
然后，选取第二衬底，并在第二衬底上依次外延BN层、第一N型氮化镓铝层、第二N型氮化镓铝层、电流扩展层、多量子阱层、电子阻挡层、P型氮化镓铝(AlGaN)层、P型氮化镓(GaN)层、透明导电层和反射层，其中，所述第二N型氮化镓铝层的掺杂浓度大于所述第一N型氮化镓铝层的掺杂浓度。本发明在采用MOCVD设备进行氮化物外延层的生长之前，优选的，所述第二衬底选用对紫外光线透过率高的蓝宝石衬底，所述蓝宝石衬底的表面优选经过微型纳米图形化处理，使得表面变得较为粗糙，形成了类似于直角梯形形状的凹凸不平的结构，其厚度的取值范围为150μm-300μm，包括端点值。
由于考虑到蓝宝石衬底和LED外延结构之间存在着较大的晶格失配、热失配和裂缝等问题，进而通过将放有蓝宝石衬底的反应设备里面的温度调节至900-950℃后，接着通入氢气进行高温灼烧、烘烤沉底等预处理，然后将温度降低至550-570℃后通入硼源和氨气，基于所述蓝宝石衬底中的另一表面上首先外延BN层，所述BN层为绝缘的材料，并作为生长LED外延结构的缓冲层介质，然后再接着生长AlN层等LED外延结构。具体的，选用异质结构的BN(h-BN)外延材料，外延的h-BN层的厚度为50-150nm，并在1050-1100℃的高温条件下恒温退火3-4分钟，使得h-BN层重结晶以及进一步地成核处理。所述插入的这种h-BN层结构，减小了LED外延结构之间的残余接触应力，缓解了LED外延结构之间的晶格失配和热失配的问题，降低了位错密度，提高了晶体质量。
接着，通过将反应设备里面的温度降低，接着在所述BN层一表面上背离所述蓝宝石衬底一侧继续生长了N型AlGaN层结构。在对传统LED外延结构中Si掺杂的N型AlGaN层进行改进的过程中，始终确保N型AlGaN层的厚度总体维持在2.0±0.2um左右，依次生长了具有不同厚度的第二N型氮化镓铝层和第一N型氮化镓铝层。具体的，将反应设备里面的温度迅速升高并控制在1080-1100℃，通过采用间歇性地改变Si掺杂量的Δ掺杂方式，其中，采用SiH4作为掺杂源，电子为多数载流子，空穴为少数载流子。优化的，所述第二N型氮化镓铝层的厚度为1.8-2.0um，其载流子浓度控制在1.5×1018-2.5×1018cm-3范围内；相应的，所述第一N型氮化镓铝层的厚度为0.1-0.2um，其载流子浓度控制在2.5×1017-4.0×1017cm-3范围内。特别地，考虑到芯片材料存在着对光线的反射和吸收，在结合外延片厚度减薄处理技术的同时，对所述第二N型氮化镓铝层的厚度进行多组减薄优化对比处理，这就直接增大了LED外延结构中在竖直方向上的等效串联电阻，使得LED外延片在水平方向上的电流扩展更有效，不仅提高了LED的输出强度，还增强了LED芯片抗静电放电电压的打击强度和抗浪涌电流冲击的能力，避免了大脉冲电流直接流过LED芯片内部的PN结而造成损害。
本发明还通过在所述第一N型氮化镓铝层上首先沉积聚苯乙烯球作为掩膜板，并进行曝光处理，使得球的体积缩小的同时球逐渐塌陷形成半球形而逐渐暴露出一部分第一N型氮化镓铝层；接着，采用刻蚀或者腐蚀工艺，在所述掩膜板上形成一种网格结构的SiO2层，并对此时的LED外延结构进行简单的清洗、烘干处理后，再采用磁控溅射反应设备沉积电流扩展层结构。具体地，本发明在所述第一N型氮化镓铝层上外延了电流扩展层，其厚度优化地设置为150-200nm，生长温度为1050-1200℃，再经过进一步地刻蚀、粗化等处理后形成一种电流扩展图形。由于电流在横向流过N型氮化镓铝层的过程中，通过多量子阱有源区后的大部分电流不会集中拥堵在这一区域，进而使得电流扩展更均匀，加快了散热效率，提高了载流子的注入效率。
本发明在LED外延结构的制备过程中，通过将MOCVD反应设备中的温度缓慢地降低到980-1000℃，以及通过腐蚀工艺除去网格结构的SiO2层，进而在所述电流扩展层的表面上外延了多量子阱有源区，所述多量子阱有源区选用不同Al组分的AlxGa1-xN/AlyGa1-yN外延材料，其厚度为55-65nm。优化的，所述AlxGa1-xN/AlyGa1-yN多量子阱有源区结构由多量子垒AlxGa1-xN层和多量子阱AlyGa1-yN层按照5个周期相互间隔、交替生长而成，使得量子阱有源区中电子和空穴复合的场所成为了LED的发光区域。其中，每个周期中的量子垒AlxGa1-xN层的厚度为10±0.1nm，0.2≤x≤0.25；而相应的，量子阱AlyGa1-yN层的厚度为2.5±0.1nm，0.2≤y≤0.3。
本发明在LED外延结构的制备过程中，通过采用常见的二茂镁作为掺杂源，选用AlGaN外延制备材料，并在AlGaN晶体中进行Mg掺杂处理，空穴为多数载流子，电子为少数载流子，在所述多量子阱有源区的表面，将生长温度设置在750-900℃，继续分别依次外延电子阻挡层和P型氮化镓铝层，所述电子阻挡层选用的为AlGaN外延材料，其厚度为15-25nm，所述P型氮化镓铝层的厚度为50-60nm；另一方面，还通过设置电子阻挡层的相对介电常数小于P型氮化镓铝层和P型接触层的介电常数，而电子阻挡层的掺杂元素浓度却大于P型氮化镓铝层和P型接触层的掺杂元素浓度。接着，将反应设备里面的生长温度缓慢地降低，使得生长温度维持在650-700℃，在所述P型氮化镓铝层的表面上外延P型氮化镓层，所述P型氮化镓层的厚度为100-150nm，并在500-550℃的相对较低温度下退火处理10-15分钟。
本发明通过在所述P型氮化镓层的一表面上背离所述P型氮化镓铝层的一侧，继续设置了透明导电层和反射层，其中，所述透明导电层的厚度为50nm-60nm，所述反射层的厚度为150nm-200nm。其中，所述反射层选用金属银铟合金材料，金属银材料在对紫外光线最小程度吸收的同时，还能最大限度的将光线反射回正面出射，而金属铟材料由于具有很好的黏贴型和导热导电性，可以作为一种很好的金属胶黏片的作用。
本发明所述同侧正装紫外LED外延芯片结构的制备过程中，首先通过将采用激光剥离技术，对LED外延结构中的蓝宝石衬底进行剥离和磨抛处理，接着对BN外延层进行ICP刻蚀、腐蚀以及修饰处理，最终剥离掉LED外延结构中的蓝宝石衬底和BN层，并将此时的LED外延结构直接倒置后通过金属合金材质的反射层与Si衬底的另一个表面直接相互耦合并粘结，确保了紫外LED外延结构中的P型氮化镓层与保护二极管外延结构中的n型Si衬底层之间形成电气连接。
本发明所述LED外延片在生长过程中，通过对剥离后的LED外延结构的台面上均匀沉积了欧姆接触材料，由于所述薄膜导电层具有高密度特性，进而使得电流扩展更加均匀，再结合后期不同温度梯度下的多次退火工艺处理，增强了外延材料结构之间的粘结强度，提高了电流传输和扩展的能力，降低了内部接触电阻以及提高了LED芯片的抗静电放电危害的强度，以及通过沉积薄膜导电层较好地将外部接触电极与内部外延结构相互连接，起到了一种中间接触层媒介的桥梁作用。具体地，通过采用磁控溅射设备、结合蒸镀或电镀等工艺，沉积一种导电性能优越的氧化铟锡材料，所述薄膜导电层的厚度优化地设置为50nm-100nm。
本发明一方面通过采用绝缘材料对所述LED外延结构中的凹凸台面、LED外延结构的侧壁以及外部电极表面均进行钝化处理，另一方面同时也对保护二极管外延结构进行绝缘处理，在所述外延结构中的台面和侧壁也均匀沉积绝缘层，均防止了外界环境对芯片的腐蚀，减小了台面和台阶侧壁处漏电流对芯片的影响，以及改进了LED外延片中有源区的电流扩展问题，降低了电流堆积效应，提高了LED器件的光输出功率。其中，所述绝缘层的厚度均统一优化地设置为10nm-15nm。
本发明通过采用ICP浅刻蚀工艺对LED外延片中的台面进行刻蚀，直至暴露出P型氮化镓层为止，同时结合KOH湿法腐蚀、干法修饰等方式在P型电极区形成具有一定高度差的凹槽结构，所述具有凹槽结构的LED外延芯片台面设置为倒L型台面；然后分别进行欧姆接触层的沉积和不同极性电极的蒸镀处理，在两个不同的台面区域分别设置N型电极欧姆接触层和P型电极欧姆接触层，并优化其欧姆接触的方式与结合强度；以及选择在850℃、氮气氛围中退火50-60s处理，分别蒸镀P型和N型电极。其中，P型区域的刻蚀范围从顶部的第二N型氮化镓铝层开始由上往下直到暴露出P型氮化镓层为止。通过严格控制刻蚀过程中的刻蚀速率，确保只对台面的很少部分区域进行刻蚀，减少了刻蚀对LED外延片发光区域的损害，提高了LED的光输出强度。通过采用图形化处理技术将P型接触电极和N型接触电极表面的薄膜进行粗化处理，再结合透明导电电极制备技术以及优化电极处的面接触材料类型，有效地增大了接触电极的有效面积，降低了接触电阻，使得电流扩展更有效。
本发明通过对以上所述LED外延结构中所暴露出来的P型电极区继续进行第二次深刻蚀、打孔以及填充等处理。其中，第二次刻蚀的范围从第一次浅刻蚀后所形成的P型台面位置处开始继续由上往下贯穿直到暴露出保护二极管结构中的N型硅层为止，并采用传统的刻蚀方式对保护二极管外延结构和LED外延结构做进一步的修饰处理，通过在凹槽结构里面填充金属或金属合金接触材料后形成金属栓结构(内部接触层)，确保了LED中的P型电极通过金属栓与保护二极管外延结构中的N型硅层之间形成电气连接。同时，由于设置了金属胶黏片将翻转的LED外延结构和保护二极管结构进行黏结，通过选择在真空环境下施加一定的应力以及高温加热预处理，将所述经过剥离工艺处理后的LED外延结构倒扣在保护二极管的第一衬底的另一表面上，所述胶黏片可以选用金属铟导电导热材料，其厚度设置为10-20nm。以及通过设置外部电极欧姆接触层和金线将LED中的N型电极与保护二极管外延结构中的薄膜导电层也进行电气连接。通过设置以上所述的电气连接方式，最终确保了保护二极管结构反向并联连接在紫外LED结构的两端，进而形成一种同侧正装紫外LED外延结构，避免了大电流脉冲或者浪涌电压对所述紫外LED的直接冲击影响，减小了静电放电对LED的危害。
综上所述，本申请实施例提供了一种紫外LED芯片及其制备方法，其中，所述紫外LED芯片的第一衬底的第一表面设置有PN结结构，所述第一衬底的第二表面设置有由LED外延结构、P型电极和N型电极构成的紫外发光二极管，所述LED外延结构的一端首先经过刻蚀处理后形成凹凸台面，基于所述凹凸台面继续刻蚀这一端的PN结结构后形成凹槽，PN结结构中的N型电极通过设置于凹槽中的内部接触层与紫外发光二极管中的P型电极电连接，同时PN结结构中的P型电极通过并联电极与紫外发光二极管中的N型电极电连接，从而实现了PN结结构和紫外发光二极管的反向并联连接，进而为所述紫外发光二极管提供了一条静电释放的通道，使得所述紫外LED芯片免受反向电压或者静电放电危害的影响，同时还增大了所述紫外LED芯片的正向电压和抗静电打击的强度，简化了器件的制备工艺，提高了紫外LED芯片的成品率和可靠性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种紫外LED芯片，其特征在于，包括：
第一衬底；
位于所述第一衬底第一表面的PN结结构，所述PN结结构包括基于所述第一衬底第一表面上排列生长的外延结构，依次包括氮化硅层、N型硅层、P型硅层、P型接触层和薄膜导电层；
位于所述第一衬底第二表面上粘结的倒置后的LED外延结构，所述LED外延结构包括位于所述第一衬底第二表面依次排列的反射层、透明导电层、P型氮化镓层、P型氮化镓铝层、电子阻挡层、多量子阱层、电流扩展层和N型氮化镓铝层，部分暴露出的透明导电层表面包括第一区域和P型电极区域，所述P型氮化镓层覆盖所述第一区域，所述P型电极区域表面设置有P型电极；所述N型氮化镓铝层包括第一N型氮化镓铝层和第二N型氮化镓铝层；其中，所述第一N型氮化镓铝层位于所述电流扩展层背离所述多量子阱层一侧表面；所述第二N型氮化镓铝层位于所述第一N型氮化镓铝层背离所述电流扩展层一侧表面；
位于所述第二N型氮化镓铝层表面设置的N型电极；
所述LED外延结构的一端具有刻蚀处理后形成的凹凸台面，所述凹凸台面的刻蚀深度从顶部的N型氮化镓铝层开始直到暴露出透明导电层的P型电极区为止；
位于所述凹凸台面内，贯穿所述透明导电层、反射层、第一衬底和氮化硅层的凹槽，所述凹槽基于所述凹凸台面刻蚀这一端的PN结结构形成；
所述凹槽中填充有内部接触层和隔离层，所述LED外延结构中的P型电极通过所述内部接触层与所述PN结结构中的N型硅层电连接，所述隔离层包裹所述内部接触层四周，以使所述内部接触层的侧壁与所述透明导电层、反射层和第一衬底均绝缘；
连接所述LED外延结构中N型电极与所述PN结结构中薄膜导电层的外部电极结构。
2.根据权利要求1所述的紫外LED芯片，其特征在于，所述第二N型氮化镓铝层的掺杂浓度大于所述第一N型氮化镓铝层的掺杂浓度。
3.根据权利要求2所述的紫外LED芯片，其特征在于，所述第一N型氮化镓铝层的厚度的取值范围为0.1μm-0.2μm，包括端点值；
所述第一N型氮化镓铝层的载流子浓度的取值范围为2.5×1017cm-3-4.0×1017cm-3，包括端点值。
4.根据权利要求2所述的紫外LED芯片，其特征在于，所述第二N型氮化镓铝层的厚度的取值范围为1.8μm-2.0μm，包括端点值；
所述第二N型氮化镓铝层的载流子浓度的取值范围为1.5×1018cm-3-2.5×1018cm-3，包括端点值。
5.根据权利要求1所述的紫外LED芯片，其特征在于，还包括：
覆盖所述凹凸台面裸露表面的钝化层。
6.一种如权利要求1-5任意一项所述的紫外LED芯片的制备方法，其特征在于，包括：
提供第一衬底，所述第一衬底第一表面上外延生长PN结结构，所述PN结结构包括在所述第一衬底第一表面依次生长的氮化硅层、N型硅层、P型硅层、P型接触层和薄膜导电层；
提供第二衬底，并额外地在所述第二衬底表面上优化的设置了缓冲介质层；
在所述缓冲介质层背离所述第二衬底一侧表面生长LED外延结构，所述LED外延结构包括位于所述第二衬底表面依次生长的N型氮化镓铝层、电流扩展层、多量子阱层、电子阻挡层、P型氮化镓铝层、P型氮化镓层、透明导电层和反射层；所述N型氮化镓铝层包括第一N型氮化镓铝层和第二N型氮化镓铝层；其中，所述第一N型氮化镓铝层位于所述电流扩展层背离所述多量子阱层一侧表面；所述第二N型氮化镓铝层位于所述第一N型氮化镓铝层背离所述电流扩展层一侧表面；
对所述LED外延结构的一端进行刻蚀处理后形成凹凸台面，以使所述透明导电层的P型电极区域部分暴露出来；
剥离所述第二衬底并去除所述缓冲介质层，以及将此时所述的LED外延结构倒置；
通过所述LED外延结构中的反射层将所述LED外延结构与所述第一衬底的第二表面粘接；
基于所述凹凸台面继续刻蚀这一端的PN结结构后形成凹槽，对位于所述第一衬底上的电流扩展层进行刻蚀，形成贯穿所述透明导电层、反射层、第一衬底和氮化硅层的凹槽，所述凹槽底面暴露出所述N型硅层；
在所述凹槽中填充导电材料和绝缘材料，分别形成内部接触层和隔离层，所述LED外延结构中的P型电极通过所述内部接触层与所述PN结结构中的N型硅层电连接，所述内部接触层侧壁与所述反射层和第一衬底均绝缘；
在所述凹凸台面的电极区域表面设置P型电极，所述P型电极覆盖所述内部接触层；
在所述N型氮化镓铝层背离所述电流扩展层一侧表面形成N型电极。
7.根据权利要求6所述的方法，其特征在于，所述缓冲介质层为氮化硼层。
8.根据权利要求6所述的方法，其特征在于，所述第二N型氮化镓铝层的掺杂浓度大于所述第一N型氮化镓铝层的掺杂浓度。
CN201710865325.XA 2017-09-22 2017-09-22 一种紫外led芯片及其制备方法 Active CN107452861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710865325.XA CN107452861B (zh) 2017-09-22 2017-09-22 一种紫外led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710865325.XA CN107452861B (zh) 2017-09-22 2017-09-22 一种紫外led芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN107452861A CN107452861A (zh) 2017-12-08
CN107452861B true CN107452861B (zh) 2024-01-23

Family

ID=60498036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710865325.XA Active CN107452861B (zh) 2017-09-22 2017-09-22 一种紫外led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN107452861B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400133A (zh) * 2018-05-11 2018-08-14 广东工业大学 一种同侧结构的深紫外led外延结构及制备方法
CN113782655A (zh) * 2019-07-31 2021-12-10 厦门三安光电有限公司 一种发光二极管及其制备方法
CN113314648B (zh) * 2021-05-27 2023-04-07 厦门乾照半导体科技有限公司 一种led芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278470A (ja) * 2009-03-27 2010-12-09 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
CN105489718A (zh) * 2015-12-30 2016-04-13 晶能光电（江西）有限公司 一种硅衬底深紫外发光二极管外延芯片结构及制备方法
CN105742417A (zh) * 2016-03-09 2016-07-06 映瑞光电科技(上海)有限公司 一种垂直led芯片结构及其制备方法
CN207529970U (zh) * 2017-09-22 2018-06-22 广东工业大学 一种紫外led芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120120187A (ko) * 2009-12-30 2012-11-01 뉴포트 코포레이션 새로운 광학 코팅을 채용한 ｌｅｄ 디바이스 아키텍처 및 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278470A (ja) * 2009-03-27 2010-12-09 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
CN105489718A (zh) * 2015-12-30 2016-04-13 晶能光电（江西）有限公司 一种硅衬底深紫外发光二极管外延芯片结构及制备方法
CN105742417A (zh) * 2016-03-09 2016-07-06 映瑞光电科技(上海)有限公司 一种垂直led芯片结构及其制备方法
CN207529970U (zh) * 2017-09-22 2018-06-22 广东工业大学 一种紫外led芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王洪 ; 吴跃峰 ; 钟炯生 ; 黄华茂 ; .具有侧面柱状结构的高压LED芯片制备.光电子.激光.2013,(10),全文. *

Also Published As

Publication number Publication date
CN107452861A (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
US5753939A (en) Light-emitting semiconductor device using a Group III nitride compound and having a contact layer upon which an electrode is formed
KR101677770B1 (ko) 반도체 발광 장치를 위한 콘택트
US9142718B2 (en) Light emitting device
US20050179045A1 (en) Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof
KR101134731B1 (ko) 발광소자 및 그 제조방법
CN107437542B (zh) 一种紫外led芯片及其制备方法
JP2626431B2 (ja) 窒素−３族元素化合物半導体発光素子
JPH0832112A (ja) ３族窒化物半導体発光素子
JPH1032347A (ja) 窒素−３族元素化合物半導体発光素子
CN107452861B (zh) 一种紫外led芯片及其制备方法
KR101047652B1 (ko) 발광소자 및 그 제조방법
EP1821347B1 (en) Light emitting device having vertical structure and method for manufacturing the same
KR101064068B1 (ko) 발광소자의 제조방법
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
CN207529970U (zh) 一种紫外led芯片
CN102891232B (zh) 半导体发光器件及其制造方法
CN207282519U (zh) 一种薄膜led芯片结构
KR20120066257A (ko) 반도체 발광 소자
JP3016241B2 (ja) ３族窒化物半導体発光素子
KR101014045B1 (ko) 발광소자 및 그 제조방법
JP2663814B2 (ja) 窒素−３属元素化合物半導体発光素子
KR100743468B1 (ko) 3족 질화물 반도체 발광소자
JP3307094B2 (ja) ３族窒化物半導体発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant