CN107451318B - 用于处理器的功率估算器件、功率估算系统及相关方法 - Google Patents

用于处理器的功率估算器件、功率估算系统及相关方法 Download PDF

Info

Publication number
CN107451318B
CN107451318B CN201710308966.5A CN201710308966A CN107451318B CN 107451318 B CN107451318 B CN 107451318B CN 201710308966 A CN201710308966 A CN 201710308966A CN 107451318 B CN107451318 B CN 107451318B
Authority
CN
China
Prior art keywords
power
processing unit
power state
unit model
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710308966.5A
Other languages
English (en)
Other versions
CN107451318A (zh
Inventor
丁凯原
施哈塔·谢里夫
黄智强
桑迪·库马·戈埃尔
徐玫
李云汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107451318A publication Critical patent/CN107451318A/zh
Application granted granted Critical
Publication of CN107451318B publication Critical patent/CN107451318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G06F9/467—Transactional memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

本发明的实施例公开了一种功率状态转换器、系统及其方法。功率状态转换器与处理单元模型连接。功率状态转换器被构造成为在处理单元模型内执行的性能活动计数，并进一步用于根据性能活动的计数值确定处理单元模型的功率状态。

Description

用于处理器的功率估算器件、功率估算系统及相关方法
技术领域
本发明的实施例涉及用于处理器的功率估算器件、功率估算系统及相关方法。
背景技术
经过研发，例如包括中央处理单元(CPU)、图形处理单元(GPU)或片上系统集成电路在内的处理器具有越来越多的功能和特征。这些具有高操作性能的处理器也导致了功耗的较高负载。
发明内容
根据本发明的实施例，提供了用于处理器的功率估算器件，包括：与处理单元模型连接的功率状态转换器，其中，功率状态转换器被构造成为在处理单元模型内执行的性能活动计数，并且功率状态转换器被构造成根据性能活动的计数值确定处理单元模型的功率状态。
根据本发明的实施例，提供了用于处理器的功率估算系统，包括：处理单元模型，被构造成执行来自主机处理单元的处理任务；以及功率估算适配器，连接在主机处理单元与处理单元模型之间，其中，功率估算适配器被构造成确定并生成处理单元模型的功率状态，功率估算适配器包括：功率状态转换器，被构造成为在处理单元模型内执行的性能活动计数并根据性能活动的计数值确定处理单元模型的功率状态，功率状态转换器被构造成将功率状态传输给主机处理单元。
根据本发明的实施例，提供了用于处理器的功率估算方法，包括：为在处理单元模型内执行的性能活动计数；根据性能活动的计数值确定处理单元模型的功率状态；以及根据功率状态生成处理单元模型的估算功耗读数。
附图说明
结合附图阅读以下详细说明，可更好地理解本公开的各方面。应注意到，根据本行业中的标准惯例，各种功能件未按比例绘制。实际上，为论述清楚，各种功能件的尺寸可随意放大或缩小。
图1为示出根据本公开的一些实施例的系统的示意图。
图2为示出根据本公开的一些实施例的图1所示的功率估算适配器和GPU模型的进一步细节的示意图。
图3为示出根据本公开的一些实施例的通过图2中的事务处理界面在GPU模型和内存模型间执行的读取过程的示意图。
图4为示出根据本公开的一些实施例的图1所示的功率估算适配器和GPU模型的进一步细节的示意图。
图5为示出根据本公开的一些实施例的用于估算处理单元模型的功耗的方法的流程图。
图6为示出根据本公开的一些实施例的图1所示的功率估算适配器和GPU模型的进一步细节的示意图。
图7为示出根据本公开的一些实施例的由图6所示的功率数学建模器122B执行的方法的流程图。
具体实施方式
在以下说明书中，显示了特定细节以提供对本公开的实施例的全面了解。然而，本领域技术人员将意识到，本公开可在没有上述一个或多个特定细节的情况下或与其他部件结合实施。为避免模糊本公开的各种实施例的各方面，本文未展示或描述已知的实施方式或操作。
本说明书中使用的术语通常具有其在本领域中以及在使用每一个术语的具体的内容中的普通含义。本说明书中使用的实例，包括本文所讨论的任何术语的实例，仅是示例性的，并且绝不是限制本发明的或任何示例性术语的范围和意义。同样，本发明不限于本说明书中给出的各个实施例。
应当理解，尽管本文可以使用术语“第一”、“第二”等以描述各个元件，但是这些元件不应被这些术语限制。这些术语用于将一个元件与另一个元件区别开。例如，在不背离本发明的范围的情况下，可以将第一元件叫做第二元件，并且类似地，可以将第二元件叫做第一元件。如本文所使用的，术语“和/或”包括一个或多个所列的相关联项目的任何以及所有的组合。
如本文所使用的，术语“包含”、“包括”、“具有”、“容纳”、“关于”等应该被理解为开放式的，即，意味着包括但不限于。
整篇说明书中提及“一个实施例”或“实施例”，意味着结合该实施例所描述的特别的部件、结构、实施方式或特征包括在本发明的至少一个实施例中。因此，整篇说明书的多个地方使用的短语“在一个实施例中”或“在实施例中”无须全部涉及相同的实施例。此外，特别的部件、结构、实施方式或特征可以在一个或多个实施例中以任何合适的方式结合。
图1是示出根据本公开的一些实施例的系统100的示意图。在图1所示的一些实施例中，系统100包括图形处理单元(GPU)模型210、主机中央处理单元(CPU)220和器件200。器件200连接在GPU模型210和主机CPU 220之间。在一些实施例中，系统100为被构造为描述GPU功耗的部件。
在一些实施例中，GPU模型210为用于模拟物理GPU的功能和特征的模型。在一些实施例中，GPU模型210为由GPU供应商提供的软件模型和/或固件模型，GPU供应商包括诸如Nvidia、ATI、Intel、Imagination Technologies等。在一些实施例中，GPU模型210被设置用于展示、模拟和/或验证基于硬件的GPU电路的功能和/或特征。
在一些实施例中，主机CPU 220被构造成为GPU模型210分配一些图形处理任务，并在GPU模型210处理图形处理任务时获取GPU模型210的参数。在进一步的实施例中，图形处理任务包括播放视频、绘制2D屏幕、绘制3D对象等。在一些实施例中，前述参数包括GPU模型210的功耗信息，其包括，例如，有关GPU模型210在执行图形处理任务时消耗的功率的信息。
如图1所示，器件200连接在GPU模型210和主机CPU 220之间。在一些实施例中，器件200为GPU模型210和主机CPU 220之间的互连接口。器件200向主机CPU 220提供GPU模型210的功率状态PS，从而使主机CPU 220能够估算GPU模型210的功耗。
在一些实施例中，器件200包括功率估算适配器120、内存模型140、存储单元160和总线接口180。主机CPU 220被构造成经由总线接口180向GPU模型210发送执行图形处理任务的命令。GPU模型210通过总线接口180向CPU 220反馈图形处理任务的结果，或将结果输出到显示器上(图1中未示出)。执行图形处理任务时，基于主机CPU 220的负载、配置和/或性能，主机CPU 220会消耗一定的功率。在一些实施例中，功率估算适配器120被构造成在GPU模型210处理图形处理任务时，确定GPU模型210的功率状态PS。
在一些实施例中，功率估算适配器120包括功率状态转换器122和事务处理界面(transaction interface)124。功率状态转换器122被构造成确定GPU模型210的功率状态PS。在一些实施例中，功率状态转换器122向主机CPU 220提供GPU模型210的功率状态PS。因此，主机CPU 220能够根据GPU模型210的功率状态PS分析估算的功耗读数。在一些实施例中，事务处理界面124用于在内存模型140和GPU模型210之间传输访问命令、数据和/或传输信号。在一些实施例中，内存模型140被用于模拟并作为基于硬件的存储器操作。GPU模型210能够通过事务处理界面124访问内存模型140。
在一些实施例中，图1所示的存储单元160被构造成存储由功率状态转换器122使用的功率状态查找表162。在一些实施例中，功率状态查找表162包括对应于GPU模型210的可供选择和使用的候选功率状态。在一些实施例中，对应于GPU模型210的候选功率状态包括活动状态、空闲状态、2D处理状态、3D处理状态、控制状态和主机状态等。
在一些实施例中，功率状态查找表162与数据结构执行。在各种实施例中，功率状态查找表162存储技术参数和性能参数。在一些实施例中，技术参数包括器件参数和不同候选功率状态的可变拐角参数(corner parameter)。在一些实施例中，器件参数被用于实现基于硬件的GPU电路(未示出)，而可变拐角参数被用于检测基于硬件的GPU电路的可靠性。在一些实施例中，性能参数包括不同候选功率状态的工作频率、速度、功率、最大过渡时间、RC拐角和/或时序路径。
功率状态查找表162的前述实施的给出是出于说明目的。功率状态查找表162的各种实施均在本公开的设想范围之内。
还参考图2，其是示出根据本公开的一些实施例的图1所示的功率估算适配器120和GPU模型210的进一步细节的示意图。相对于图1所示的实施例，图2中的类似元件指代相同的参考标号以便于理解。
如图2所示，在一些实施例中，GPU模型210包括处理部件212、214、216和218。处理部件212、214、216和218被构造成执行性能活动，其包括，例如，分配给GPU模型210的图形处理任务。在一些实施例中，处理部件212、214、216和218包括GPU模型210的着色器、纹理处理器、光栅化处理器、像素处理器、系统缓存和/或纹理缓存。如图2所示，处理部件212为着色器，处理部件214为纹理处理器，处理部件216为光栅化处理器，并且处理部件218为GPU模型210的像素处理器。
在一些实施例中，GPU模型210还包括寄存器REG1-REG3。寄存器REG1-REG3被构造成存储和/或缓冲处理部件212、214、216和218的数据。
如图2所示，存储在寄存器REG1中的数据包括由处理部件212输出的数据，且包括将要输入给处理部件214的数据。如图2所示，存储在寄存器REG2中的数据包括由处理部件214输出的数据，且包括将要输入给处理部件216的数据。如图2所示，存储在寄存器REG3中的数据包括由处理部件218输出的数据。寄存器REG1-REG3和处理部件212、214、216和218的前述配置和操作的给出仅出于说明目的。寄存器REG1-REG3和处理部件212、214、216和218的各种配置和操作均在本公开的设想范围之内。
图2所示的GPU模型210中的寄存器数量以及处理部件的数量是出于说明目的。各种数量的寄存器以及各种数量的处理部件均能够在GPU模型210中实施，且在本公开的设想范围之内。
在一些实施例中，如图2所示，功率状态转换器122包括四个计数器CNT1-CNT4以及功率状态选择器122A。功率状态选择器122A连接至计数器CNT1-CNT4。各计数器CNT1-CNT4被构造成计算对应于处理部件212、214、216和218中的一个的计数值。在一些实施例中，计数器CNT1-CNT4被构造成根据由处理部件212、214、216和218在测试期间分别执行的性能活动的数量计算计数值。例如，计数器CNT1被构造成计算有关处理部件212在测试期间(诸如约5毫秒的时间)被激活以计算图形对象的形状或计算图形对象的顶点坐标的次数的计数值。例如，计数器CNT2被构造成计算有关处理部件214在测试期间被激活以计算灰阶或计算图形对象的像素纹理的次数的计数值。在这种设置下，计数器CNT1-CNT4能够计算在测试期间由GPU模型210中的处理部件212、214、216和218执行的性能活动的总数。
在其他一些实施例中，计数器CNT1-CNT4被构造成根据寄存器REG1-REG3中的数据被更新或重写的次数计算计数值。例如，当寄存器REG1中的数据被更新和/或重写时，计数器CNT1的计数值增加。
在一些实施例中，功率状态转换器122被构造成根据计数器CNT1-CNT4计算的性能活动的计数值，确定GPU模型210的功率状态PS。在一些实施例中，功率状态选择器122A被构造成根据计数器CNT1-CNT4有关GPU模型210执行的性能活动的计数值，从功率状态查找表162中的候选功率状态中选择一个功率状态PS。例如，当计数器CNT1-CNT4的计数值大于上限值时，功率状态选择器122A从候选功率状态中选择活动状态。再例如，当计数器CNT1-CNT4的计数值小于下限值时，功率状态选择器122A从候选功率状态中选择空闲状态。
如图2所示，在一些实施例中，功率状态选择器122A进一步连接到GPU模型210的寄存器REG1-REG3。在一些实施例中，功率状态选择器122A被进一步构造成检查存储在寄存器REG1-REG3中的数据的变化。如果存储在寄存器REG1-REG3中的一个数据发生变化和/或被重写，功率状态选择器122A将确认数据的该变化。
在一些实施例中，功率状态选择器122A根据计数值以及存储在寄存器REG1-REG3中的数据的变化的组合，从功率状态查找表162中的候选功率状态中选择一个功率状态PS。例如，当计数器CNT1-CNT4的计数值大于上限值和/或寄存器REG1-REG3中的数据在上限频率以上变化时，功率状态选择器122A从候选功率状态中选择活动状态。例如，当计数器CNT1-CNT4的计数值小于下限值和/或寄存器REG1-REG3中的数据在下限频率以下变化时，功率状态选择器122A从候选功率状态中选择空闲状态。
在一些实施例中，当GPU模型210执行性能活动时，GPU模型210将一些内存访问命令传导至内存模块(未示出)。例如，GPU模型210向内存模块发送读取命令，以获取存储在内存模块中的3D对象数据、纹理或像素数据，或可替代地，GPU模型210向内存模块发送写入命令，以记录GPU模型210生成的一些图像数据或缓冲数据。
还参考图3，其是示出根据本公开的一些实施例的通过图2中的事务处理界面124在GPU模型210和内存模型140之间执行的读取过程的示意图。为便于理解，下面将参考图2对图3进行讨论。
如图2和图3所示，当GPU模型210意欲从内存模型140中读取数据时，读取操作的请求阶段开始。在读取操作期间，GPU模型210向事务处理界面124发送请求有效载荷REQPL。事务处理界面124上的线程被唤醒以排列请求有效载荷REQPL。在一些实施例中，事务处理界面124被构造成记录线程被唤醒时的第一时间戳TS1。事务处理界面124将请求REQ传输给内存模型140。接着，事务处理界面124向GPU模型210反馈确认信息ACK，请求阶段结束。
为响应读取请求，内存模型140将开始响应阶段。内存模型140向事务处理界面124反馈响应有效载荷RESPPL。事务处理界面124上的另一线程被唤醒以排列响应有效载荷REQPL。在一些实施例中，事务处理界面124被构造成记录该线程被唤醒时的第二时间戳TS2。响应于请求REQ，内存模型140经由事务处理界面124被访问。内存模型140向事务处理界面124反馈内存数据MEM。事务处理界面124将内存数据MEM传输给GPU模型210，并且然后读取操作的响应阶段结束。
在一些实施例中，事务处理界面124被构造成记录访问命令的请求阶段与访问命令的响应阶段之间的持续时间。如图3所示，事务处理界面124记录第一时间戳TS1和第二时间戳TS2之间的持续时间TSd，并且事务处理界面124向功率状态转换器122提供持续时间TSd。换言之，持续时间TSd能被表示为TSd＝(TS2-TS1)。在这些实施例中，持续时间TSd表示GPU模型210能够等待来自于内存模型140的访问命令的响应信息的时间段。换言之，持续时间TSd提供了GPU模型210被唤醒的时长的表示。在各种实施例中，持续时间TSd为访问命令的过渡时间。
在一些实施例中，图2所示的功率状态转换器122的功率状态选择器122A被构造成根据计数器CNT1-CNT4的计数值以及上述持续时间TSd，从功率状态查找表162中的候选功率状态中选择一个功率状态PS。例如，当计数器CNT1-CNT4的计数值大于上限值和/或访问操作的持续时间TSd持续预定时间间隔时，功率状态选择器122A从候选功率状态中选择主机状态。
在一些实施例中，功率状态转换器122的功率状态选择器122A被构造成根据计数器CNT1-CNT4的计数值、存储在寄存器REG1-REG3中的数据的变化以及持续时间TSd的组合，从功率状态查找表162中的候选功率状态中选择一个功率状态PS。计数器CNT1-CNT4的计数值表示GPU模型210内的性能活动的数量。功率状态转换器122向主机CPU 220提供GPU模型210的功率状态PS，从而使得主机CPU 220能够分析GPU模型210的估算功耗读数。
还参考图4，其是示出根据本公开的一些其他实施例的图1所示的功率估算适配器120和GPU模型210的进一步细节的示意图。相对于图1和图2所示的实施例，图4中的类似元件指代相同的参考标号以便于理解。
与图1和图2所示的实施例相比，图4所示的功率估算适配器120还包括功率分析器126。在一些实施例中。功率分析器126被构造成分析选择的功率状态PS，并根据选择的功率状态PS生成GPU模型210的估算功耗读数ESTp。功率分析器126向主机CPU 220提供GPU模型210的估算功耗读数ESTp以对其进行进一步的处理和/或监测。
在一些实施例中，GPU模型210内的功耗信息与选择的功率状态PS和/或估算功耗读数ESTp相关。因此，基于估算功耗读数ESTp，主机CPU 220能够监测GPU模型210内的功耗的信息。
还参考图5，其是示出根据本公开的一些实施例的用于估算图4所示的GPU模型210的功耗的方法300的流程图。为便于理解，下面将参考图4中的实施例解释方法300。方法300的应用并非局限于图4所示的实施例中。采用方法300的各种实施例均在本公开的设想范围之内。
在操作S301中，计数器CNT1-CNT4根据处理部件212、214、216和218在测试期间分别执行的性能活动的数量计算计数值。
在操作S302中，功率状态选择器122A根据图4所示的计数器CNT1-CNT4的计数值的组合从功率状态查找表162中的候选功率状态中选择一个功率状态PS。如上所述，在其他一些实施例中，根据计数器CNT1-CNT4的计数值以及存储在图4所示的寄存器REG1-REG3中的数据的变化选择功率状态PS。如上所述，在一些替代实施例中，根据计数器CNT1-CNT4的计数值、存储在寄存器REG1-REG3中的数据的变化以及如图3中论述的持续时间TSd选择功率状态PS。
在操作S303中，功率分析器126根据选择的功率状态PS，生成并向主机CPU 220提供GPU模型210的估算功耗读数ESTp。因此，在一些实施例中，主机CPU 220能够在没有附加检测程序的情况下监测GPU模型210内的功耗的信息。在这些设置下，即使GPU模型210被替换(例如，将其更新至新版本或者将GPU模型210的供应商换成另一供应商)，主机CPU 220的这种设置依然能够在没有进一步修改的情况下通过功率状态转换器122确认GPU模型210的功耗的信息。
还参考图6，其是示出根据本公开的一些实施例的图1所示的功率估算适配器120和GPU模型210的进一步细节的示意图。相对于图1和图2所示的实施例，图6中的类似元件指代相同的参考标号以便于理解。
与图2所示的实施例相比，图6所示的功率估算适配器122除了功率状态选择器122A，还包括功率数学建模器122B。功率数学建模器122B连接在计数器CNT1-CNT4和功率状态选择器122A之间。在一些实施例中，功率数学建模器122B被构造成根据计数器CNT1-CNT4的计数值以数学模型计算估算功率PGPU。在一些实施例中，功率状态选择器122A被构造成根据估算功率PGPU选择GPU模型210的功率状态PS。下面将参考图7进一步论述用于计算估算功率PGPU以及用于选择功率状态PS的操作。
图7为示出根据本公开的一些实施例的由图6所示的功率数学建模器122B执行的方法500的流程图。例如，方法500包括操作S501-S503，下面将参考图6中的实施例对其进行进一步的论述。
在操作S501中，功率数学建模器122B选择所有的计数器，诸如图6中的计数器CNT1-CNT4。在操作S502中，功率数学建模器122B构建功率估算模型。在操作S503中，功率数学建模器122B利用功率估算模型计算GPU模型210的估算功率PGPU。下面给出的一些实施例和/或实例是为了进一步说明操作S501-S503。
出于说明目的，可设想GPU模型210包括N个处理部件，其中，N为正整数(如N＝4)，并且存在N个计数器，用于为由N个处理部件执行的性能活动计数。出于说明目的，选择对应于图6中的GPU模型210内的处理部件212、214、216和218的所有计数器CNT1-CNT4。根据它们的本地活动计数器基于功率估算模型，估算N个处理部件的各单个处理部件的功耗。各处理部件的功耗通过功率估算模型测得，其在一些实施例中表示为等式(1)：
Figure BDA0001286572070000101
其中，Pk为第k个处理部件的估算功耗，nk为第k个处理部件的计数器数，Ck,j为计数值，Wk,j为功耗参数。使用多元线性回归以通过利用包括一组计数值和对应于N个处理部件中的每一个的测得功率在内的训练数据(training data)来估算权值Wk,j。
在一些实施例中，通过利用功率估算模型以及等式(1)，将N个处理部件的功耗集合为GPU模型210的估算功率PGPU。估算功率PGPU能够用等式(2)推导得出：
Figure BDA0001286572070000102
其中，
Figure BDA0001286572070000103
例如，GPU模型210的估算功率PGPU由PGPU＝P1+P2+P3+P4集合。其中，P1为处理部件212的估算功耗。P2为处理部件214的估算功耗。其中，P3为处理部件216的估算功耗。其中，P4为处理部件218的估算功耗。
在图6所示的一些实施例中，可通过功率数学建模器122B计算得到估算功率PGPU，并将其提供给功率状态选择器122A。根据估算功率PGPU，功率状态选择器122A被构造成从存储在功率状态查找表162中的候选功率状态中选择一个功率状态PS。在一些实施例中，由功率状态选择器122A选择候选功率状态中的一个作为功率状态PS。选择的候选功率状态的一个表示最接近估算功率PGPU的功耗。在这些设置下，功率状态转换器122向主机CPU 220提供GPU模型210的功率状态PS。因此，主机CPU 220能够根据GPU模型210的功率状态PS分析估算的功耗读数。在这些设置下，主机CPU 220能有效地在没有附加检测程序的情况下监测GPU模型210内的数据。
在一些实施例中，器件200和/或GPU模型210的部件由计算机系统(未示出)中的处理器(未示出)执行的软件代码实现。出于说明目的，功率估算适配器120、内存模型140、存储单元160、总线接口180、处理部件212、214、216和218和/或寄存器REG1-REG3均通过软件代码实现。在一些实施例中，GPU模型210为基于软件的模型，其被用于模拟并作为GPU集成电路的物理硬件操作，并且器件200为基于软件的平台，其被用于在GPU模型210和主机CPU220之间提供互连接口。基于软件的器件200和GPU模型210适于在电子系统层级(ESL)阶段验证GPU模型210的功耗。如果GPU模型210的功耗不匹配功耗要求，能够在电子系统层级(ESL)阶段对GPU模型210进行重新设计。因此，当GPU模型210经过调节以匹配功耗要求时，可基于调节的GPU模型210制造或调节基于硬件的物理GPU电路。在一些实施例中，在制造基于硬件的物理GPU电路之前，能够通过设置GPU模型210对基于硬件的物理GPU电路的功能和性能进行有效的测试和验证。
在其他一些实施例中，器件200和GPU模型210的部件通过可编程电路实现，可编程电路包括例如现场可编程门阵列(FPGA)。当为GPU模型210分配一些处理任务时，主机CPU220能够通过实现在FPGA中的器件200确认GPU模型210的功率状态和/或估算的功耗读数。
在一些实施例中，公开了一种器件，其包括功率状态转换器。功率状态转换器被构造成为在处理单元模型内执行的性能活动计数。功率状态转换器被构造成根据性能活动的计数值确定处理单元模型的功率状态。
在一些实施例中，还公开了一种系统，其包括处理单元模型和功率估算适配器。处理单元模型被构造成执行来自主机处理单元的处理任务。功率估算适配器连接在主机处理单元与处理单元模型之间。功率估算适配器被构造成确定并生成处理单元模型的功率状态。功率估算适配器包括功率状态转换器。功率状态转换器被构造成为在处理单元模型内执行的性能活动计数并根据性能活动的计数值确定处理单元模型的功率状态。功率状态转换器被构造成将功率状态传输给主机处理单元。
在一些实施例中，公开了一种方法，其包括以下操作。性能活动在处理单元模型中执行。根据性能活动的计数值确定处理单元模型的功率状态。根据功率状态生成处理单元模型的估算功耗读数。
根据本发明的实施例，提供了用于处理器的功率估算器件，包括：与处理单元模型连接的功率状态转换器，其中，功率状态转换器被构造成为在处理单元模型内执行的性能活动计数，并且功率状态转换器被构造成根据性能活动的计数值确定处理单元模型的功率状态。
根据本发明的实施例，处理单元模型包括用于执行性能活动的多个处理部件，功率状态转换器包括多个计数器，并且每个计数器被构造成计算由处理部件中的一个执行的性能活动的计数值。
根据本发明的实施例，处理单元模型为图形处理单元模型，处理部件包括着色器、纹理处理器、光栅化处理器和像素处理器中的至少一个。
根据本发明的实施例，处理单元模型包括用于存储数据的多个寄存器，并且功率状态转换器被构造成根据计数值和存储在寄存器中的数据的变化的两者，确定处理单元模型的功率状态。
根据本发明的实施例，还包括：内存模型；以及事务处理界面，被构造成将由处理单元模型传输的访问命令传递至内存模型，其中，事务处理界面被构造成记录访问命令的请求阶段与访问命令的响应阶段之间的持续时间。
根据本发明的实施例，功率状态转换器被构造为基于所有的计数值、数据的变化和持续时间，确定处理单元模型的功率状态。
根据本发明的实施例，还包括：内存模型；以及事务处理界面，被构造成将来自处理单元模型的访问命令传递至内存模型，事务处理界面被构造成记录访问命令的请求阶段与访问命令的响应阶段之间的持续时间。
根据本发明的实施例，功率状态转换器被构造为基于计数值和持续时间两者，确定处理单元模型的功率状态。
根据本发明的实施例，事务处理界面被构造成：记录访问命令的请求阶段开始后的第一时间戳、记录访问命令的响应阶段开始后的第二时间戳、以及记录第二时间戳与第一时间戳之间的时间差作为持续时间。
根据本发明的实施例，还包括：存储单元，被构造成存储功率状态查找表，其中，功率状态查找表包括对应于处理单元模型的多个候选功率状态，其中，功率状态转换器包括功率状态选择器，功率状态选择器被构造成从候选功率状态中选择处理单元模型的功率状态。
根据本发明的实施例，功率状态转换器被构造成将处理单元模型的功率状态传输给主机处理单元，用于计算处理单元模型的估算功耗读数。
根据本发明的实施例，还包括：存储单元，被构造成存储功率状态查找表，功率状态查找表包括对应于处理单元模型的多个候选功率状态，其中，功率状态转换器包括功率数学建模器和功率状态选择器，功率数学建模器被构造成根据计数值计算估算功率，并且功率状态选择器被构造成由估算功率选择处理单元模型的功率状态。
根据本发明的实施例，功率状态转换器被构造成将处理单元模型的功率状态传输给主机处理单元，用于计算处理单元模型的估算功耗读数。
根据本发明的实施例，提供了用于处理器的功率估算系统，包括：处理单元模型，被构造成执行来自主机处理单元的处理任务；以及功率估算适配器，连接在主机处理单元与处理单元模型之间，其中，功率估算适配器被构造成确定并生成处理单元模型的功率状态，功率估算适配器包括：功率状态转换器，被构造成为在处理单元模型内执行的性能活动计数并根据性能活动的计数值确定处理单元模型的功率状态，功率状态转换器被构造成将功率状态传输给主机处理单元。
根据本发明的实施例，处理单元模型包括用于执行所述性能活动的多个处理部件，功率状态转换器包括多个计数器，每个计数器被构造成为一个处理部件计算计数值，处理部件包括着色器、纹理处理器、光栅化处理器和像素处理器中的至少一个。
根据本发明的实施例，处理单元模型包括用于存储数据的多个寄存器，功率状态转换器被构造成根据计数值和存储在寄存器中的数据的变化的两者，确定处理单元模型的功率状态。
根据本发明的实施例，功率估算适配器还包括：内存模型；以及事务处理界面，被构造成将来自处理单元模型的访问命令传递给内存模型、记录访问命令的请求阶段与访问命令的响应阶段之间的持续时间、以及将时间提供给功率状态转换器，处理单元模型的功率状态根据计数值和持续时间两者由功率状态转换器确定。
根据本发明的实施例，提供了用于处理器的功率估算方法，包括：为在处理单元模型内执行的性能活动计数；根据性能活动的计数值确定处理单元模型的功率状态；以及根据功率状态生成处理单元模型的估算功耗读数。
根据本发明的实施例，还包括：监测存储在处理单元模型的寄存器内的数据的变化，其中，根据计数值和数据的变化的两者确定处理单元模型的功率状态。
根据本发明的实施例，还包括：由事务处理界面记录访问命令的持续时间，事务处理界面被构造成处理处理单元模型与内存模型之间的访问命令以及在访问命令的请求阶段与访问命令的响应阶段间之间记录的持续时间，其中，根据计数值和访问命令的持续时间的两者，确定处理单元模型的功率状态。
前面概述了若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为用于设计或修改用于执行与本公开相同或类似的目的和/或实现相同或类似优点的其它工艺和结构的基础。本领域的技术人员还应该意识到，这种等效结构不背离本公开的精神和范围，并且可以进行各种改变、替换和变更而不背离本公开的精神和范围。

Claims (20)

1.一种用于处理器的功率估算器件，包括：
与处理单元模型连接的功率状态转换器，其中，所述功率状态转换器被构造成为在所述处理单元模型内执行的性能活动计数，并且所述功率状态转换器被构造成根据所述性能活动的计数值确定所述处理单元模型的功率状态；
功率分析器，与所述功率状态转换器连接，其中，所述功率分析器被配置为分析所述功率状态，并且根据所述功率状态生成所述处理单元模型的估算功耗读数；
内存模型；以及
事务处理界面，被构造成将由所述处理单元模型传输的访问命令传递至所述内存模型，
其中，所述事务处理界面被构造成记录所述访问命令的请求阶段与所述访问命令的响应阶段之间的持续时间。
2.根据权利要求1所述的用于处理器的功率估算器件，其中，所述处理单元模型包括用于执行所述性能活动的多个处理部件，所述功率状态转换器包括多个计数器，并且每个所述计数器被构造成计算由所述处理部件中的一个执行的所述性能活动的计数值。
3.根据权利要求2所述的用于处理器的功率估算器件，其中，所述处理单元模型为图形处理单元模型，所述处理部件包括着色器、纹理处理器、光栅化处理器和像素处理器中的至少一个。
4.根据权利要求1所述的用于处理器的功率估算器件，其中，所述处理单元模型包括用于存储数据的多个寄存器，并且所述功率状态转换器被构造成根据所述计数值和存储在所述寄存器中的所述数据的变化的两者，确定所述处理单元模型的所述功率状态。
5.根据权利要求1所述的用于处理器的功率估算器件，其中，所述事务处理界面还被配置为在所述事务处理界面将所述访问命令传递至所述内存模型之后，向所述处理单元模型返回确认信息。
6.根据权利要求4所述的用于处理器的功率估算器件，其中，所述功率状态转换器被构造为基于所有的所述计数值、所述数据的所述变化和所述持续时间，确定所述处理单元模型的所述功率状态。
7.根据权利要求1所述的用于处理器的功率估算器件，其中，所述处理单元模型包括：
多个处理部件，被配置为用于执行所述性能活动；以及
多个寄存器，被配置为存储从所述多个处理部件输出的数据。
8.根据权利要求1所述的用于处理器的功率估算器件，其中，所述功率状态转换器被构造为基于所述计数值和所述持续时间两者，确定所述处理单元模型的所述功率状态。
9.根据权利要求1所述的用于处理器的功率估算器件，其中，所述事务处理界面被构造成：记录所述访问命令的所述请求阶段开始后的第一时间戳、记录所述访问命令的所述响应阶段开始后的第二时间戳、以及记录所述第二时间戳与所述第一时间戳之间的时间差作为所述持续时间。
10.根据权利要求1所述的用于处理器的功率估算器件，还包括：
存储单元，被构造成存储功率状态查找表，其中，所述功率状态查找表包括对应于所述处理单元模型的多个候选功率状态，
其中，所述功率状态转换器包括功率状态选择器，所述功率状态选择器被构造成从所述候选功率状态中选择所述处理单元模型的所述功率状态。
11.根据权利要求10所述的用于处理器的功率估算器件，其中，所述功率状态转换器被构造成将所述处理单元模型的所述功率状态传输给所述功率分析器，所述功率分析器将所述估算功耗读数传输给主机处理单元。
12.根据权利要求1所述的用于处理器的功率估算器件，还包括：
存储单元，被构造成存储功率状态查找表，所述功率状态查找表包括对应于所述处理单元模型的多个候选功率状态，
其中，所述功率状态转换器包括功率数学建模器和功率状态选择器，所述功率数学建模器被构造成根据所述计数值计算估算功率，并且所述功率状态选择器被构造成由所述估算功率选择所述处理单元模型的所述功率状态。
13.根据权利要求12所述的用于处理器的功率估算器件，其中，所述功率状态转换器被构造成将所述处理单元模型的所述功率状态传输给所述功率分析器，所述功率分析器将所述估算功耗读数传输给主机处理单元。
14.一种用于处理器的功率估算系统，包括：
处理单元模型，被构造成执行来自主机处理单元的处理任务；以及
功率估算适配器，连接在所述主机处理单元与所述处理单元模型之间，其中，所述功率估算适配器被构造成确定并生成所述处理单元模型的功率状态，所述功率估算适配器包括：
功率状态转换器，被构造成为在所述处理单元模型内执行的性能活动计数并根据所述性能活动的计数值确定所述处理单元模型的所述功率状态；
功率分析器，与所述功率状态转换器连接，其中，所述功率分析器被配置为分析所述功率状态，根据所述功率状态生成所述处理单元模型的估算功耗读数，并且将所述估算功耗读数传输给所述主机处理单元；
内存模型；和
事务处理界面，被构造成将来自所述处理单元模型的访问命令传递给所述内存模型、记录所述访问命令的请求阶段与所述访问命令的响应阶段之间的持续时间、以及将所述持续时间提供给所述功率状态转换器，所述处理单元模型的所述功率状态根据所述计数值和所述持续时间两者由所述功率状态转换器确定。
15.根据权利要求14所述的用于处理器的功率估算系统，其中，所述处理单元模型包括用于执行所述性能活动的多个处理部件，所述功率状态转换器包括多个计数器，每个所述计数器被构造成为一个所述处理部件计算计数值，所述处理部件包括着色器、纹理处理器、光栅化处理器和像素处理器中的至少一个。
16.根据权利要求14所述的用于处理器的功率估算系统，其中，所述处理单元模型包括用于存储数据的多个寄存器，所述功率状态转换器被构造成根据所述计数值和存储在所述寄存器中的所述数据的变化的两者，确定所述处理单元模型的所述功率状态。
17.根据权利要求14所述的用于处理器的功率估算系统，其中，所述事务处理界面还被配置为在所述事务处理界面将所述访问命令传递至所述内存模型之后，向所述处理单元模型返回确认信息。
18.一种用于处理器的功率估算方法，包括：
为在处理单元模型内执行的性能活动计数；
根据所述性能活动的计数值确定所述处理单元模型的功率状态；以及
分析所述功率状态，并且根据所述功率状态生成所述处理单元模型的估算功耗读数；
将所述估算功耗读数传输给主机处理单元。
19.根据权利要求18所述的用于处理器的功率估算方法，还包括：
监测存储在所述处理单元模型的寄存器内的数据的变化，
其中，根据所述计数值和所述数据的所述变化的两者确定所述处理单元模型的所述功率状态。
20.根据权利要求18所述的用于处理器的功率估算方法，还包括：
由事务处理界面记录访问命令的持续时间，所述事务处理界面被构造成处理所述处理单元模型与内存模型之间的访问命令以及在所述访问命令的请求阶段与所述访问命令的响应阶段间之间记录的所述持续时间，
其中，根据所述计数值和所述访问命令的所述持续时间的两者，确定所述处理单元模型的所述功率状态。
CN201710308966.5A 2016-05-31 2017-05-04 用于处理器的功率估算器件、功率估算系统及相关方法 Active CN107451318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/169,635 2016-05-31
US15/169,635 US10345883B2 (en) 2016-05-31 2016-05-31 Power estimation

Publications (2)

Publication Number Publication Date
CN107451318A CN107451318A (zh) 2017-12-08
CN107451318B true CN107451318B (zh) 2021-02-05

Family

ID=60417721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710308966.5A Active CN107451318B (zh) 2016-05-31 2017-05-04 用于处理器的功率估算器件、功率估算系统及相关方法

Country Status (2)

Country Link
US (2) US10345883B2 (zh)
CN (1) CN107451318B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2560892B (en) * 2017-03-23 2021-06-02 Advanced Risc Mach Ltd Graphics Processing
CN108089958B (zh) * 2017-12-29 2021-06-08 珠海市君天电子科技有限公司 Gpu测试方法、终端设备和计算机可读存储介质
TWI697841B (zh) * 2018-12-18 2020-07-01 新唐科技股份有限公司 控制電路及快速設定電源模式的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104204825A (zh) * 2012-03-30 2014-12-10 英特尔公司 动态测量处理器中的功耗

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265233A (en) * 1991-05-17 1993-11-23 Sun Microsystems, Inc. Method and apparatus for providing total and partial store ordering for a memory in multi-processor system
JP2005517554A (ja) * 2002-02-20 2005-06-16 ダンザー ノース アメリカ，インコーポレイテッド フリッチ表面処理装置
US7152169B2 (en) * 2002-11-29 2006-12-19 Intel Corporation Method for providing power management on multi-threaded processor by using SMM mode to place a physical processor into lower power state
US7433803B2 (en) * 2005-04-27 2008-10-07 Freescale Semiconductor, Inc. Performance monitor with precise start-stop control
US8010764B2 (en) * 2005-07-07 2011-08-30 International Business Machines Corporation Method and system for decreasing power consumption in memory arrays having usage-driven power management
JP4871174B2 (ja) * 2007-03-09 2012-02-08 株式会社日立製作所 仮想計算機システム
US7992017B2 (en) * 2007-09-11 2011-08-02 Intel Corporation Methods and apparatuses for reducing step loads of processors
JP4468426B2 (ja) * 2007-09-26 2010-05-26 株式会社東芝 高可用システム及び実行状態制御方法
US9459984B2 (en) * 2007-10-29 2016-10-04 Intel Corporation Method and systems for external performance monitoring for virtualized environments
US8615647B2 (en) * 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US8090967B2 (en) 2008-05-23 2012-01-03 Intel Corporation Power state transition initiation control of memory interconnect based on early warning signal, memory response time, and wakeup delay
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8127160B2 (en) * 2008-10-13 2012-02-28 International Business Machines Corporation Dynamic frequency and voltage scaling for a computer processor
US8271728B2 (en) * 2008-11-13 2012-09-18 International Business Machines Corporation Spiral cache power management, adaptive sizing and interface operations
US8271809B2 (en) * 2009-04-15 2012-09-18 International Business Machines Corporation On-chip power proxy based architecture
US8214663B2 (en) * 2009-04-15 2012-07-03 International Business Machines Corporation Using power proxies combined with on-chip actuators to meet a defined power target
JP5428075B2 (ja) * 2009-04-17 2014-02-26 株式会社日立製作所 性能モニタリングシステム、ボトルネック判定方法及び管理計算機
US9600332B2 (en) * 2009-04-28 2017-03-21 Cisco Technology, Inc. Server load balancing based on virtual utilization, physical utilization, and feedback
US8892931B2 (en) * 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
KR101620103B1 (ko) * 2009-10-21 2016-05-13 삼성전자주식회사 멀티 코어 시스템에서 중앙 처리 장치의 전력 제어 장치 및 방법
JP5283762B2 (ja) * 2009-12-14 2013-09-04 富士通株式会社 演算処理装置、情報処理装置及びその制御方法
US8429433B2 (en) * 2010-01-15 2013-04-23 International Business Machines Corporation Dynamically adjusting an operating state of a data processing system running under a power cap
US8442786B2 (en) * 2010-06-02 2013-05-14 Advanced Micro Devices, Inc. Flexible power reporting in a computing system
US8484593B2 (en) * 2010-07-19 2013-07-09 Advanced Micro Devices Method of determining event based energy weights for digital power estimation
US8990602B2 (en) * 2010-12-21 2015-03-24 Intel Corporation Apparatus, method, and system for early deep sleep state exit of a processing element
US8635483B2 (en) * 2011-04-05 2014-01-21 International Business Machines Corporation Dynamically tune power proxy architectures
US8957729B2 (en) * 2012-03-20 2015-02-17 Telefonaktiebolaget L M Ericsson (Publ) Memory structure having taps and non-unitary delays between taps
DE102012213001B4 (de) * 2012-07-24 2016-06-16 BSH Hausgeräte GmbH Geschirrspülmaschine, insbesondere Haushaltsgeschirrspülmaschine
US20140244459A1 (en) * 2013-02-25 2014-08-28 Hewlett-Packard Development Company Minimum and maximum amounts of resource consumed by device
US9535778B2 (en) * 2013-03-15 2017-01-03 International Business Machines Corporation Reestablishing synchronization in a memory system
US9335809B2 (en) * 2013-03-15 2016-05-10 Seagate Technology Llc Volatile memory storing system data during low power mode operation and monitoring the voltage supplied to the memory during low power mode
US9201490B2 (en) * 2013-03-15 2015-12-01 International Business Machines Corporation Power management for a computer system
US20150033045A1 (en) * 2013-07-23 2015-01-29 Apple Inc. Power Supply Droop Reduction Using Feed Forward Current Control
US9921635B2 (en) * 2013-10-31 2018-03-20 Advanced Micro Devices, Inc. Dynamic and adaptive sleep state management
US10114435B2 (en) * 2013-12-23 2018-10-30 Intel Corporation Method and apparatus to control current transients in a processor
US10204056B2 (en) * 2014-01-27 2019-02-12 Via Alliance Semiconductor Co., Ltd Dynamic cache enlarging by counting evictions
US9841802B2 (en) * 2014-02-20 2017-12-12 Qualcomm Incorporated Wake lock management through application monitoring
US20150253837A1 (en) * 2014-03-10 2015-09-10 Riverscale Ltd Software Enabled Network Storage Accelerator (SENSA) - Power Savings in Arrays of Multiple RISC Cores
US9680391B2 (en) * 2015-03-27 2017-06-13 Qualcomm Incorporated Multi-input scalable rectifier droop detector
US10305928B2 (en) * 2015-05-26 2019-05-28 Cisco Technology, Inc. Detection of malware and malicious applications
US20160378168A1 (en) * 2015-06-26 2016-12-29 Advanced Micro Devices, Inc. Dynamic power management optimization
US9668101B2 (en) * 2015-08-10 2017-05-30 Qualcomm Incorporated Partial timing synchronization function (TSF) synchronization in fine timing measurement (FTM) protocol
US10430313B2 (en) * 2015-09-24 2019-10-01 Intel Corporation System for correlation of operating system and hardware trace events

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104204825A (zh) * 2012-03-30 2014-12-10 英特尔公司 动态测量处理器中的功耗

Also Published As

Publication number Publication date
US11163351B2 (en) 2021-11-02
US10345883B2 (en) 2019-07-09
US20190332161A1 (en) 2019-10-31
CN107451318A (zh) 2017-12-08
US20170344093A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
US8339414B2 (en) Monitoring graphics processing
KR101927233B1 (ko) 이기종 멀티-코어 시스템의 gpu 전력 측정 방법
EP3436894B1 (en) Active and stall cycle based dynamic scaling of processor frequency and bus bandwidth
CN107451318B (zh) 用于处理器的功率估算器件、功率估算系统及相关方法
US20170199558A1 (en) Flexible and scalable energy model for estimating energy consumption
EP4242797A2 (en) Frame based clock rate adjustment for processing unit
US11231760B1 (en) Techniques for accurately determining the temperature at various locations of an operating integrated circuit
EP2513860B1 (en) A graphics pipeline scheduling architecture utilizing performance counters
US20110285709A1 (en) Allocating Resources Based On A Performance Statistic
JP5429746B2 (ja) 消費電力評価装置、電力係数作成システム、消費電力評価方法及び電力係数作成方法。
WO2016134071A1 (en) Backward compatibility through use of spoof clock and fine grain frequency control
Stone et al. Evaluation of emerging energy-efficient heterogeneous computing platforms for biomolecular and cellular simulation workloads
US20180342227A1 (en) Performance-Based Graphics Processing Unit Power Management
EP4145249A1 (en) Per-lane power management of bus interconnects
Yun et al. A novel performance prediction model for mobile GPUs
US8006155B2 (en) Testing an operation of integrated circuitry
US20130282337A1 (en) Performance evaluation device and performance evaluation method
US20160070632A1 (en) Power profiling method, power profiling system, and processor-readable storage medium
US11106478B2 (en) Simulation device, simulation method, and computer readable medium
CN113627107A (zh) 确定电源电压数据的方法、装置、电子设备和介质
KR101515891B1 (ko) 메모리 사용량 분석 방법 및 이를 수행하는 사용자 단말
WO2016181549A1 (ja) 性能評価装置及び性能評価プログラム
US11935175B2 (en) Apparatus, method, and computer-readable medium for image processing using variable-precision shading
US20190391837A1 (en) Processing division device, simulator system and processing division method
JP6271090B2 (ja) 性能算出システム、性能算出装置、性能算出方法及び性能算出プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant