CN107438850B - 使用签名的地址验证 - Google Patents

使用签名的地址验证 Download PDF

Info

Publication number
CN107438850B
CN107438850B CN201680019968.6A CN201680019968A CN107438850B CN 107438850 B CN107438850 B CN 107438850B CN 201680019968 A CN201680019968 A CN 201680019968A CN 107438850 B CN107438850 B CN 107438850B
Authority
CN
China
Prior art keywords
request
equipment
physical address
address
signature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680019968.6A
Other languages
English (en)
Other versions
CN107438850A (zh
Inventor
B.C.塞雷布林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Priority to CN201910110123.3A priority Critical patent/CN110134619B/zh
Publication of CN107438850A publication Critical patent/CN107438850A/zh
Application granted granted Critical
Publication of CN107438850B publication Critical patent/CN107438850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/06—Network architectures or network communication protocols for network security for supporting key management in a packet data network
    • H04L63/062—Network architectures or network communication protocols for network security for supporting key management in a packet data network for key distribution, e.g. centrally by trusted party
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0876—Network architectures or network communication protocols for network security for authentication of entities based on the identity of the terminal or configuration, e.g. MAC address, hardware or software configuration or device fingerprint
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/16—Implementing security features at a particular protocol layer
    • H04L63/164—Implementing security features at a particular protocol layer at the network layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

用于生成签名的地址的、包括在计算机存储介质上编码的计算机程序的方法、系统和装置。所述方法中的一个包括：通过组件从设备接收多个第一请求，每个第一请求用于物理地址并且包括虚拟地址，由所述组件使用所述虚拟地址确定第一物理地址，生成用于第一物理地址的第一签名，并且为所述设备提供包括第一签名的响应；从设备接收多个第二请求，每一个第二请求用于访问第二物理地址并且包括第二签名，对于所述多个第二请求中的每一个，由所述组件使用第二签名确定第二物理地址是否是有效的，并且对于第二物理地址被确定为有效的每一个第二请求，向对应的第二请求提供服务。

Description

使用签名的地址验证
背景技术
本说明书涉及验证存储器访问请求。
图形处理单元(GPU)可以具有对随机地址的高度并行访问，并且可以包括在GPU上的硬件以执行地址转换，地址转换产生针对中央处理单元(CPU)动态随机存取存储器(DRAM)的地址。类似地，一些网络接口卡(NIC)和固态驱动器(SSD)可以执行它们自己的地址转换。
外围组件互连(PCI)地址转换服务(ATS)允许设备从输入/输出存储器管理单元(IOMMU)请求地址转换，并在设备上本地缓存该转换。设备对转换范围的后续访问可以被标记为已转换并且绕过IOMMU。
发明内容
存储器管理单元从例如连接到主板的设备接收地址转换请求，并生成用于每一个请求的物理地址的签名。存储器管理单元向设备提供签名，并且当从设备接收存储器访问请求时，使用对应的签名来验证正在被访问的存储器的位置、验证正在发送请求的设备、或者验证两者。
通常，本说明书中描述的主题的一个创新方面可以体现在方法中，所述方法包括以下动作：由组件从设备接收多个第一请求，所述多个第一请求中的每一个用于对应的物理地址并且包括对应的虚拟地址，对于所述多个第一请求中的每一个，由所述组件使用对应的虚拟地址确定第一物理地址，生成用于第一物理地址的第一签名，第一签名用于验证第一物理地址，以及向设备提供包括第一签名的响应；从设备接收多个第二请求，所述多个第二请求中的每一个用于访问对应的第二物理地址并且包括对应的第二签名，对于所述多个第二请求中的每一个，由所述组件使用对应的第二签名确定对应的第二物理地址是否是有效的，并且对于使用对应的第二请求的第二签名被确定为第二物理地址有效的每一个第二请求，向对应的第二请求提供服务。该方面的其他实施例包括对应的计算机系统、设备和记录在一个或多个计算机存储设备上的计算机程序，所述一个或多个计算机存储设备中的每一个被配置为执行所述方法的动作。一个或多个计算机的系统可以被配置为通过将软件、固件、硬件或其组合执行特定的操作或动作，所述软件、固件、硬件或其组合安装在运行中的系统并且致使系统执行动作。一个或多个计算机程序可以被配置为通过包括当被数据处理装置执行时致使装置执行动作的指令来执行特定的操作或动作。
上述和其他实施例可以每个可选地以单独的或组合的方式包括以下特征中的一个或多个。该方法可以包括对于使用对应的第二请求的第二签名被确定为第二物理地址无效的每一个第二请求，不向对应的第二请求提供服务。对于所述多个第二请求的不同的第二子集，不向第二请求提供服务可以包括对于第二子集中的每一个第二请求，拒绝相应的第二请求。对于所述多个第二请求的不同的第二子集，不向第二请求提供服务可以包括对于第二子集中的每一个第二请求，记录指示相应的第二请求的对应错误。对于所述多个第二请求的不同的第二子集，不向第二请求提供服务可以包括复位或停止所述设备。不向对于使用对应的第二请求的第二签名被确定为第二物理地址无效的每一个第二请求的对应的第二请求提供服务可以包括改变设备的密钥值(secret value)。不向对于使用对应的第二请求的第二签名被确定为第二物理地址无效的每一个第二请求的对应的第二请求提供服务可以包括禁用设备对存储器的访问。该方法可以包括向所述多个第二请求中的至少一个提供服务，而不向所述多个第二请求中的至少另外一个提供服务。
在一些实施中，该方法包括从设备接收特定请求，确定特定请求是否包括虚拟地址，以及确定特定请求是否是i)所述多个第一请求中的一个，响应于确定特定请求包括虚拟地址或ii)所述多个第二请求中的一个，响应于确定特定请求不包括虚拟地址。所述多个第一请求中的每一个可以包括对应的虚拟地址和用于设备的标识符。对于所述多个第一请求中的每一个，生成用于第一物理地址的第一签名可以包括：使用标识符确定密钥值、使用第一物理地址和密钥值生成哈希值、并且使用哈希值的至少一部分生成第一签名。
在一些实施中，对于所述多个第一请求中的每一个，向设备提供包括第一签名的响应包括将第一签名与第一物理地址连接，以及提供响应，该响应包括与响应的单个字段中的第一物理地址连接的第一签名。用于设备的标识符可以包括用于设备的设备总线号码。所述多个第二请求中的每一个可以包括对应的第二物理地址、对应的第二签名和用于设备的标识符。对于所述多个第二请求中的每一个，由组件使用对应的第二签名确定对应的第二物理地址是否是有效的可以包括：使用标识符确定密钥值、使用对应的第二物理地址和密钥值生成哈希值、使用哈希值的至少一部分生成第三签名、确定对应的第二签名和第三签名是否相同、以及响应于确定对应的第二签名和第三个签名相同而确定对应的第二物理地址是有效的。
在一些实施中，所述多个第二请求中的每一个包括对应的第二物理地址、对应的第二签名、和用于设备的标识符。对于所述多个第二请求中的每一个，由组件使用对应的第二签名确定对应的第二物理地址是否有效可以包括：使用标识符确定密钥值、通过使用所述标密钥值解密对应的第二物理地址生成第三物理地址、使用第三物理地址和密钥值生成哈希值、使用哈希值的至少一部分生成第三签名、确定对应的第二签名和第三签名是否相同、以及响应于确定对应的第二签名和第三签名相同而确定对应的第二物理地址是有效的。
在一些实施中，对于所述多个第一请求中的每一个，使用哈希值的至少一部分生成第一签名包括使用来自所述哈希值的预定数量的最低有效位来生成第一签名。对于所述多个第一请求中的每一个，使用哈希值的至少一部分生成第一签名可以包括使用全部哈希值生成第一签名。通过使用密钥值加密第一物理地址而生成哈希值可以包括使用密钥值作为伽罗瓦消息认证码(Galois Message Authentication Code)(GMAC)处理的输入来确定密文和加密第一物理地址的认证标签、以及使用认证标签作为哈希值。
在一些实施中，该方法可以包括使用标识符确定用于设备的至少一个权限值。通过使用密钥值加密第一物理地址而生成哈希值可以包括通过使用所述至少一个权限值加密第一物理地址而确定哈希值。所述至少一个权限值可以包括读取权限位、写入权限位、执行权限位、可告诉缓存位、缓存级别提示位、业务类别、或虚拟通道号码中的至少一个。
在一些实施中，所述多个第二请求中的每一个包括用于设备的标识符。每一个第二签名可以包括加密的物理地址。对于所述多个第二请求中的每一个，由组件使用对应的第二签名确定对应的第二物理地址是否是有效的可以包括：使用所述标识符确定密钥值、通过使用密钥值解密对应的加密物理地址来确定解密值、确定解密值是否包括具有预定长度的零的前缀、当确定解密值包括具有预定长度的零的前缀时确定对应的第二物理地址是有效的、并且使用解密值作为对应的第二个物理地址。通过使用密钥值解密对应的加密物理地址来确定解密值可以包括通过使用密钥值作为对块密码的输入解密对应的加密物理地址来确定解密值。通过使用密钥值解密对应的加密物理地址来确定解密值可以包括通过使用密钥值作为高级加密标准处理的输入解密对应的加密物理地址来确定解密值。
在一些实施中，从设备接收所述多个第二请求包括：对于所述多个第二请求中的每一个，通过交换芯片从设备接收对应的第二请求；对于所述多个第二请求中的每一个，由交换芯片确定对应的第二请求包括未知地址；以及对于所述多个第二请求中的每一个，通过交换芯片发送对应的第二请求到组件。
在一些实施中，对于所述多个第一请求中的每一个，向设备提供包括第一签名的响应包括对于所述多个第一请求中的每一个，使用错误检测码字段中的第一签名和响应的主体中的第一物理地址生成响应。对于所述多个第一请求中每一个，使用错误检测代码字段中的第一签名和响应的本体中的第一物理地址生成响应可以包括使用第一签名和来自响应的内容而非来自错误检测代码字段的内容生成错误检测代码值，以及在响应的错误检测代码字段中使用错误检测代码值。对于所述第二请求中的每一个，由组件使用对应的第二签名确定对应的第二物理地址是否是有效的可以包括：对于所述多个第二请求中的每一个，使用来自所述多个第二请求中的对应的一个第二请求中的错误检测代码字段的对应的第二签名验证对应的第二物理地址。对于所述多个第二请求中的每一个，由组件使用对应的第二签名确定对应的第二物理地址是否是有效的可以包括：对于所述多个第二请求中的每一个，使用来自所述多个第二请求中的对应的一个第二请求中的错误检测代码字段的错误检测代码值验证对应的第二物理地址和所述多个的第二请求中的对应的一个第二请求的完整性(integrity)，其中，错误检测代码值使用对应的第二签名生成。
在一些实施中，对于至少一个第二请求，向对应的第二请求提供服务包括：确定所述第二请求包括读取请求；由组件向与对应的第二物理地址相关联的第二设备提供读取请求，读取请求包括对应的第二签名；从第二设备接收对读取请求的第二响应，第二响应包括目的地地址和签名；以及使用签名确定目的地地址是否有效。该方法可以包括对于使用签名确定目的地地址有效的至少一个第二请求中的每一个，向设备提供来自第二响应的内容，并且对于使用签名被确定为目的地地址无效的至少一个第二请求中的每一个，丢弃第二响应。所述方法可以包括对于所述至少一个第二请求中的一个，向设备提供来自第二响应的内容，并且对所述至少一个第二请求中的另一个，丢弃第二请求。
本说明书中描述的主题可以在特定实施例中实施，并且可以导致以下一个或多个优点。在一些实施中，下面描述的系统和方法可以阻止设备访问设备允许范围之外的物理地址，例如对于执行其自己的地址转换的设备、或者当系统仅在转换时验证地址时。例如，每当设备请求访问地址时，系统可以验证设备应该被允许访问地址。在一些实施中，下面描述的系统和方法可以防止设备的恶意或错误的软件或硬件利用设备中的有意或意外缺陷来访问设备预期允许访问的系统范围之外的存储器，例如，当设备构建器不能够验证设备硅与设备的设计匹配时。在一些实施中，下面描述的系统和方法可以防止签名的暴力猜测，因为良好运转的设备从不会发出无效地址，并且系统可以在设备第一次向系统提供无效地址时停止、复位设备或者进行这两者。
在一些实施中，下面描述的系统和方法可以允许：用于每个请求，系统通过依赖设备中的地址的存储、用于地址的签名或这两者、而不依赖于设备被信任只生成有效的地址来验证设备的存储器访问请求，而不访问用于设备的有效地址的映射。在一些实施中，下文描述的系统和方法与其它系统(例如具有转换旁视(lookaside)缓冲器)相比，基于所需要的密钥值的数量，可能需要较少的存储器空储存间。在一些实施中，下面描述的系统和方法可以帮助限制系统中需要被信任的组件的数量，例如，限于中央处理单元(CPU)和在与CPU相同芯片上的组件或这两者，其可以不经对现有硬件或全部现有硬件的改变而被实施。在一些实施中，组件可以使用用于单个设备的多个键(key)、索引、或者这两者来移除设备对设备先前已经访问的一些而非所有存储器位置的访问。
本说明书的主题的一个或多个实施例的细节在附图和下面的说明中阐述。通过说明、附图和权利要求，本主题的其他特征、方面和优点将变得显而易见。
附图说明
图1是其中存储器管理单元为多个设备生成并且提供用于物理地址的签名的环境的示例；
图2是用于处理请求的过程的流程图。
图3是可以结合本文中描述的计算机实施的方法使用的计算系统的框图。
相同的附图标记和标号表示相同的元件。
具体实施方式
概要
在一些实施中，例如在外围组件互连(PCI)根联合体(root complex)中，输入/输出存储器管理单元(IOMMU)对于来自设备的每个地址转换请求使用随机产生的密钥值生成签名，该密钥值作为加密键(cryptographic key)的一部分，只有IOMMU可以访问。IOMMU向设备提供签名，并且设备必须在将来访问转换的物理地址的所有未来请求中向IOMMU提供签名，以便IOMMU可以例如以简单的计算来验证和接受或拒绝访问请求。IOMMU可以使用签名来防止设备欺骗任何其他物理地址或重放无效地址，例如用于访问设备所允许范围之外的存储器。IOMMU可以对提供给设备的包(例如，PCI express(PCIe)包)的地址或另一个字段中的签名(例如加密签名)编码。
例如，设备可以从存储器管理单元(MMU)接收转换的地址，MMU使用PCI标准设备地址转换或占据设备中页表条目的MMU设备驱动地址映射操作确定该转换的地址。在一些示例中，MMU可以调用MMU驱动代码来分配每个设备独有的设备虚拟地址，并且创建将该虚拟地址转换为指定的中央处理单元(CPU)物理地址的MMU页表映射。
例如，当MMU创建页表映射时，MMU添加签名到映射中的物理地址中的每一个。随后，当设备经由地址转换服务(ATS)请求从MMU的转换时，MMU向设备提供签名或提供签名和地址这两者。在一些示例中，MMU设备驱动器例如可以将虚拟和物理地址(包括签名)发送到设备，因此设备包括本地页表，并且不需要请求从MMU的转换。
在一些实施中，系统可以依赖于这样的机制：当生成签名时，该机制防止设备欺骗设备的身份的一部分例如，PCIe设备标识符可以是称为总线/设备/功能(BDF)的16位元组，并且PCI的访问控制服务(ACS)可以阻止设备改变设备的总线号。当生成签名时，MMU可以使用设备的总线号，例如，通过用元组替换提供给设备的物理地址：“地址、哈希(MMU密钥值、物理地址、读取权限位、写入权限位、执行权限位、设备总线号)”。在一些实施中，除了上述那些之外或代替上述那些，MMU可以使用其他位或值作为哈希函数的输入。在一些示例中，地址和签名一起可以是六十四位。MMU可以使用任何适当的方法来生成签名，包括下面描述的附加方法。
在一些示例中，当地址(例如PCIe地址)可以编码64位以识别每个地址时，并且典型的页面分配粒度是4KB、2MB和1GB，系统对于每个相应的页面大小可以使用每个页面粒度的53、44或35最高有效位或最低有效位以生成签名。在一些示例中，MMU例如可以提供53位用于签名的4KB大小的转换，因此MMU不必确定原始页面转换大小、或计算三个签名，每个签名被来自哈希计算的不同的低阶位掩码。在一些实施中，MMU可以在响应(例如PCIe包)中添加页面大小指示，并且将该字段包括在哈希数据中，并且例如使用页面大小来确定用于签名的位数以及表示地址的位数。
设备包括用于该特定物理地址的每个存储器访问请求中的该特定物理地址的签名，例如其通常包含特定物理地址和设备的BDF。比如，在运行时，设备将在用于特定物理地址的每个存储器业务中发送特定的物理地址和签名。
例如，在PCIe根联合体中，MMU可以在并行验证签名的同时开始处理该请求，并且如果MMU确定该签名是无效的，可以中止该请求的处理，并且例如在MMU首次从设备接收到无效地址时，停止、复位设备或对设备进行这两者。在一些示例中，当MMU检测到无效地址或周期性地检测到无效地址时，MMU可以轮换密钥值以有效地摧毁攻击设备可能具有的所有可用信息。例如，密钥值可以是每个设备密钥值，并且MMU可以仅改变为MMU提供了无效地址的设备的密钥值。在一些示例中，MMU可以对于每个设备有两个密钥值，例如用于密钥值轮换。
在一些实施中，MMU可以从操作系统或管理程序(例如，管理程序驱动器码)接收密钥值。在一些实施中，MMU可以在内部生成密钥值，并且例如永远不会将密钥值直接曝光给软件。系统可以使用任何适当的方法来生成密钥值。
签名生成和验证
图1是其中存储器管理单元102生成并向多个设备A-B 104a-b提供物理地址的签名的环境100的示例。比如，存储器管理单元102可以在时间TA接收来自设备A 104a的地址转换请求并且使用将虚拟地址(诸如地址转换请求中包括的虚拟地址)与物理地址相关联的地址映射106。
然后，存储器管理单元102在时间TB确定所请求地址的签名。存储器管理单元102可以先前已经生成签名，例如，当为设备A 104a创建地址映射106并且将签名存储在地址映射106中时，或者可以响应于地址转换请求的接收而生成签名。存储器管理单元102可以确定所请求的地址的签名类型108，例如，使用地址转换请求中的虚拟地址，对应的物理地址，存储器管理单元102从其接收到地址转换请求的设备A 104a，存储器管理单元102从其接收到地址转换请求的设备A 104a或存储区器管理单元102的功能性，或包括这些中的两个或更多个的组合的任何其他适当的方法。
在一些实施中，存储器管理单元102可以使用设备A 104a的密钥值、物理地址以及读取权限位、写入权限位、执行权限位或设备总线号来生成物理地址的签名。密钥值对于存储器管理单元102并可选地对于设备A 104a是特定的。当密钥值对于存储器管理单元102是特定的时，并且设备向存储器管理单元102发送无效访问请求，例如其具有无效地址、无效签名或两者，存储器管理单元102可以复位密钥值并确定设备可访问的所有地址的新签名。当密钥值对于特定设备(例如设备A 104a)是特定的时，并且特定设备向存储器管理单元102发送无效访问请求时，存储器管理单元102可以复位密钥值并且确定该特定设备可访问的所有地址、而不是其他设备可访问的地址的新的签名。在一些示例中，存储器管理单元102可以使用对于两个存储器管理单元102均特定而不是对于其他存储器管理单元特定的密钥值，并且其对于特定设备(例如，设备A 104a)也是特定的。在这些示例中，特定设备仅将数据访问请求发送到存储器管理单元102，而不是不具有用于确定请求中的签名的密钥值的另一存储器管理单元。
存储器管理单元102可以确定设备A 104a的权限，并且使用这些权限中的一个或多个(例如读取、写入或执行)来产生签名。在一些示例中，存储器管理单元102可以使用用于设备A 104a的任何数量的模式或权限位，诸如可缓存性位、缓存级提示位、业务类或虚拟通道号码中的一个或多个。存储器管理单元102可以使用哈希函数(例如强加密哈希函数)来生成签名。
存储器管理单元102可以选择哈希函数以生成签名、并包括具有地址108a的签名，其例如在时间TC提供给设备A 104a的响应中附加或连接到地址的结尾或开始，使得设备A104a将在对由物理地址108a识别的存储器位置的访问的任何请求中包括签名。比如，在时间TD，设备A 104a可以包括用于访问由地址108a指定的存储器位置的请求中的签名。
当存储器管理单元102在时间TD从设备A 104a接收到地址108a时，存储器管理单元102在时间TE使用签名来验证地址，以确保地址、签名或两者都没有由设备A 104a修改、另一个设备不使用地址108a、并且请求设备A 104a应被允许访问对应的存储器位置。例如，存储器管理单元102可以使用签名和设备总线号码或者该特定设备的密钥值或这两者验证只有设备A 104a、而设备B 104b没有向存储器管理单元102提供地址108a。
在一些实施中，存储器管理单元102可以通过生成用于地址的新签名并且将新签名与来自请求的签名进行比较以确定签名是否匹配来使用签名来验证地址或请求。如果签名匹配，则存储器管理单元102确定地址和请求是有效的。如果签名不匹配，则存储器管理单元102确定地址和请求是无效的。存储器管理单元102可以使用包括在请求中的签名来执行任何适当的方法，以确定地址和对应的请求是否有效。
在验证访问请求时，存储器管理单元102在时间TF可以向该请求提供服务或者致使该请求例如由另一个组件提供服务。比如，存储器管理单元102可以允许设备A 104a访问包括由存储器访问请求中的物理地址标识的位置的存储器110。
当存储器管理单元102确定地址、签名或两者均已经被修改，或者确定另一设备(例如，设备B 104b)将地址108a提供给存储器管理单元102时，存储器管理单元102例如不向请求提供服务，并且可以复位或引起设备A-B 104a-b中的一个或两个的复位。比如，当地址或签名已经被修改时，存储器管理单元102或环境100中的其他组件(诸如PCIe根联合体)复位设备A 104a。在一些示例中，如果存储器管理单元102确定设备B 104b向存储器管理单元102提供了地址108a，则当存储器管理单元102向设备A 104a提供地址108a时，存储器管理单元102可以复位设备B 104、设备A 104a或者致使设备B 104、设备A 104a或两者的复位。
当存储器管理单元102复位设备或致使设备复位时，存储器管理单元102可以改变设备的密钥值。在一些示例中，当存储器管理单元102改变设备的密钥值而不复位设备时，存储器管理单元102可以向设备提供更新的签名，以防止存储器管理单元102例如接收到具有使用先前的密钥值生成的签名并确定该请求是无效的。例如，存储器管理单元102可以向设备提供更新的页表。
在一些实施中，存储器管理单元102可以使用高级加密标准(AES)处理来生成签名。比如，存储器管理单元102可以使用伽罗瓦/计数器模式(Galois/Counter Mode)(GCM)作为10轮AES-128加密处理来生成签名。存储器管理单元可以使用伽罗瓦消息认证码(GMAC)处理来生成签名。除了任何其他适当的输入值，存储器管理单元102例如可以使用物理地址、设备的密钥值、请求设备的权限以及请求设备的总线号码作为AES-GCM处理的输入。在一些示例中，存储器管理单元102例如可以使用结果标签(例如，认证标签或GMAC标签)作为签名，并丢弃所生成的密文。
在一些实施中，存储器管理单元102可以在时间TB使用包括在地址108b中的零的前缀位来生成签名。比如，存储器管理单元102可以确定地址108b中包括的前导零位的数量，例如使用存储器管理单元102或请求设备A 104a的密钥值、以及可能的其他值(诸如如上所述的访问位或值)加密地址108b，并且在时间TC向请求设备提供加密的地址。
验证期间，在时间TE，响应于对与加密地址相对应的存储器的访问请求，存储器管理单元102例如使用密钥值和其他值来解密地址，并且确定包括在解密地址108b中的前导零位的数量是否正确。如果前导零位的数量正确，则存储器管理单元102在时刻TF服务该请求。如果例如前导零位的数量与最初包含在地址中的前导零位的数量不匹配并且不正确，则存储器管理单元102不向该请求提供服务，并且可以复位或停止设备或致使该设备的复位或停止。
在一些示例中，存储器管理单元102可以使用块密码来加密地址108b。比如，存储器管理单元102可以使用具有8字节块大小的块密码或具有地址108b的计数器模式中的AES作为随机数生成的输入。当存储器管理单元102使用计数器(例如，每个密钥值一个计数器)时，存储器管理单元102例如包括在时间TC发送到设备A 104a的响应中用于加密处理的计数器的当前值，使得存储器管理单元102可以在解密处理期间使用计数器值。存储器管理单元102可以使用密钥值作为块密码的输入。存储器管理单元102可以使用任何适当的方法来加密地址108b和可以使用对应的方法来解密加密的地址。
在一些实施中，存储器管理单元102可以在时间TB生成地址108c的签名，并将签名存储在时间TC向请求设备(例如，设备A 104a)提供的响应的另一个字段中。在一些示例中，存储器管理单元102可以将签名存储在响应校验和中，该响应校验和例如由PCIe定义，以检测电信号线上的噪声。比如，存储器管理单元可以生成用于响应包的业务层包(packet)摘要，并且将物理地址包括在响应包的主体中。存储器管理单元可以在业务层包摘要中包括签名，例如作为链路循环冗余校验(LCRC)附加到摘要的末尾，并且请求设备接收响应包。
当请求设备A 104a需要访问由物理地址指定的存储器位置时，请求设备A 104a在时间TD向存储器管理单元102提供具有业务层包摘要和签名的响应包，可能使包通过一个或多个交换器(switch)。存储器管理单元102在时间TE使用位于校验和中的签名验证地址，并确保地址、签名或两者都未被修改或损坏，并且确保该请求应该被提供服务。
在一些实施中，响应包括可以包括指示校验和是否存在的设置数据。比如，组件或设备一般可以使用校验和来确定响应包是否已被破坏。在这些实施中，从请求设备A 104a将数据包传递到存储器管理单元102的任何交换器或其他组件被阻止使用校验和来确定包是否已经被破坏，例如，设置数据可以指示校验和不存在，尽管签名存储在校验和位置中。存储器管理单元102或环境中的另一个组件可以使用任何适当的方法来确保将包传递到存储器管理单元102或从存储器管理单元102传递到请求设备A 104a的中间组件不使用校验和字段中的签名来确定数据包是否已损坏。
在一些实施中，存储器管理单元102可以使用签名和包的内容生成校验和，并将该校验和存储在包中。然后，存储器管理单元102可以使用校验和来验证包的内容和地址的签名。例如，当存储器管理单元102从设备A 104a接收到对存储器的访问请求时，存储器管理单元102可以使用请求中的地址生成签名，并使用签名和地址来生成新的校验和。如果新的校验和与包括在请求中的校验和相匹配，则存储器管理单元102向该请求提供服务、或者使得该请求被提供服务，并且例如已经验证了包的地址和完整性两者。如果新的校验和与包括在请求中的校验和不匹配，则存储器管理单元102确保请求不被提供服务。
当存储器管理单元102确定用于物理地址的存储器访问请求不包括签名时，存储器管理单元102不向该请求提供服务。比如，当恶意设备为了访问对应于物理地址的存储器而向存储器管理单元102发送物理地址或欺骗的物理地址(例如无效物理地址)时，存储器管理单元102确定恶意设备在请求中不包括签名。存储器管理单元102可以复位恶意设备或停止恶意设备或致使恶意设备复位或停止。在确定请求是否包括签名之前，存储器管理单元102可以确定请求中的地址不是虚拟地址，例如，如下文更详细地描述的。
设备间请求
在一些示例中，当存储器管理单元102向请求提供服务时，存储器管理单元102可以在时间TJ向另一设备B 104b提供请求。在这些示例中，请求可以是读取请求或写入请求。存储器管理单元102可以在发送到另一设备B 104b的请求中提供所请求的地址的签名。比如，当存储器管理单元102将从设备A 104a接收到的请求转发到另一设备B 104b时，转发的请求可以包括例如设备A 104a所请求的地址或目的地地址的签名。存储器管理单元102可以在请求的地址字段、报头(header)或两者中包括签名。
另一设备B 104b相应于请求确定数据，并在时间Tk向存储器管理单元102提供响应。另一设备B 104b包括来自响应中的请求的签名，例如在主体、报头或二者中。例如，另一个设备B 104b可以在响应的目的地地址中、用于响应的校验和中、响应的主体中、或这些中的两个或更多个的组合中包括签名，如下面更详细地描述的。
存储器管理单元102在时间TL接收响应并使用签名来验证响应。比如，存储器管理单元102使用上述方法之一来验证响应，以将响应(例如，目的地地址)唯一地连接到请求设备A 104a。存储器管理单元102可以验证(例如请求设备A 104a的)目的地地址、所请求的数据的地址、或这两者。
在验证响应时，存储器管理单元102向设备A 104a提供响应。当存储器管理单元102确定响应无效时，存储器管理单元102不向响应中标识的目的地提供响应。存储器管理单元102可能对目的地不提供响应，例如可能破坏响应，以阻止未经请求的响应被发送到设备，例如作为拒绝服务攻击的一部分。
在一些实施中，当向另一设备转发请求时，存储器管理单元102可以在时间TJ向另一个设备B 104b提供请求，该请求包括请求设备A 104a和将服务该请求的另一设备的B104b的签名。比如，存储器管理单元102可以使用设备的对应密钥值、对应的总线号码以及要访问的存储器位置的物理地址来确定每个设备的两个签名。
另一个设备B 104b然后将以响应于请求的数据和两个签名响应请求，这两个签名或者在响应的主体中、报头中或在这两者中，例如一个签名在主体中，且另一签名在报头中。存储器管理单元102然后使用这两个签名来验证响应，并且仅响应于使用这两个签名的验证来向请求设备提供响应。这可以阻止其他设备B 104b向从未提供给该另一设备B 104b的请求发送“响应”。
在一些实施中，当设备可以在对等环境(例如，没有监视通信的存储器管理单元)中进行通信时，每个设备可以生成签名并执行类似于上述的验证。例如，请求设备A 104a可以从另一设备B 104b请求针对虚拟地址的地址转换，并接收具有或不具有地址的签名以响应。请求设备A 104a然后可以向另一个设备B 104b发送对对应的物理存储器位置的访问请求，并且包括该请求的签名。另一个设备B 104b然后使用签名验证该请求，并且仅响应于确定该请求有效而响应该请求。
在一些示例中，从请求设备A 104a发送的请求可以包括两个签名，另一他设备B104b使用这两个签名中的一个以验证该请求，请求设备A 104a使用这两个签名中的另一个用于验证响应。比如，第一签名可以被包括在请求的地址字段中，而另一个设备B 104b可以使用第一签名来确定该请求是否有效。第二签名可以被包括在请求的报头中，使得另一设备B 104b在响应中包括第二签名，并且请求设备A 104a使用第二签名确定响应是否有效。当设备A 104a接收到例如在报头中不包括签名的“响应”时，设备A 104a例如通过丢弃数据来拒绝该响应。
示例处理流程
图2是用于处理请求的过程200的流程图。例如，过程200可以由来自环境100的存储器管理单元102使用。
系统接收多个请求，每个请求用于物理地址(202)。比如，存储器管理单元、转换器或根联合体接收请求。
对于每个请求，系统确定请求是否包括未知地址(204)。例如，当诸如交换芯片的组件接收到请求时，交换芯片可以确定交换芯片不识别地址，并且应该将地址转发到存储器管理单元，该存储器管理单元例如包括在交换芯片或其他组件中(诸如根联合体)。
在一些示例中，当交换芯片包括在主板中时，交换芯片可以接收包括来自设备(例如，视频卡)的地址的请求。交换芯片可以确定其不知道包括在请求中的地址的目的地，例如，该地址是虚拟地址或包括签名，以及该地址是未知的。然后，交换芯片可以确定是否将请求转发到存储器管理单元用于处理，例如从虚拟地址转换到物理地址或使用包括在地址中的签名的验证。
响应于确定请求不包括未知地址，系统处理请求(206)。例如，组件例如通过将请求转发到可具有响应于该请求的数据的另一个设备或组件而向请求提供服务。
响应于确定请求包括未知地址，系统将请求发送到存储器管理单元(208)。例如，交换芯片将请求发送到存储器管理单元，因为交换芯片不能使用请求中的目的地地址来确定请求的目的地。
系统确定请求是否包括虚拟地址(210)。例如，组件确定地址类型字段是否指示请求包括虚拟地址或物理地址。在一些示例中，当请求是PCIe请求时，地址类型字段可以具有用于非转换的虚拟地址的第一编码、对于转换请求(例如包括虚拟地址)的第二编码、用于转换的地址(例如包括物理地址)的第三编码。
响应于确定请求包括虚拟地址，系统使用虚拟地址确定物理地址(212)。例如，组件使用将虚拟地址与物理地址(例如，页表)相关联的映射来确定物理地址。
系统生成物理地址的签名(214)。比如，组件使用本说明书中描述的方法之一来生成签名并将签名存储在例如响应的地址字段主体中、响应的报头或者这两者中。组件可以使用设备的标识符来确定在生成签名时要使用的密钥值。在一些示例中，组件可以使用例如对于组件是特定、而对于其他特定设备不是特定的的通用密钥值。
在一些示例中，系统可以使用物理地址中的两个或更多个、组件的密钥值、设备的密钥值、设备的标识符(例如设备总线号码)、读取权限位、写入权限位、执行权限位或与组件或设备或这两者相关联的其他适当值来生成哈希。该系统可以使用哈希的全部或一部分作为签名，例如预定数量的最高有效位或最低有效位。在一些示例中，设备的标识符可能对于设备的功能是特定的。在一些实施中，设备的标识符可以是设备的总线号码、设备号码或功能号码中的一个或多个，其例如由PCIe指定。
在一些实施中，组件可以生成用于物理地址的签名、将签名连接到物理地址、并且对连接的签名和物理地址进行加密。组件可以将加密的连接签名和物理地址放在响应中。在一些示例中，组件可加密物理地址，生成用于加密物理地址的签名，并将加密的物理地址或物理地址的明文版本放在具有签名的响应中。加密的物理地址的物理地址和签名可以在响应的相同字段(例如，主体)中，或者可以在不同的字段中，例如，加密或明文的物理地址可以在主体中，并且签名可以在响应的报头中。
系统提供包括签名的响应(216)。例如，组件向请求设备提供响应。响应可以包括具有签名的明文物理地址，例如均在响应的主体字段中或在有签名的报头中。响应可以包括具有签名的加密物理地址，例如均在响应的主体字段中或者在有签名的报头中。响应可以包括在响应的主体中的加密物理地址，使得物理地址的解密版本在物理地址的预定部分中包括已知的良好值，例如明文地址的最前N个位必须全部是零。在一些例子中，N是32位。
响应于确定请求不包括虚拟地址，系统使用对应的签名来确定针对请求的物理地址是否是有效的(218)。例如，组件生成用于物理地址的签名，并将新生成的签名与请求中包含的签名进行比较，以确定两个签名是否相同。
在一些实施中，组件可以使用包括在请求中的请求设备的标识符来确定设备的密钥值，或者当组件不具有每个设备的密钥值时，该组件可以使用通用密钥值。然后，组件使用与组件先前用于生成包括在请求中的签名的相同方法生成用于物理地址的签名，例如使用密钥值，然后将新生成的签名与请求中包括的签名进行比较，以确定物理地址和请求是否被验证有效。
在一些实施中，当签名是地址中的预定数量的零时，组件可以通过解密包括在请求中的加密物理地址、并将解密地址中的连续的零(例如在物理地址的开始或结尾)的数量与一已知值(例如指定地址中应有的连续零的数量)进行比较来确定地址是有效的。如果解密地址中的连续的零的数量与已知值相同，则组件确定签名和请求验证有效。如果解密地址中的连续零的数量与已知值不相同，则组件确定签名和请求验证无效。
响应于使用对应签名确定请求的物理地址验证有效，系统向该请求提供服务(220)。例如，组件将请求转发到目标设备或组件。
响应于使用对应签名确定请求的物理地址验证无效，系统不向该请求提供服务(222)。比如，组件可以拒绝该请求、复位或停止向组件发送请求的设备、记录标识该请求的错误(例如，在错误日志中)、更改请求设备的密钥值、禁止请求设备访问内存、或这些中的两个或更多个的任意组合。在一些实施中，例如当存储器管理单元确定该请求不应被提供服务时，交换芯片或根联合体响应于来自存储器管理单元的消息而禁用请求设备对存储器的访问。
上述过程200中的步骤的顺序仅是说明性的，并且请求的处理可以以不同的顺序执行。例如，在接收到虚拟地址到物理地址的转换请求(例如，步骤202)之前，系统可以生成物理地址的签名，例如执行步骤214。
在一些实施中，过程200可以包括额外的步骤、更少的步骤、或者步骤中的一些可以被分成多个步骤。例如，组件可以执行步骤202、210和218到222而不执行剩余的步骤。在一些示例中，组件可以执行步骤202和210至216，而不执行剩余的步骤。在一些实施中，过程200可以不包括步骤204至208。
在一些实施中，第一组件(例如交换芯片)可以最初接收每个请求，然后将请求转发到例如存储器管理单元的第二组件，例如作为步骤202的一部分。第一组件可以确定每个请求包括未知地址，例如，虚拟地址或具有签名的地址，然后将该请求提供给第二组件(例如存储器管理单元)。在一些实施中，第一组件可以执行步骤202和204，并且可选地，对于一些请求执行步骤206，然后将未使用步骤206处理的请求转发到第二组件进行处理。当例如请求被拒绝或者请求设备被停止时，第一组件和第二组件可以通信以向或不向该请求提供服务。
在一些实施中，当交换芯片中的存储器管理单元执行处理200中的步骤时，存储器管理单元可以在发送请求到另一个设备或组件进行处理之前将包括签名的请求转换为“标准”请求，例如无签名。比如，在确定请求是有效的之后，存储器管理单元可以将请求转换为仅包括物理地址而没有签名、并将转换的请求转发到另一设备或组件(例如，根联合体)以进行处理。在一些示例中，无论存储器管理单元位于系统中的何处，存储器管理单元在将请求转送到目的设备之前将请求转换为没有签名的标准请求，例如，无论存储器管理单元是否为交换芯片、根联合体或另一组件的一部分。在将请求发送到另一设备(例如根联合体)之前，存储器管理单元可以将包括该请求的包标记为“转换的地址”。
可选实施细节
在一些实施中，存储器管理单元可以平衡设备可能在第一尝试中利用签名的长度(例如，较短签名)成功地确定签名的概率。例如，如果存储器管理单元使用密码处理并且签名是N位长的，则取决于所使用的加密过程，该设备具有1/2^N的概率来猜测用于地址的有效签名该设备不应被允许访问的权限。设备可以存储有效地址和有效的签名，并且可以使用有效地址和有效签名使某种形式的已知明文攻击可获得。
在一些示例中，存储器管理单元可以例如通过去除诸如零的不必要的位来截断地址。比如，当存储器管理单元使用64位地址时，存储器管理单元可以创建16位签名，例如通过从对应的地址去除前导的16位，并且使用48位用于地址。当接收到对存储器位置的访问请求时，存储器管理单元可以使用地址的48位来生成新的签名，并将新签名与包括在地址中的签名进行比较，以确定两个签名是否匹配。如果这两个签名匹配，则存储器管理单元可以处理该请求。如果两个签名不匹配，则存储器管理单元不处理该请求，并且例如可以复位、停止请求设备或对请求设备进行这两者。
在一些实施中，当组件(例如PCIe交换芯片)通过地址路由存储器访问请求时，执行路由的组件可以执行验证。在一些示例中，当执行路由的组件接收到未知地址(例如，包含签名和截断地址)时，执行路由的组件可以将未知地址转发到存储器管理单元(例如包括存储器管理单元的PCIe根联合体)用于处理。
在一些实施中，环境可以包括用于地址的位和用于签名的位之间的可配置分区，使得可配置分区可以被调整以实现设备猜测有效签名的期望概率。例如，在包括1TB的随机存取存储器(RAM)的环境中，存储器管理单元可以使用24位用于签名。存储器管理单元可以基于RAM或环境中的另一存储器的大小来调整签名的大小。例如，当包括存储器管理单元的计算机最初被开启时，存储器管理单元可以确定签名的大小。
在一些实施中，存储器管理单元在接收到用于将虚拟地址转换为对应的物理地址的请求时生成签名。在一些实施中，当向设备提供对应的虚拟地址时或者响应于接收到用于设备的虚拟地址的标识，存储器管理单元生成用于所有物理地址的签名。在这些实施中，存储器管理单元可以将签名存储在地址映射中。在一些示例中，存储器管理单元可以向设备提供地址映射，并且在地址映射的地址字段中包括签名。
在一些实施中，存储器管理单元例如响应于对相应物理地址的请求而向设备提供单个签名。在一些实施中，存储器管理单元一次为设备提供多个签名，例如对于物理地址块或者设备可以访问的所有物理地址。存储器管理单元可以响应于检测到设备而向设备提供多个签名。
在一些实施中，存储器管理单元可以响应于地址转换请求(例如，当地址被加密时)仅向请求设备提供签名。在一些实施中，响应于地址转换请求，存储器管理单元可以向请求设备提供签名和地址两者。
在一些实施中，存储器管理单元可以使用上述方法中的两种或更多种来生成签名。例如，存储器管理单元可将标签的一部分存储在包的地址字段中，并将部分签名的一部分存储在报头字段(例如校验和字段)中。在一些示例中，存储器管理单元可以确定前导零的数量、加密地址、确定加密地址的签名、并将签名存储在将加密的地址包括在主体中的包的报头字段(例如校验和字段)中。当确定访问请求的地址是否有效时，存储器管理单元可以生成新的签名、将新的签名与包括在访问请求中的签名进行比较、解密地址、确定解密地址中的前导零的数量、并且只有在解密地址中的前导零的数量正确、并且新签名和包括在访问请求中的签名相同时才向该请求提供。
在一些实施中，除存储器管理单元之外的组件或输入/输出存储器管理单元可以生成和验证签名或执行上述步骤中的一些。例如，交换器、根联合体或中央处理单元可以生成并验证签名。在一些示例中，单个类型的组件(例如，存储器管理单元)可以生成签名，并且多个不同类型的组件(例如存储器管理单元和交换器两者)可以验证签名。
物理系统可以包括多个存储器管理单元和生成及验证地址的其他组件。在这些示例中，特定组件可以为特定设备生成、验证地址或进行这两者。在一些实施中，组件可以共享用于特定设备的密钥值以允许多个组件为特定设备生成、验证签名或进行这两者。
在一些实施中，组件可以包括用于单个设备的多个键。比如，组件可以使用不同的键为设备生成和验证不同的地址。当系统将针对设备的访问转移到某些地址时，组件会删除或更改这些地址的键，从而也可能使其他地址无效。为了最小化无效地址的数量，组件使用多个键，使得只有具有相同键的地址无效，并且如果设备仍然可以访问这些地址中的一些地址，则可能需要重新签名，而使用其他秘钥签名且验证有效的地址不需要重新签名。
例如，当设备是图形处理单元或使用大量存储器分配的另一设备时，该设备可能具有大量页面，其一部分是持久性的，并且其另一部分快速地流失(churn)并迅速失效。比如，由于垃圾回收，设备可能具有对该部分的持久访问。在这些示例中，组件可以使用用于地址的第一子集(例如，设备将继续访问的第一子集)的第一密钥、以及用于地址的第二子集(例如，快速地失效)的第二密钥。然后，当设备不再能够访问一个或多个地址时，组件可以改变第二密钥，以阻止设备访问由地址的第二子集中的地址标识的对应的存储器位置。
组件可以使用多于两个键来实现键轮换的进一步细化。例如，组件可以对于设备将继续访问的地址的第一子集使用第一键或两个第一键，以及对于设备将仅具有临时访问、或对于由于存储器被其他部件或设备覆盖而对应的存储器位置的内容迅速改变的地址的第二子集使用十个第二键。组件可以比一个或多个第一键更快地轮换第二键或第二键中的任一个。
组件可以在签名中包括索引标识符，以确定用于特定地址的键。例如，组件可以将键保持在阵列中，并且当生成签名时将索引标识符包括在签名中，例如在签名的开始或结束处。当组件接收到存储器访问请求时，组件从签名确定索引标识符，并使用索引标识符来确定阵列中包括在验证存储器访问请求有效时要使用的键的位置，例如，包括在存储器存访问请求中的地址。
在一些示例中，组件可以使用页表中的标识符，例如页表条目，其指示对于特定地址要使用哪个键。当创建用于地址的签名时，组件可以设置标识符，并使用标识符来确定在验证地址有效时要使用哪个键。例如，当对于每个设备使用单个键时，或者当对于一个或多个设备使用多个密钥时，或这两者时，组件可以使用标识符，以确定对于每个设备使用哪个键。
在一些实施中，组件可以使用索引而不是用于单个设备的多个键来允许设备访问的地址的子集的无效，同时允许设备继续访问另一个地址子集。例如，签名的一部分可以是组件用于确定设备是否能够访问对应的存储器位置的索引。当组件接收到存储器访问请求时，组件确定缓冲器中的对应位置是否包含预定值。如果缓冲器中的对应位置包含预定值，并且组件验证签名有效，则组件允许设备访问对应的存储器位置。如果缓冲器中的对应位置不包含预定值，或者组件未验证签名有效，则组件不向存储器访问请求提供服务，例如该组件阻止设备访问对应的存储器位置。
在一些示例中，组件可以对于设备将继续访问的页面的地址预留第一组索引并且对于设备快速失效的页面的地址预留第二组索引。第二组索引中的索引的数量可以大于第一组索引中的索引的数量。
组件可以使用用于每个索引值的具有1位的位向量。为了允许设备访问与特定索引相关联的存储器位置，例如，该特定索引包括表示位向量中的特定索引的位置的特定索引值，组件将位向量中的特定索引的位置的值设定为预定值，例如设定为一。当组件使用设备的键生成签名时，组件包括签名中的特定索引值，例如在签名的开始或结束处。当组件从设备接收到存储器访问请求时，组件确定与从包括在存储器访问请求中的签名检索到的、对应于特定索引值的位向量中的位置是否为预定值。当位向量中的位置是预定值并且组件验证存储器访问请求有效时，该组件允许对存储器访问请求进行服务。当位向量中的位置不是预定值或者组件未验证存储器访问请求有效时，该组件阻止对存储器访问请求进行服务。
在一些示例中，组件可以使用用于单个设备的多个键和使用索引来确定该单个设备是否应该访问特定存储器位置。例如，组件可以使用页表条目中的第一位来指示哪个键用于生成对应地址的签名，以及使用页表中的第二位以指示哪个索引用于允许设备访问相应的存储器位置。
在一些实施中，当设备本地缓存地址时，组件可以通过向设备发送ATS无效消息或任何其他适当类型的消息来使地址无效(例如，设备不再具有访问的存储器位置)。在一些实施中，组件可以使地址无效，以改变与地址相关联的秘钥、索引或这两者。
例如，当组件将设备具有访问权限的地址的第一子集中的每个地址与特定键、特定索引或这两者相关联、并且确定设备不应该能够访问由来自地址的第一个子集的第一地址标识的存储器位置时，组件可以改变键、索引值或这两者。为了允许设备继续访问由地址的第一子集中的其他地址标识的一个或多个其他存储器位置，组件向设备发送地址无效的消息(例如，第二地址)，如果需要，生成用于该地址的新签名、或者将索引更改为新的索引值或进行这两者，并使用新签名、新索引值或这两者向设备发送另一个消息。然后，当组件接收到对其他地址之一(例如第二地址)的访问请求时，假定新键、新索引或这两者都仍然有效，组件验证访问请求有效。组件可以将该其他地址分配给初始地可能包括或不包括其他地址的地址的第二子集，例如，组件可以将第二地址分配给已经用于第三地址、或者还没有被用于任何地址的键或索引或这两者。
附加实施细节
本说明书中描述的主题和功能性操作的实施例可以在计算机硬件中、在计算机软件或固件的有形实施中的数字电子电路中实现，包括本说明书中公开的结构及其结构等同物，或以他们中的一个或多个的组合。本说明书中描述的主题的实施例可以被实现为一个或多个计算机程序，即，在有形的非暂时性程序载体上编码的计算机程序指令的一个或多个模块，以通过数据处理装置执行或控制数据处理装置的操作。替代地或另外，程序指令可以在人为生成的传播信号(例如，机器生成的电、光或电磁信号)上进行编码，其被生成以编码用于传输到合适的接收机装置的信息，以被数据处理装置执行。计算机存储介质可以是机器可读存储设备、机器可读存储基板、随机或串行存取存储器件、或其中的一个或多个的组合。
术语“数据处理设备”是指数据处理硬件，并且包括用于处理数据的所有种类的装置、设备和机器，以示例的方式包括可编程处理器、计算机或多个处理器或计算机。该装置还可以是或者进一步包括专用逻辑电路，例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)。除了硬件之外，该装置可以可选地包括为计算机程序创建执行环境的代码，例如构成处理器固件的代码、协议栈、数据库管理系统、操作系统或他们中的一个或多个的组合。
可以以任何形式的编程语言(包括编译或解释语言、或声明性或程序性语言)来编写计算机程序，所述计算机程序也可以被称为程序、软件、软件应用程序、模块、软件模块、脚本或代码，并且其可以以任何形式部署，包括作为独立程序、或作为模块、组件、子例程、或作为适用于计算环境的其他单元。计算机程序可以但不一定对应于文件系统中的文件。程序可以存储在保存其他程序或数据(例如存储在标记语言文档中的一个或多个脚本)的文件的一部分中、专用于所讨论的程序的单个文件中、或者在多个协调的文件中，例如存储一个或多个模块、子程序或代码的部分的文件。可以将计算机程序部署为在位于一个站点处的一个计算机上或跨过多个站点分布并由通信网络互连的多个计算机上执行。
本说明书中描述的过程和逻辑流程可以由执行一个或多个计算机程序的一个或多个可编程计算机执行，以通过对输入数据进行操作并产生输出来执行功能。处理和逻辑流程也可以由专用逻辑电路(例如，FPGA(现场可编程门阵列))或ASIC(专用集成电路))执行，并且装置也可以被实施为专用逻辑电路(例如，FPGA或ASIC)。
适用于执行计算机程序的计算机以示例的方式包括通用或专用微处理器或两者、或任何其他类型的中央处理单元。通常，中央处理单元将从只读存储器或随机存取存储器或两者接收指令和数据。计算机的基本元素是用于执行或实施指令的中央处理单元以及用于存储指令和数据的一个或多个存储设备。通常，计算机还将包括用于存储数据的一个或多个大容量存储设备，或被可操作地耦合以从用于存储数据的一个或多个大容量存储设备接收数据或传输数据到所述一个或多个大容量存储设备，例如，例如磁性、磁光盘或光盘。然而，计算机无需具有这样的设备。此外，计算机可以嵌入在另一个设备中，例如移动电话、个人数字助理(PDA)、移动音频或视频播放器、游戏控制台、全球定位系统(GPS)接收器或便携式存储设备，例如通用串行总线(USB)闪存驱动器，仅举几例。
适于存储计算机程序指令和数据的计算机可读介质包括所有形式的非易失性存储器、介质和存储器设别，以示例的方式包括半导体存储器件，例如EPROM、EEPROM和闪速存储器件；磁盘，例如内部硬盘或可移动盘、磁光盘、和CD ROM和DVD-ROM磁盘。处理器和存储器可由专用逻辑电路补充或并入在专用逻辑电路中。
为了提供与用户的交互，本说明书中描述的主题的实施例可以在具有用于对用户显示信息的显示设备(例如CRT(阴极射线管)或LCD(液晶显示器)监视器)的计算机上实现、以及键盘和指示设备，例如鼠标或轨迹球，用户可以通过他们向计算机提供输入。也可以使用其他类型的设备来提供与用户的交互；例如，提供给用户的反馈可以是任何形式的感觉反馈，例如视觉反馈、听觉反馈或触觉反馈；并且可以以任何形式接收来自用户的输入，包括声音、语音或触觉输入。此外，计算机可以通过向用户使用的设备发送文档并从其接收文档来与用户进行交互；例如，通过响应于从网络浏览器接收的请求，将网页发送到用户设备上的网络浏览器。
图3中示出这种类型计算机的示例，其示出了通用计算机系统300的示意图。根据一个实施，系统300可以用于关联于先前描述的任何计算机实施的方法而描述的操作。系统300包括处理器310、存储器320、存储设备330和输入/输出设备340。组件310、320、330和340中的每一个使用系统总线350互连。处理器310能够处理用于在系统300内执行的指令。在一个实施中，处理器310是单线程处理器。在另一实施中，处理器310是多线程处理器。处理器310能够处理存储在存储器320中或存储在存储设备330上的指令，以在输入/输出设备340上显示用于用户界面的图形信息。
存储器320存储系统300内的信息。在一个实施中，存储器320是计算机可读介质。在一个实施中，存储器320是易失性存储器单元。在另一实施中，存储器320是非易失性存储器单元。
存储装置330能够为系统300提供大量存储。在一个实施中，存储设备330是计算机可读介质。在各种不同的实施中，存储设备330可以是软盘设备、硬盘设备、光盘设备或磁带设备。
输入/输出设备340为系统300提供输入/输出操作。在一个实施中，输入/输出设备340包括键盘和/或指示设备。在另一实施中，输入/输出设备340包括用于显示图形用户界面的显示单元。
虽然本说明书包含许多具体的实现细节，但是这些不应被解释为对可要求保护的范围的限制，而应被解释为对特定于特定实施例的特征的描述。在本说明书中，在单独的实施例的上下文中描述的某些特征也可以在单个实施例中组合地实施。相反，在单个实施例的上下文中描述的各种特征也可以分开地或以任何合适的子组合在多个实施例中实施。此外，虽然以上可以将特征描述为以某些组合的方式起作用且甚至最初以这样的方式要求保护，但来自要求保护的组合的一个或多个特征在某些情况下可以从该组合中被去除，并且所要求保护的组合可以转变为子组合或子组合的变型。
类似地，虽然在附图中以特定顺序描绘了操作，但是这不应被理解为要求以所示的特定顺序或按顺序执行这种操作、或者执行所有所示的操作以实现期望的结果。在某些情况下，多任务和并行处理可能是有利的。此外，上述实施例中的各种系统模块和组件的分离不应被理解为在所有实施例中需要这样的分离，并且应当理解，所描述的程序组件和系统通常可以集成在单个软件产品中或打包成多个软件产品。
已经描述了主题的具体实施例。其他实施例在所附权利要求的范围内。例如，权利要求中所述的动作可以以不同的顺序执行，并且仍然实现期望的结果。作为一个示例，附图中所示的过程不一定需要所示的特定顺序或顺序来实现期望的结果。在某些情况下，多任务和并行处理可能是有利的。

Claims (29)

1.一种计算机实施的方法，包括：
由组件从设备接收多个第一请求，所述多个第一请求中的每一个用于对应的物理地址并且包括对应的虚拟地址；
响应于从所述多个第一请求接收相应的请求，对于所述多个第一请求中的每一个：
由所述组件使用所述对应的虚拟地址确定第一物理地址；
生成用于所述第一物理地址的第一签名，所述第一签名用于验证所述第一物理地址；
使用所述第一签名和所述第一物理地址，生成用于响应第一请求的第一错误检测代码值，其中所述第一错误检测代码值是不同于所述第一签名的值；
生成对于所述第一请求的响应，其包括i)包括所述第一错误检测代码值的错误检测代码字段，和ii)包括所述第一物理地址并且不包括所述第一签名的主体；并且
向所述设备提供包括所述第一错误检测代码值的响应；
从所述设备接收多个第二请求，所述多个第二请求中的每一个用于访问对应的第二物理地址并且包括对应的第二错误检测代码；
对于所述多个第二请求中的每一个，由所述组件使用对应的第二错误检测代码基于确定对应的第二物理地址是否是有效的而确定是否允许所述设备访问由所述对应的第二物理地址指定的存储器位置；以及
对于使用对应的第二请求的第二错误检测代码被确定为其第二物理地址有效的每一个第二请求，向对应的第二请求提供服务。
2.根据权利要求1所述的方法，包括：
对于使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的每一个第二请求，不向对应的第二请求提供服务。
3.根据权利要求2所述的方法，其中，不向对于每一个第二请求使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的对应的第二请求提供服务包括拒绝对应的第二请求。
4.根据权利要求2所述的方法，其中，不向对于每一个第二请求使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的对应的第二请求提供服务包括对于对应的第二请求，记录指示对应的第二请求的对应错误。
5.根据权利要求2所述的方法，其中，不向对于每一个第二请求使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的对应的第二请求提供服务包括复位或停止所述设备。
6.根据权利要求2所述的方法，其中，不向对于每一个第二请求使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的对应的第二请求提供服务包括改变所述设备的密钥值。
7.根据权利要求2所述的方法，其中，不向对于每一个第二请求使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的对应的第二请求提供服务包括禁用所述设备对存储器的访问。
8.根据权利要求2所述的方法，包括：
向所述多个第二请求中的至少一个提供服务；以及
不向所述多个第二请求中的至少另一个提供服务。
9.根据权利要求1所述的方法，包括：
从所述设备接收特定请求；
确定所述特定请求是否包括虚拟地址；以及
i)响应于确定所述特定请求包括虚拟地址，确定所述特定请求是所述多个第一请求中的一个，或ii)响应于确定所述特定请求不包括虚拟地址，确定所述特定请求是所述多个第二请求中的一个。
10.根据权利要求1所述的方法，其中，
所述多个第一请求中的每一个包括对应的虚拟地址和用于设备的标识符；
对于所述多个第一请求中的每一个，生成用于所述第一物理地址的第一签名，包括：
使用所述标识符确定密钥值；
使用所述第一物理地址和所述密钥值生成哈希值；以及
使用所述哈希值的至少一部分生成所述第一签名。
11.根据权利要求10所述的方法，其中，用于所述设备的标识符包括用于设备的设备总线号码。
12.根据权利要求10所述的方法，其中，
所述多个第二请求中的每一个包括对应的第二物理地址、对应的第二错误检测代码、和用于所述设备的标识符；以及
对于所述多个第二请求中的每一个，由所述组件使用所述对应的第二错误检测代码确定所述对应的第二物理地址是否是有效的，包括：
使用所述标识符确定所述密钥值；
使用所述对应的第二物理地址和所述密钥值生成哈希值；
使用所述哈希值的至少一部分生成第三签名；
使用所述第三签名和所述第二物理地址生成第三错误检测代码；
确定所述对应的第二错误检测代码和所述第三错误检测代码是否相同；以及
响应于确定所述对应的第二错误检测代码和所述第三错误检测代码是相同的而确定所述对应的第二物理地址是有效的。
13.根据权利要求10所述的方法，其中，
所述多个第二请求中的每一个包括对应的第二物理地址、对应的第二错误检测代码、和用于所述设备的标识符；以及
对于所述多个第二请求中的每一个，由所述组件使用对应的第二错误检测代码确定所述对应的第二物理地址是否是有效的，包括：
使用所述标识符确定所述密钥值；
通过使用所述密钥值解密所述对应的第二物理地址来生成第三物理地址；
使用所述第三物理地址和所述密钥值生成哈希值；
使用所述哈希值的至少一部分生成第三签名；
使用所述第三签名和所述第二物理地址生成第三错误检测代码；
确定所述对应的第二错误检测代码和所述第三错误检测代码是否相同；以及
响应于确定所述对应的第二错误检测代码和所述第三错误检测代码是相同的而确定所述对应的第二物理地址是有效的。
14.根据权利要求10所述的方法，其中，对于所述多个第一请求中的每一个，使用所述哈希值的至少一部分生成第一签名包括：使用来自所述哈希值的预定数量的最低有效位来生成所述第一签名。
15.根据权利要求10所述的方法，其中，对于所述多个第一请求中的每一个，使用所述哈希值的至少一部分生成所述第一签名包括：使用所述哈希值的全部生成所述第一签名。
16.根据权利要求10所述的方法，其中，通过使用所述第一物理地址和所述密钥值生成哈希值包括：
使用所述密钥值作为伽罗瓦消息认证代码(GMAC)处理的输入来确定加密所述第一物理地址的密文和认证标签；以及
使用所述认证标签作为所述哈希值。
17.根据权利要求10所述的方法，包括：
使用所述标识符确定用于设备的至少一个权限值，其中，通过使用所述第一物理地址和所述密钥值生成所述哈希值包括通过使用所述至少一个权限值加密所述第一物理地址来确定所述哈希值。
18.根据权利要求17所述的方法，包括：所述至少一个权限值包括读取权限位、写入权限位、执行权限位、可缓存性位、缓存级别提示位、业务类别、或虚拟通道号中的至少一个。
19.根据权利要求1所述的方法，其中，从所述设备接收所述多个第二请求包括：
对于所述多个第二请求中的每一个，通过交换芯片从所述设备接收对应的第二请求；
对于所述多个第二请求中的每一个，由所述交换芯片确定对应的第二请求包括未知地址；以及
对于所述多个第二请求中的每一个，由所述交换芯片将对应的第二请求发送至所述组件。
20.根据权利要求1所述的方法，其中，对于所述多个第二请求中的每一个，由所述组件使用所述对应的第二错误检测代码确定所述对应的第二物理地址是否是有效的包括：
对于所述多个第二请求中的每一个，使用来自所述多个第二请求中的对应一个第二请求中的错误检测代码字段的所述错误检测代码值验证对应的第二物理地址和所述多个第二请求中的对应的一个第二请求的完整性，其中，使用对应的第二签名生成所述错误检测代码值并且所述对应的第二请求的主体不包括所述对应的第二签名。
21.根据权利要求1所述的方法，其中，对于至少一个第二请求，向所述对应的第二请求提供服务包括：
确定第二请求包括读取请求；
由所述组件向与所述对应的第二物理地址相关联的第二设备提供读取请求，所述读取请求包括所述对应的第二错误检测代码；
从所述第二设备接收对所述读取请求的第二响应，所述第二响应包括目的地地址和签名；以及
使用所述签名确定所述目的地地址是否是有效的。
22.根据权利要求21所述的方法，包括：
对于使用所述签名确定其目的地地址有效的所述至少一个第二请求中的每一个，向所述设备提供来自于所述第二响应的内容；以及
对于使用所述签名确定其目的地地址无效的所述至少一个第二请求中的每一个，丢弃所述第二响应。
23.根据权利要求22所述的方法，包括：
对于所述至少一个第二请求中的一个，向所述设备提供来自所述第二响应的内容；以及
对于所述至少一个第二请求中的另一个，丢弃所述第二请求。
24.一种系统，包括：
数据处理装置；和
非瞬态计算机可读存储介质，其与所述数据处理装置数据通信并存储所述数据处理装置可执行的指令，并且在这种执行时，致使所述数据处理装置执行包括以下的操作：
由所述数据处理装置从设备接收多个第一请求，所述多个第一请求中的每一个用于对应的物理地址并且包括对应的虚拟地址；
对于所述多个第一请求中的每一个，响应于从所述多个第一请求接收所述对应的请求：
由所述数据处理装置使用所述对应的虚拟地址确定第一物理地址；
生成用于所述第一物理地址的第一签名，所述第一签名用于验证所述第一物理地址；
使用所述第一签名和所述第一物理地址，生成用于响应所述第一请求的第一错误检测代码值，其中所述第一检测代码值是不同于所述第一签名的值；
生成对于所述第一请求的响应，其包括i)包括所述第一错误检测代码值的错误检测代码字段，和ii)包括所述第一物理地址并且不包括所述第一签名的主体；以及
向所述设备提供包括所述第一错误检测代码值的响应；
从所述设备接收多个第二请求，所述多个第二请求中的每一个用于访问对应的第二物理地址并且包括对应的第二错误检测代码值；
对于所述多个第二请求中的每一个，由所述数据处理装置使用所述对应的第二错误检测代码基于确定所述对应的第二物理地址是否是有效的而确定是否允许所述设备访问由所述对应的第二物理地址指定的存储器地址；以及
对于使用对应的第二请求的第二错误检测代码确定其第二物理地址有效的每一个第二请求，向对应的第二请求提供服务。
25.根据权利要求24所述的系统，其中，对于多个第一请求中的每一个，生成对于第一请求的响应包括：对于多个第一请求中的每一个，生成包括i)包括所述第一错误检测代码值和不同于所述第一错误检测代码值的所述第一签名的错误检测代码字段，和ii)包括所述第一物理地址并且不包括所述第一签名的主体。
26.根据权利要求24所述的系统，包括：
对于使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的每一个第二请求，不向对应的第二请求提供服务并且复位或停止所述设备。
27.根据权利要求24所述的系统，包括：
对于使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的每一个第二请求，不向对应的第二请求提供服务并且改变用于所述设备的密钥值。
28.根据权利要求24所述的系统，包括：
对于使用对应的第二请求的第二错误检测代码被确定为其第二物理地址无效的每一个第二请求，不向对应的第二请求提供服务并且禁用所述设备对于存储器的访问。
29.一种非瞬态计算机可读存储介质，存储数据处理装置可执行的指令，并且在这种执行时，致使所述数据处理装置执行包括以下的操作：
由所述数据处理装置从设备接收多个第一请求，所述多个第一请求中的每一个用于对应的物理地址并且包括对应的虚拟地址；
对于所述多个第一请求中的每一个，响应于从所述多个第一请求接收对应的请求：由所述数据处理装置使用所述对应的虚拟地址确定第一物理地址；
生成用于所述第一物理地址的第一签名，所述第一签名用于验证所述第一物理地址；
使用所述第一签名和所述第一物理地址，生成用于响应所述第一请求的第一错误检测代码值，其中所述第一检测代码值是不同于所述第一签名的值；
生成对于所述第一请求的响应，其包括i)包括所述第一错误检测代码值的错误检测代码字段，和ii)包括所述第一物理地址并且不包括所述第一签名的主体；以及
向所述设备提供包括所述第一错误检测代码值的响应；
从所述设备接收多个第二请求，所述多个第二请求中的每一个用于访问对应的第二物理地址并且包括对应的第二错误检测代码；
对于所述多个第二请求中的每一个，由所述数据处理装置使用所述对应的第二错误检测代码基于确定所述对应的第二物理地址是否是有效的而确定是否允许所述设备访问由所述对应的第二物理地址指定的存储器位置；以及
对于使用对应的第二请求的第二错误检测代码被确定为其第二物理地址有效的每一个第二请求，向对应的第二请求提供服务。
CN201680019968.6A 2015-05-20 2016-05-13 使用签名的地址验证 Active CN107438850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910110123.3A CN110134619B (zh) 2015-05-20 2016-05-13 使用签名的地址验证

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562164288P 2015-05-20 2015-05-20
US62/164,288 2015-05-20
US14/867,250 2015-09-28
US14/867,250 US9749319B2 (en) 2015-05-20 2015-09-28 Address validation using signatures
PCT/US2016/032429 WO2016187029A1 (en) 2015-05-20 2016-05-13 Address validation using signatures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910110123.3A Division CN110134619B (zh) 2015-05-20 2016-05-13 使用签名的地址验证

Publications (2)

Publication Number Publication Date
CN107438850A CN107438850A (zh) 2017-12-05
CN107438850B true CN107438850B (zh) 2019-03-08

Family

ID=56027260

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680019968.6A Active CN107438850B (zh) 2015-05-20 2016-05-13 使用签名的地址验证
CN201910110123.3A Active CN110134619B (zh) 2015-05-20 2016-05-13 使用签名的地址验证

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910110123.3A Active CN110134619B (zh) 2015-05-20 2016-05-13 使用签名的地址验证

Country Status (10)

Country Link
US (7) US9749319B2 (zh)
EP (3) EP3298498B1 (zh)
CN (2) CN107438850B (zh)
DE (2) DE202016107447U1 (zh)
DK (2) DK3298498T3 (zh)
FI (1) FI3489835T3 (zh)
GB (2) GB2553228C (zh)
HK (1) HK1245918B (zh)
TW (3) TWI726496B (zh)
WO (1) WO2016187029A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9749319B2 (en) 2015-05-20 2017-08-29 Google Inc. Address validation using signatures
KR102466412B1 (ko) * 2016-01-14 2022-11-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10157153B2 (en) * 2016-02-03 2018-12-18 Qualcomm Incorporated Inline cryptographic engine (ICE) for peripheral component interconnect express (PCIe) systems
US10241706B2 (en) * 2016-05-20 2019-03-26 Renesas Electronics Corporation Semiconductor device and its memory access control method
US10255202B2 (en) * 2016-09-30 2019-04-09 Intel Corporation Multi-tenant encryption for storage class memory
US11082523B2 (en) * 2017-02-09 2021-08-03 International Business Machines Corporation System, method and computer program product for a distributed virtual address space
US10324858B2 (en) * 2017-06-12 2019-06-18 Arm Limited Access control
US11030117B2 (en) * 2017-07-14 2021-06-08 Advanced Micro Devices, Inc. Protecting host memory from access by untrusted accelerators
US10860382B1 (en) * 2017-08-28 2020-12-08 Amazon Technologies, Inc. Resource protection using metric-based access control policies
FR3071350A1 (fr) * 2017-09-15 2019-03-22 Stmicroelectronics (Rousset) Sas Controle d'acces a une memoire au moyen d'alias d'adresse
US10997066B2 (en) * 2018-02-20 2021-05-04 Samsung Electronics Co., Ltd. Storage devices that support cached physical address verification and methods of operating same
US11153094B2 (en) * 2018-04-27 2021-10-19 EMC IP Holding Company LLC Secure data deduplication with smaller hash values
DE102018112816A1 (de) * 2018-05-29 2019-12-05 Infineon Technologies Ag Adresscodierter Zugriff auf Speicher
US10853273B2 (en) * 2018-08-01 2020-12-01 Micron Technology, Inc. Secure memory system programming
US10853271B2 (en) * 2018-08-03 2020-12-01 Arm Limited System architecture with query based address translation for access validation
US11263124B2 (en) 2018-08-03 2022-03-01 Micron Technology, Inc. Host-resident translation layer validity check
US11144631B2 (en) * 2018-09-11 2021-10-12 Apple Inc. Dynamic switching between pointer authentication regimes
US10852964B2 (en) * 2018-09-25 2020-12-01 Micron Technology, Inc. Host-resident translation layer validity check techniques
GB2579591B (en) * 2018-12-04 2022-10-26 Imagination Tech Ltd Buffer checker
GB2579590B (en) 2018-12-04 2021-10-13 Imagination Tech Ltd Workload repetition redundancy
TWI681650B (zh) * 2018-12-14 2020-01-01 中華電信股份有限公司 不可否認的非集中式服務請求驗證系統、其方法及有效性驗證方法
US11226907B2 (en) 2018-12-19 2022-01-18 Micron Technology, Inc. Host-resident translation layer validity check techniques
US11226894B2 (en) 2018-12-21 2022-01-18 Micron Technology, Inc. Host-based flash memory maintenance techniques
US10936506B2 (en) * 2019-02-22 2021-03-02 Chengdu Haiguang Integrated Circuit Design Co., Ltd. Method for tagging control information associated with a physical address, processing system and device
US10929310B2 (en) 2019-03-01 2021-02-23 Cisco Technology, Inc. Adaptive address translation caches
US11360910B2 (en) * 2019-06-28 2022-06-14 Intel Corporation Prevention of trust domain access using memory ownership bits in relation to cache lines
US10949358B2 (en) * 2019-09-25 2021-03-16 Intel Corporaton Secure address translation services using message authentication codes and invalidation tracking
US11507514B2 (en) * 2020-02-05 2022-11-22 Arm Limited Secure memory translations
US11775380B2 (en) * 2020-11-12 2023-10-03 Arm Limited Data processing systems
KR20220091955A (ko) * 2020-12-24 2022-07-01 에스케이하이닉스 주식회사 메모리 시스템 폐기 방법 및 그 메모리 시스템
US11693733B2 (en) 2021-01-21 2023-07-04 Kioxia Corporation Soft error detection and correction for data storage devices
US11663118B2 (en) * 2021-03-10 2023-05-30 Infineon Technologies Ag Address vectors for data storage elements
US11644980B2 (en) * 2021-06-22 2023-05-09 Intel Corporation Trusted memory sharing mechanism
US11651110B2 (en) * 2021-07-08 2023-05-16 Dell Products, L.P. Hardware device mutual authentication system and method for a baseboard management controller (BMC)
US11934567B2 (en) * 2021-09-07 2024-03-19 Nvidia Corporation Preventing unauthorized translated access using address signing
US11556482B1 (en) * 2021-09-30 2023-01-17 International Business Machines Corporation Security for address translation services
US11899593B2 (en) * 2021-12-21 2024-02-13 Intel Corporation Method and apparatus for detecting ATS-based DMA attack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255124A1 (en) * 2003-04-03 2004-12-16 Stephan Courcambeck Protection of a program waiting to be executed in a memory used by a microprocessor
CN101004717A (zh) * 2006-01-17 2007-07-25 国际商业机器公司 一种用于使用凭证的存储器保护和安全性的方法和系统
US7487327B1 (en) * 2005-06-01 2009-02-03 Sun Microsystems, Inc. Processor and method for device-specific memory address translation
US20120303948A1 (en) * 2011-05-26 2012-11-29 International Business Machines Corporation Address translation unit, device and method for remote direct memory access of a memory

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148387A (en) 1997-10-09 2000-11-14 Phoenix Technologies, Ltd. System and method for securely utilizing basic input and output system (BIOS) services
US7457897B1 (en) * 2004-03-17 2008-11-25 Suoer Talent Electronics, Inc. PCI express-compatible controller and interface for flash memory
CN100487676C (zh) * 2001-03-07 2009-05-13 甲骨文国际公司 分布式共享磁盘系统中的磁盘写操作
US6722135B2 (en) * 2002-01-29 2004-04-20 General Electric Company Performance enhanced control of DLN gas turbines
EP1870814B1 (en) * 2006-06-19 2014-08-13 Texas Instruments France Method and apparatus for secure demand paging for processor devices
FR2885709A1 (fr) * 2005-05-10 2006-11-17 St Microelectronics Sa Controle d'integrite d'une memoire externe a un processeur
US8108321B2 (en) 2006-01-12 2012-01-31 Urbissimo, Inc. System and method for shipping and delivering parcels to a virtual address
JP2008102850A (ja) * 2006-10-20 2008-05-01 Toshiba Corp 情報処理装置及び情報処理方法
JP4588751B2 (ja) * 2007-11-13 2010-12-01 株式会社コナミデジタルエンタテインメント 記憶処理装置、記憶処理方法、ならびに、プログラム
JP4976991B2 (ja) * 2007-11-22 2012-07-18 株式会社東芝 情報処理装置、プログラム検証方法及びプログラム
KR101537018B1 (ko) * 2008-10-01 2015-07-17 삼성전자주식회사 보안 메모리 인터페이스, 이를 포함하는 시스템 및 스마트카드
US8751795B2 (en) * 2010-09-14 2014-06-10 Mo-Dv, Inc. Secure transfer and tracking of data using removable non-volatile memory devices
US9355031B2 (en) 2011-04-21 2016-05-31 International Business Machines Corporation Techniques for mapping device addresses to physical memory addresses
US9703723B2 (en) * 2011-08-29 2017-07-11 International Business Machines Corporation Method and apparatus for performing mapping within a data processing system having virtual machines
US9292569B2 (en) * 2012-10-02 2016-03-22 Oracle International Corporation Semi-join acceleration
US9495303B2 (en) * 2015-02-03 2016-11-15 Intel Corporation Fine grained address remapping for virtualization
US9749319B2 (en) 2015-05-20 2017-08-29 Google Inc. Address validation using signatures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040255124A1 (en) * 2003-04-03 2004-12-16 Stephan Courcambeck Protection of a program waiting to be executed in a memory used by a microprocessor
US7487327B1 (en) * 2005-06-01 2009-02-03 Sun Microsystems, Inc. Processor and method for device-specific memory address translation
CN101004717A (zh) * 2006-01-17 2007-07-25 国际商业机器公司 一种用于使用凭证的存储器保护和安全性的方法和系统
US20120303948A1 (en) * 2011-05-26 2012-11-29 International Business Machines Corporation Address translation unit, device and method for remote direct memory access of a memory

Also Published As

Publication number Publication date
US10027666B2 (en) 2018-07-17
US20160344731A1 (en) 2016-11-24
FI3489835T3 (fi) 2024-09-11
CN110134619B (zh) 2020-07-21
EP3739458A1 (en) 2020-11-18
GB2574280A (en) 2019-12-04
GB2553228B (en) 2018-09-19
TWI720229B (zh) 2021-03-01
CN110134619A (zh) 2019-08-16
GB201715263D0 (en) 2017-11-08
TWI726496B (zh) 2021-05-01
US20180324181A1 (en) 2018-11-08
GB2574280B (en) 2020-04-01
EP3489835A1 (en) 2019-05-29
US10326763B2 (en) 2019-06-18
TW201734792A (zh) 2017-10-01
TWI596475B (zh) 2017-08-21
TW202024927A (zh) 2020-07-01
CN107438850A (zh) 2017-12-05
US20220131861A1 (en) 2022-04-28
GB2553228C (en) 2021-03-17
GB201813182D0 (en) 2018-09-26
WO2016187029A1 (en) 2016-11-24
EP3298498B1 (en) 2019-03-13
US20230216848A1 (en) 2023-07-06
EP3489835B1 (en) 2024-07-03
US11223620B2 (en) 2022-01-11
DK3298498T3 (da) 2019-05-20
US11627131B2 (en) 2023-04-11
EP3298498A1 (en) 2018-03-28
US20170339145A1 (en) 2017-11-23
GB2553228A (en) 2018-02-28
US9749319B2 (en) 2017-08-29
DE112016002285T5 (de) 2018-02-15
US20200267148A1 (en) 2020-08-20
DE202016107447U1 (de) 2017-01-18
HK1245918B (zh) 2020-04-09
DK3489835T3 (da) 2024-09-30
US20190260745A1 (en) 2019-08-22
US10666652B2 (en) 2020-05-26
US11870780B2 (en) 2024-01-09
TW201642136A (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
CN107438850B (zh) 使用签名的地址验证
US11088846B2 (en) Key rotating trees with split counters for efficient hardware replay protection
KR101702545B1 (ko) 데이터 인증방법 및 그 장치
CN105580027B (zh) 用于使用不同域特定密钥确保内容安全的方法
JP4876053B2 (ja) トラステッド・デバイス集積回路
US20130013934A1 (en) Infinite Key Memory Transaction Unit
WO2022132184A1 (en) System, method and apparatus for total storage encryption
CN1589424A (zh) 更少信息泄露的设备与方法
US20220006653A1 (en) System and methods for confidential computing
US11409653B2 (en) Method for AI model transferring with address randomization
WO2017105704A1 (en) Bidirectional cryptographic io for data streams
CN113807532B (zh) 利用层随机化的ai模型转移方法
CN107078897A (zh) 用于失序数据的推定的密码处理
CN117574332A (zh) 基于数据加解密的程序防篡改方法、装置、设备和介质
CN113807533A (zh) 利用层和存储器随机化的ai模型转移方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1245918

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant