CN107408600B - 用于太阳能电池的发射极层的沉积方法 - Google Patents

用于太阳能电池的发射极层的沉积方法 Download PDF

Info

Publication number
CN107408600B
CN107408600B CN201680018065.6A CN201680018065A CN107408600B CN 107408600 B CN107408600 B CN 107408600B CN 201680018065 A CN201680018065 A CN 201680018065A CN 107408600 B CN107408600 B CN 107408600B
Authority
CN
China
Prior art keywords
dielectric layer
thin dielectric
forming
layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680018065.6A
Other languages
English (en)
Other versions
CN107408600A (zh
Inventor
迈克尔·C·约翰逊
邱泰庆
戴维·D·史密斯
彼得·约翰·卡曾斯
斯塔凡·韦斯特贝格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maikesheng Solar Energy Co ltd
Original Assignee
SOLAR ENERGY Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOLAR ENERGY Co filed Critical SOLAR ENERGY Co
Publication of CN107408600A publication Critical patent/CN107408600A/zh
Application granted granted Critical
Publication of CN107408600B publication Critical patent/CN107408600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明提供了制造太阳能电池的方法以及所得的太阳能电池。在一个实例中，制造太阳能电池的方法包括通过自由基氧化或等离子体氧化基板的表面，在所述基板的所述表面上形成薄介电层。所述方法还包括在所述薄介电层上形成硅层。所述方法还包括由所述硅层形成多个发射极区。

Description

用于太阳能电池的发射极层的沉积方法
本申请要求于2015年3月23日提交的美国临时申请No.62/137,196的权益，该临时申请的全部内容据此以引用方式并入本文。
技术领域
本公开的实施例属于可再生能源领域，并且具体地讲，涉及制造太阳能电池的方法以及所得的太阳能电池。
背景技术
光伏电池(常被称为太阳能电池)是熟知的用于将太阳辐射直接转换为电能的装置。一般来讲，使用半导体加工技术在半导体基板的表面附近形成p-n结，从而在半导体晶片或基板上制造太阳能电池。照射在基板表面上并进入基板内的太阳辐射在基板块体中形成电子和空穴对。电子和空穴对迁移至基板中的p掺杂区和n掺杂区，从而在掺杂区之间产生电压差。将掺杂区连接至太阳能电池上的导电区，以将电流从电池引导至与其耦接的外部电路。
效率是太阳能电池的重要特性，因其直接与太阳能电池发电能力有关。同样，制备太阳能电池的效率直接与此类太阳能电池的成本效益有关。因此，提高太阳能电池效率的技术或提高制造太阳能电池效率的技术是普遍所需的。本公开的一些实施例允许通过提供制造太阳能电池结构的新工艺而提高太阳能电池的制造效率。本公开的一些实施例允许通过提供新型太阳能电池结构来提高太阳能电池效率。
发明内容
本公开的实施例提供一种制造太阳能电池的方法，所述方法包括：通过自由基氧化或等离子体氧化基板的表面，在所述基板的所述表面上形成薄介电层；在所述薄介电层上形成第一硅层；图案化所述第一硅层和所述薄介电层，以由所述第一硅层形成第一发射极区，由所述薄介电层形成第一薄介电层；以及在所述基板的与所述第一薄介电层所在区域相邻的区域上形成第二薄介电层，在所述第二薄介电层上以及在所述第一发射极区的部分上方形成第二硅层，以形成与所述第一发射极区相邻且隔离的第二发射极区。
本公开的实施例还提供一种制造太阳能电池的方法，所述方法包括：在基板的表面上形成第一薄介电层；在所述第一薄介电层上方形成第一硅层；图案化所述第一硅层和所述第一薄介电层，以由所述第一硅层形成第一发射极区；在所述基板的与所述第一薄介电层所在区域相邻的区域上形成第二薄介电层；通过自由基氧化或等离子体氧化图案化的所述第一硅层的侧壁的表面，在图案化的所述第一硅层的侧壁上形成第三薄介电层；以及在所述第二薄介电层上以及在所述第一发射极区的部分上方形成第二硅层，以形成与所述第一发射极区相邻且隔离的第二发射极区，其中所述第三薄介电层横向电隔离所述第一发射极区与所述第二发射极区。
附图说明
图1示出了根据本公开的实施例的背接触太阳能电池的一部分的剖视图。
图2示出了根据本公开的另一个实施例的背接触太阳能电池的一部分的剖视图。
图3为根据本公开的实施例的流程图，该流程图列出了与图5A-5F相对应的制造太阳能电池的方法中的操作。
图4为根据本公开的实施例的流程图，该流程图列出了与图5A-5F相对应的制造太阳能电池的方法中的操作。
图5A-5F示出了根据本公开的实施例的太阳能电池制造中的各个阶段的剖视图。
图6A-6C示出了根据本公开实施例的制造具有导电触点的太阳能电池的方法中的各种处理操作的剖视图。
图7示出了根据本发明的实施例的用工具加工阴影掩模工具的示意图。
图8A-8H示出了根据本发明的实施例的阴影掩模金属化方法中的各种操作。
具体实施方式
以下具体实施方式本质上只是例证性的，并非意图限制所述主题的实施例或此类实施例的应用和用途。如本文所用，词语“示例性”意指“用作示例、实例或举例说明”。本文描述为示例性的任何实施未必理解为相比其他实施是优选的或有利的。此外，并不意图受前述技术领域、背景技术、发明内容或以下具体实施方式中提出的任何明示或暗示的理论的约束。
本说明书包括提及“一个实施例”或“实施例”。短语“在一个实施例中”或“在实施例中”的出现不一定是指同一实施例。特定的特征、结构或特性可以任何与本公开一致的合适方式加以组合。
术语。以下段落提供存在于本公开(包括所附权利要求书)中的术语的定义和/或语境：
“包括”。该术语是开放式的。如在所附权利要求书中所用，该术语并不排除其他结构或步骤。
“被配置为”。各个单元或部件可被描述或声明成“被配置为”执行一项或多项任务。在这样的语境下，“被配置为”用于通过指示该单元/部件包括在操作期间执行一项或多项那些任务的结构而暗示结构。因此，可以说是将单元/部件配置成即使当指定的单元/部件目前不在操作(例如，未开启/激活)时也可执行任务。详述某一单元/电路/部件“被配置为”执行一项或多项任务明确地意在对该单元/部件而言不援用35U.S.C.§112第六段。
“第一”、“第二”等。如本文所用，这些术语被用作其之后的名词的标记，而并不暗示任何类型的顺序(例如，空间、时间和逻辑等)。例如，提及“第一”太阳能电池并不一定暗示该太阳能电池为某一序列中的第一个太阳能电池；相反，术语“第一”用于区分该太阳能电池与另一个太阳能电池(例如，“第二”太阳能电池)。
“耦接”–以下描述是指元件或节点或结构特征被“耦接”在一起。如本文所用，除非另外明确指明，否则“耦接”意指一个元件/节点/特征直接或间接连接至另一个元件/节点/特征(或直接或间接与其连通)，并且不一定是机械连接。
此外，以下描述中还仅为了参考的目的使用了某些术语，因此这些术语并非意图进行限制。例如，诸如“上部”、“下部”、“上方”和“下方”之类的术语是指附图中提供参考的方向。诸如“正面”、“背面”、“后面”、“侧面”、“外侧”和“内侧”之类的术语描述部件的某些部分在一致但任意的参照系内的取向和/或位置，通过参考描述所讨论的部件的文字和相关的附图可以清楚地了解所述取向和/或位置。这样的术语可包括上面具体提及的词语、它们的衍生词语以及类似意义的词语。
“阻止”–如本文所用，阻止用于描述减小影响或使影响降至最低。当组件或特征被描述为阻止行为、运动或条件时，它完全可以完全防止某种结果或后果或未来的状态。另外，“阻止”还可以指减少或减小可能会发生的某种后果、表现和/或效应。因此，当组件、元件或特征被称为阻止结果或状态时，它不一定完全防止或消除该结果或状态。
本文描述了制造太阳能电池的方法以及所得的太阳能电池。在下面的描述中，阐述了诸如具体的工艺流程操作的许多具体细节，以便提供对本公开实施例的透彻理解。对本领域的技术人员将显而易见的是，可在没有这些具体细节的情况下实施本公开的实施例。在其他情况中，没有详细地描述熟知的制造技术，诸如平版印刷和图案化技术，以避免不必要地使本公开的实施例难以理解。此外，应当理解在图中示出的多种实施例是示例性的展示并且未必按比例绘制。
本文公开了制造太阳能电池的方法。在一个实施例中，制造太阳能电池的方法包括通过自由基氧化或等离子体氧化基板的表面，在基板的表面上形成薄介电层。该方法还包括在薄介电层上形成硅层。该方法还包括由硅层形成多个发射极区。
在另一个实施例中，制造太阳能电池的方法包括在基板的表面上形成薄介电层。该方法还包括使用阴影掩模在薄介电层上形成图案化硅层。该方法还包括由图案化硅层形成多个发射极区。
在另一个实施例中，制造太阳能电池的方法包括在基板的表面上形成薄介电层。该方法还包括在薄介电层上形成硅层。该方法还包括由硅层形成多个发射极区。该方法还包括使用阴影掩模形成电连接到所述多个发射极区的导电触点。
在另一个实施例中，制造太阳能电池的方法包括通过湿法化学氧化基板的表面，在基板的表面上形成薄介电层。该方法还包括通过等离子体增强化学气相沉积(PECVD)在薄介电层上形成硅层。该方法还包括由硅层形成多个发射极区。
在第一实例中，图1示出了根据本公开的实施例的背接触太阳能电池100的一部分的剖视图。太阳能电池100包括具有光接收表面104和背表面106的基板102。第一导电类型的第一多晶硅发射极区108设置在第一薄介电层110上，该第一薄介电层设置在基板102的背表面106上。第二不同导电类型的第二多晶硅发射极区112设置在第二薄介电层114上，该第二薄介电层设置在基板102的背表面106上。第三薄介电层116直接侧向设置在第一多晶硅发射极区108和第二多晶硅发射极区112之间。第一导电触点结构118设置在第一多晶硅发射极区108上。第二导电触点结构120设置在第二多晶硅发射极区112上。
再次参见图1，在一个实施例中，太阳能电池100还包括设置在第一多晶硅发射极区108上的绝缘层122。第一导电触点结构118被设置为穿过绝缘层122。另外，第二多晶硅发射极区112的一部分与绝缘层122重叠但与第一导电触点结构118分开。在一个实施例中，第二导电类型的另外多晶硅层124设置在绝缘层122上，并且第一导电触点结构118被设置为穿过第二导电类型的多晶硅层124以及穿过绝缘层122，如图1所示。如下文更详细地描述，在一个此类实施例中，另外的多晶硅层124和第二多晶硅发射极区112由相同层形成，该层毯覆式沉积并且随后加以刻划以在其中提供划线126。
再次参见图1，在一个实施例中，太阳能电池100还包括设置在基板102的背表面106上的凹陷部128。第二多晶硅发射极区112和第二薄介电层114设置在凹陷部128中。在一个此类实施例中，凹陷部128具有纹理化表面，并且第二多晶硅发射极区112和第二薄介电层114与纹理化表面共形，如图1所示。在一个实施例中，随后，第一多晶硅发射极区108和第一薄介电层110设置在基板102的背表面106的平坦部分上，并且第二多晶硅发射极区112和第二薄介电层114设置在基板的背表面106的纹理化部分上，如图1所示。然而，应当理解，其他实施例可能不包括纹理化表面，或者完全可能不包括凹陷部。
再次参见图1，在一个实施例中，太阳能电池100还包括设置在基板102的光接收表面104上的第四薄介电层130。第二导电类型的多晶硅层132设置在第四薄介电层132上。抗反射涂层(ARC)134，诸如氮化硅层，设置在多晶硅层132上。在一个此类实施例中，如下文更详细地描述，通过用于形成第二薄介电层114的基本上相同的工艺来形成第四薄介电层132，并且通过用于形成第二多晶硅发射极区112的基本上相同的工艺来形成多晶硅层132。
在一个实施例中，第一多晶硅发射极区108为P型多晶硅发射极区。第二多晶硅发射极区112为N型多晶硅发射极区。基板为N型单晶硅基板。在一个实施例中，第一薄介电层110、第二薄介电层114和第三薄介电层116包含二氧化硅。然而，在另一个实施例中，第一薄介电层110和第二薄介电层114包含二氧化硅，而第三薄介电层116包含氮化硅。在一个实施例中，绝缘层122包含二氧化硅。
在一个实施例中，第一导电触点结构118和第二导电触点结构120各自包括铝基金属晶种层，该金属晶种层分别设置在第一多晶硅发射极区108和第二多晶硅发射极区112上。在一个实施例中，第一导电触点结构118和第二导电触点结构120中的每一者还包括设置在铝基金属晶种层上的金属层，诸如铜层。
在第二实例中，图2示出了根据本公开的另一个实施例的背接触太阳能电池200的一部分的剖视图。太阳能电池200包括具有光接收表面204和背表面206的基板202。第一导电类型的第一多晶硅发射极区208设置在第一薄介电层210上，该第一薄介电层设置在基板202的背表面206上。第二不同导电类型的第二多晶硅发射极区212设置在第二薄介电层214上，该第二薄介电层设置在基板202的背表面206上。第三薄介电层216直接侧向设置在第一多晶硅发射极区208和第二多晶硅发射极区212之间。第一导电触点结构218设置在第一多晶硅发射极区208上。第二导电触点结构220设置在第二多晶硅发射极区212上。
根据本公开的实施例，第一导电触点结构218和第二导电触点结构220各自包括金属硅化物层，该金属硅化物层分别设置在第一多晶硅发射极区208和第二多晶硅发射极区212上。在一个此类实施例中，通过在硅化工艺中消耗第一多晶硅发射极区208和第二多晶硅发射极区212的暴露部分来形成金属硅化物层。因此，将第一多晶硅发射极区208和第二多晶硅发射极区212的所有暴露顶部表面以及任何其他暴露的硅表面加以金属化，如图2所示。在一个实施例中，第一导电触点结构218和第二导电触点结构220各自还包括设置在金属硅化物层上的金属层(诸如铜)。在一个特定实施例中，金属硅化物层包含一种材料，诸如但不限于硅化钛(TiSi2)、硅化钴(CoSi2)、硅化钨(WSi2)或硅化镍(NiSi或NiSi2)。
再次参见图2，在一个实施例中，太阳能电池200还包括设置在第一多晶硅发射极区208上的绝缘层222。第一导电触点结构218被设置为穿过绝缘层222。另外，第二多晶硅发射极区212的一部分与绝缘层222重叠但与第一导电触点结构218分开。在一个实施例中，第二导电类型的另外多晶硅层224设置在绝缘层222上，并且第一导电触点结构218被设置为穿过第二导电类型的多晶硅层224以及穿过绝缘层222，如图2所示。然而，相比于图1，多晶硅层224的整个顶部表面均加以金属化。如下文更详细地描述，在一个此类实施例中，另外的多晶硅层224和第二多晶硅发射极区212由相同层形成，该层毯覆式沉积并且随后加以刻划以在其中提供划线226。
再次参见图2，在一个实施例中，基板202的背表面206为基本上是完全平坦的。然而，在另一个实施例中，第二多晶硅发射极区212和第二薄介电层214设置在凹陷部中，如结合图1所描述。在一个此类实施例中，凹陷部具有纹理化表面，并且第二多晶硅发射极区212和第二薄介电层214与纹理化表面共形。
再次参见图2，在一个实施例中，太阳能电池200还包括设置在基板202的光接收表面204上的第四薄介电层230。第二导电类型的多晶硅层232设置在第四薄介电层232上。尽管未示出，但在一个实施例中，抗反射涂层(ARC)(诸如氮化硅层)设置在多晶硅层232上。在一个此类实施例中，如下文更详细地描述，通过用于形成第二薄介电层214的基本上相同的工艺来形成第四薄介电层232，并且通过用于形成第二多晶硅发射极区212的基本上相同的工艺来形成多晶硅层232。
在一个实施例中，基板202、第一多晶硅发射极区208、第二多晶硅发射极区212和如上文所述的针对基板102的各种介电层、第一多晶硅发射极区108、第二多晶硅发射极区112和与图1相关的各种介电层。
本文还公开了制造太阳能电池的方法。在第一示例性工艺流程中，图5A-5F示出了根据本公开的实施例的太阳能电池制造中的各个阶段的剖视图。图3为根据本公开的实施例的流程图300，该流程图列出与图5A-5F相对应的制造太阳能电池的方法中的操作。
参见图5A和流程图300的对应操作302，制造太阳能电池的交替N型和P型发射极区的方法包括在形成于基板502的背表面上的第一薄介电层504上形成第一导电类型的第一硅层506。
在一个实施例中，基板502为单晶硅基板，诸如块体单晶N型掺杂硅基板。然而，应当理解，基板502可以是设置在整个太阳能电池基板上的层，诸如多晶硅层。在一个实施例中，第一薄介电层504为薄氧化物层，诸如厚约2纳米或更小的隧穿介电氧化硅层。
在一个实施例中，第一硅层506为多晶硅层，该多晶硅层通过原位掺杂、后沉积注入或它们的组合加以掺杂以具有第一导电类型。在另一个实施例中，第一硅层506为非晶硅层诸如由a-Si:H表示的氢化硅层，其在沉积非晶硅层之后，用第一导电类型的掺杂物进行注入。在一个此类实施例中，随后对第一硅层506进行退火(至少在工艺流程的某个后续阶段)以最终形成多晶硅层。在一个实施例中，对于多晶硅层或非晶硅层中的任一者而言，如果进行后沉积注入，则通过使用离子束注入或等离子体浸没注入进行该注入。在一个此类实施例中，使用阴影掩模进行注入。在一个具体实施例中，第一导电类型为P型(例如，使用硼杂质原子形成)。
再次参见图5A并且现在参见流程图300的对应操作304，在第一硅层506上形成绝缘层508。在一个实施例中，绝缘层508包含二氧化硅。
参见图5B和流程图300的对应操作306，将绝缘层508和第一硅层506图案化以形成上面具有绝缘顶盖512的第一导电类型的第一硅区510。在一个实施例中，使用平版印刷或丝网印刷掩模和后续蚀刻工艺将绝缘层508和第一硅层506图案化。在另一个实施例中，使用激光烧蚀工艺(例如，直接写入)将绝缘层508和第一硅层506图案化。在任一种情况下，在一个实施例中，在该工艺中也将第一薄介电层504图案化，如图5B所示。
参见图5C，任选地，在绝缘层508和第一硅层506的图案化期间(或之后)，可在基板502中形成凹陷部514。此外，在一个实施例中，将凹陷部514的表面516纹理化。在相同或类似工艺中，还可将基板502的光接收表面501纹理化，如图5C所示。在一个实施例中，使用基于氢氧化物的湿法蚀刻剂形成凹陷部514的至少一部分并且/或者纹理化基板502的暴露部分。纹理化的表面可为具有规则或不规则形状的表面，其用于散射入射光、减少从太阳能电池的光接收表面和/或暴露表面反射离开的光量。然而，应当理解，可从工作流程中省略背表面的纹理化以及甚至凹陷部形成。
参见图5D和流程图300的对应操作308，在第一硅区510的暴露侧上形成第三薄介电层518。在一个实施例中，在氧化工艺中形成第三薄介电层518并且它为薄氧化物层，诸如厚约2纳米或更小的隧穿介电氧化硅层。在另一个实施例中，在沉积工艺中形成第三薄介电层518并且其为薄氮化硅层或氧氮化硅层。如下文更详细地描述，在一个实施例中，介电层(例如，第一薄介电层504、第三薄介电层518)为通过氧化硅基板(例如，通过等离子体增强化学气相沉积(PECVD))形成的非晶介电层。硅的氧化可包括例如等离子体氧化和/或自由基氧化。
再次参见图5D并且现在参见流程图300的对应操作310，在形成于基板502的背表面上的第二薄介电层522上以及在第三薄介电层518和第一硅区510的绝缘顶盖512上，形成第二不同导电类型的第二硅层520。在相同或类似工艺操作中，还可在基板502的光接收表面501上形成第二导电类型的对应薄介电层522’和第二硅层520’，如图5D所示。另外，尽管未示出，但可在对应的第二硅层520'上形成ARC层，如结合图1所述。
在一个实施例中，在氧化工艺中形成第三薄介电层518并且它为薄氧化物层，诸如厚约2纳米或更小的隧穿介电氧化硅层。在一个实施例中，第二硅层520为多晶硅层，该多晶硅层通过原位掺杂、后沉积注入或它们的组合加以掺杂以具有第二导电类型。在另一个实施例中，第二硅层520为非晶硅层诸如由a-Si:H表示的氢化硅层，其在沉积非晶硅层之后，用第二导电类型的掺杂物进行注入。在一个此类实施例中，随后对第二硅层520进行退火(至少在工艺流程的某个后续阶段)以最终形成多晶硅层。在一个实施例中，对于多晶硅层或非晶硅层中的任一者而言，如果进行后沉积注入，则通过使用离子束注入或等离子体浸没注入进行该注入。在一个此类实施例中，使用阴影掩模进行注入。在一个具体实施例中，第二导电类型为N型(例如，使用磷原子或砷杂质原子形成)。
参见图5E和流程图300的对应操作312，将第二硅层520图案化以形成第二导电类型的隔离第二硅区524，以及在第一硅区510的绝缘顶盖512上方的第二硅层520的区域中形成接触开口526。在一个实施例中，硅的离散区525可保留作为图案化工艺的人工痕迹。在一个实施例中，使用激光烧蚀工艺将第二硅层520图案化。
再次参见图5E并且现在参见流程图300的对应操作314，将绝缘顶盖512图案化为穿过接触开口526以暴露第一硅区510的部分。在一个实施例中，使用激光烧蚀工艺将绝缘顶盖512图案化。例如，在一个实施例中，使用首次激光通过将第二硅层520图案化，包括形成接触开口526。使用与接触开口526相同位置中的第二激光程将绝缘顶盖512图案化。
参见图5F，在第一硅区510的暴露部分上以及在隔离的第二硅区524上形成金属晶种层528。将金属层530电镀在金属晶种层上以分别形成第一硅区510的导电触点532和隔离第二硅区524的导电触点534。在一个实施例中，金属晶种层528为铝基金属晶种层，并且金属层530为铜层。在一个实施例中，首先形成掩模以仅暴露第一硅区510和隔离第二硅区524的暴露部分，以便将金属晶种层528形成引导至受限位置。
图6A-6C示出了根据本公开实施例的制造具有导电触点的太阳能电池的方法中的各种处理操作的剖视图。参见图6A，形成背接触太阳能电池的触点的方法包括在基板600上形成薄介电层602。
在一个实施例中，薄介电层602由二氧化硅构成并具有大约在5至50埃范围内的厚度。在一个实施例中，薄介电层602最终用作功能太阳能电池中的隧穿氧化物层。介电层602可通过与上述介电层类似或相同的工艺形成。例如，介电层602可为非晶介电层。非晶介电层可通过硅基板的氧化(例如，通过PECVD)而形成。硅层的氧化可包括例如等离子体氧化和/或自由基氧化。有关通过氧化形成非晶介电层的更多细节如下文所述。在一个实施例中，基板600为块体单晶基板，如n型掺杂的单晶硅基板。然而，在可供选择的实施例中，基板600包括设置在整个太阳能电池基板上的多晶硅层。
再次参见图6A，沟槽616形成在n型掺杂多晶硅区域620与p型掺杂多晶硅区域622之间。沟槽616的部分可纹理化，以便具有如同样描绘于图6A中那样的纹理特征618。
再次参见图6A，绝缘层624形成在多个n型掺杂多晶硅区620、多个p型掺杂多晶硅区622以及基板600被沟槽616暴露的部分上方。在一个实施例中，绝缘层624的下表面与多个n型掺杂多晶硅区620、多个p型掺杂多晶硅区622以及基板600的暴露部分共形形成，而绝缘层624的上表面为基本上平坦的，如图6A所示。
参见图6B，多个接触开口626形成于绝缘层624中。多个接触开口626使得多个n型掺杂多晶硅区620和多个p型掺杂多晶硅区622暴露。在一个实施例中，多个接触开口626通过激光烧蚀形成。在一个实施例中，n型掺杂多晶硅区域620的接触开口626具有与p型掺杂多晶硅区域622的接触开口基本上相同的高度，如图6B所示。
参见图6C，形成背接触太阳能电池的触点的方法还包括在多个接触开口626中形成导电触点628，并使该导电触点耦接至多个n型掺杂多晶硅区620和多个p型掺杂多晶硅区622。在一个实施例中，导电触点628形成于本体N型硅基板600的与本体N型硅基板600的光接收表面601相对的表面上或该表面上方。在一个具体实施例中，导电触点形成在基板600表面上方的区域(622/620)上，如图6C所示。导电触点的制造可包括使用一个或多个溅射的导电层，如上文所述。
在一个实施例中，制造太阳能电池的方法可包括在基板的背表面上形成非晶介电层，该基板的背表面与基板的光接收表面相对。在一个实施例中，基板为单晶硅基板，并且形成非晶介电层可包括氧化基板的背表面。根据一个实施例，非晶介电层通过使用等离子体氧化和/或自由基氧化法氧化硅而形成。在另一个实施例中，通过湿法化学氧化基板的表面在基板的表面上形成薄介电层。在一个具体的此类实施例中，基板的表面的湿法化学氧化包括使用臭氧水溶液处理。
该方法还包括通过等离子体增强化学气相沉积(PECVD)在非晶介电层上形成微晶硅层。该方法还包括通过PECVD在微晶硅层上形成非晶硅层并且对微晶硅层和非晶硅层进行退火以由微晶硅层和非晶硅层形成均质多晶硅层。该方法还包括由均质多晶硅层形成发射极区。
因此，介电层的形成可包括硅层的氧化(例如，通过PECVD)。硅层的氧化可包括例如等离子体氧化和/或自由基氧化。然后可通过多晶硅或非晶硅沉积(例如，通过PECVD无气泡沉积)形成介电层。例如，参见图5D，在形成介电层522、504和518后，第二硅层520可通过PECVD(例如，无气泡PECVD)进行沉积。因此，该处理流程可包括在真空室(例如，PECVD室)中在硅基板上生长SiO2，然后进行PECVD无气泡非晶硅(a-Si)沉积。
氧化操作可以在独立的室中执行，然后将晶片转移至在不含真空破坏装置的PECVD室中并且在该PECVD室中进行a-Si沉积。氧化操作也可在相同的PECVD室中顺序地进行，同时在氧化和沉积操作之间进行足够的抽吸和吹扫。
氧化以生长隧穿氧化物可通过例如等离子体氧化或自由基氧化进行。在一个实施例中，等离子体氧化包括在50mTorr至10Torr的压力范围内使用氧化剂，该氧化剂包括N2O、O2、CO、CO2等。
在另一个实施例中，自由基氧化包括使用O3或远程等离子体氧自由基源。自由基氧化可在等离子体氧化过程中消除离子轰击和等离子体电荷损失。根据一个实施例，自由基氧化包括利用反应性极高的氧自由基O在低温下氧化硅以形成高质量的热氧化物诸如SiO2。在一个实施例中，基于O3的自由基氧化在200–400℃和0.5Torr至10Torr的条件下进行。然而，自由基氧化也可在高于10Torr的条件下进行，其缺点在于较高压力下的运行成本较高。在一个实施例中，使用远程O源。通过裂解氧化剂诸如O2、N2O、CO或CO2等，在远程等离子体源中形成氧自由基。然后通过晶片将自由基输送至室中以生长薄层高质量氧化物。
根据一个实施例，可使用单室工具运行顺序氧化和沉积工艺。在另一个实施例中，集群工具可在其间不含真空破坏装置的独立的室中运行氧化和沉积。
可使用双层喷头进行自由基氧化。主喷头上方的浅等离子体室允许产生O自由基，而无需将晶片暴露于直接等离子体和离子轰击中。根据实施例，它仅在自由基氧化过程中打开。在a-Si沉积过程中，主喷头驱动其下方且直接处于晶片上方的等离子体。
关于微晶硅层和非晶硅层，通过PECVD形成微晶硅层和通过PECVD形成非晶硅层可包括在单程通过PECVD室时形成微晶硅层和非晶硅层。在一个实施例中，形成微晶硅层包括通过PECVD以大约在每分钟15-20纳米的范围内的沉积速率沉积单晶硅。形成非晶硅层可包括通过PECVD以大约在每分钟200-400纳米的范围内的沉积速率沉积非晶硅。
形成非晶硅层可包括在通过PECVD形成非晶硅层的过程中分别通过流过磷化氢或乙硼烷形成N型非晶硅层或P型非晶硅层。对微晶硅层和非晶硅层进行退火可包括在约700摄氏度的温度下持续加热约10分钟。根据一个实施例，形成微晶硅层包括形成厚度大约在2-50纳米的范围内的微晶硅层，并且形成非晶硅层包括形成厚度大约在10-30纳米的范围内的非晶硅层。对微晶硅层和非晶硅层进行退火以形成均质多晶硅层可包括形成无气泡的均质多晶硅层。
在另一个实施例中，提供了一种制造具有区分开的P型和N型架构的太阳能电池的方法，该方法包括在基板的背表面上形成的第一薄介电层上形成第一微晶硅层，该第一微晶硅层通过等离子体增强化学气相沉积(PECVD)形成。该方法还包括通过PECVD在第一微晶硅层上形成P型非晶硅层以及在P型非晶硅层上形成绝缘层。
该方法还包括使绝缘层和P型非晶硅层图案化以形成上面具有绝缘顶盖的P型非晶硅区，其中基板上具有分开所述P型非晶硅区的沟槽。在P型非晶硅区的外露侧上和沟槽中形成第二薄介电层。可使用如上所述的相同或类似的工艺形成第二薄介电层。通过PECVD在第二薄介电层上形成第二微晶硅层。该方法还包括通过PECVD在第二微晶硅层上形成N型非晶硅层。该方法还包括对第一微晶硅层和P型非晶硅区进行退火以形成P型均质多晶硅区并且对第二微晶硅层和N型非晶硅层进行退火以形成N型均质多晶硅层。在P型均质多晶硅区和N型均质多晶硅层形成导电触点。
根据一个此类实施例，在基板的背表面上形成非晶介电层，该基板的背表面与基板的光接收表面相对。可使用如上所述的相同或类似的工艺形成非晶介电层。例如，在一个实施例中，基板为单晶硅基板，并且形成非晶介电层包括氧化基板的背表面。在一个实施例中，可通过等离子体氧化和/或自由基氧化法氧化硅基板来形成非晶介电层。
通过PECVD形成第一微晶硅层和通过PECVD形成P型非晶硅层可包括在单程通过PECVD室时形成第一微晶硅层和P型非晶硅层，并且其中通过PECVD形成第二微晶硅层和通过PECVD形成N型非晶硅层包括在第二单程通过PECVD室时形成第二微晶硅层和N型非晶硅层。
形成第一微晶硅层和第二微晶硅层可包括通过PECVD以大约在每分钟5-50纳米的范围内的沉积速率沉积微晶硅。形成P型非晶硅层和N型非晶硅层可包括通过PECVD以大约在每分钟20-400纳米的范围内的沉积速率沉积非晶硅。可通过在约700摄氏度的温度下持续加热10分钟来进行退火。
在一个实施例中，制造太阳能电池的交替N型发射极区和P型发射极区的方法包括通过等离子体增强化学气相沉积(PECVD)在非晶介电层上形成微晶硅层。该方法还包括通过PECVD在微晶硅层上形成非晶硅层，并且向非晶硅层的第一区中掺杂P型掺杂物，并且向非晶硅层的第二区中掺杂N型掺杂物。第一区和第二区可在退火之前或之后进行掺杂。掺杂可包括注入、固态掺杂等。在涉及注入掺杂物的一个实施例中，PECVD室和注入室可处于共用工具上。在一个实施例中，通过PECVD注入和形成非晶硅层可在相同的室中进行。
该方法还包括对微晶硅层和非晶硅层进行退火以由微晶硅层和非晶硅层形成均质多晶硅层。均质多晶硅层具有掺杂以P型掺杂物的第一区和掺杂以N型掺杂物的第二区。该方法还包括使导电触点形成均质多晶硅区的第一区并且形成均质多晶硅层的第二区。
在一个此类实施例中，通过PECVD形成微晶硅层和通过PECVD形成非晶硅层包括在单程通过PECVD室时形成微晶硅层和非晶硅层。形成所述微晶硅层可包括通过PECVD以大约在每分钟5-50纳米的范围内的沉积速率沉积微晶硅。形成非晶硅层可包括通过PECVD以大约在每分钟20-400纳米的范围内的沉积速率沉积非晶硅。
在一个实施例中，对微晶硅层和非晶硅层进行退火包括在约700摄氏度的温度下持续加热10分钟。形成微晶硅层可包括形成厚度大约在2-50纳米的范围内的微晶硅层，并且形成非晶硅层可包括形成厚度大约在10-300纳米的范围内的非晶硅层。对微晶硅层和非晶硅层进行退火以形成均质多晶硅层可包括形成无气泡的均质多晶硅层。
因此，上述工艺可包括通过在真空室例如PECVD室中自由基氧化和/或等离子体氧化硅基板形成薄隧穿氧化物层，然后进行PECVD无气泡的a-Si沉积。该工艺可用于制造太阳能电池。
在一个实施例中，可使用阴影掩模直接形成有源发射极结构。当前形成高效率交叉的背接触太阳能电池涉及七种处理操作，包括沉积发射极材料、形成掺杂掩模以及掺杂和蚀刻的多种操作。这些处理可构成太阳能电池生产成本的很大一部分。实施例包括减少发射极形成操作和成本的新型制造技术。实施例包括在真空沉积工具中直接形成图案化、掺杂的有源发射极结构的方法。
根据一个实施例，一种方法包括使用阴影掩模沉积第一类型(P型或N型)掺杂的多晶硅或非晶硅图案化指状物。然后，该方法包括使用第二遮阴影模沉积第二类型(P型或N型)掺杂的多晶硅或非晶硅图案化指状物。
图7示出了根据本发明的实施例使用阴影掩模的沉积工具700的示例。参见图7，将晶片702装载到第一阴影掩模托盘704中。将晶片/阴影掩模托盘702/704引入工具700的第一区段706以沉积作为掺杂的多晶硅指状物的第一类型(例如，P型)的发射极。在一个实施例中，在沉积过程中具有与晶片702直接接触的相关掩模可导致更尖锐的图案。在形成P型掺杂的多晶硅指状物后，在操作707中将晶片702装载到第二阴影掩模托盘708中。然后，将晶片/第二阴影掩模托盘708引入工具700的第二区段710以沉积作为掺杂的多晶硅指状物的第二类型(例如，N型)的发射极。一些使用直接沉积图案化掺杂发射极的实施例包括薄介电层(例如，图6A的层602)。然而，在使用直接沉积图案化掺杂发射极的其他实施例中不包括此类薄介电层。后者实施例涉及在晶片上直接沉积发射极图案，其可消除传统上用于形成高效率交叉的背接触发射极的独立的多操作沉积、图案掩模和掺杂处理。
再次参见图7，在操作712中，将第一阴影掩模托盘704重新转移至工具700的部分706的装载站。在操作712中，将第二阴影掩模托盘708重新转移至工具700的部分710的装载站。装置720为工具700的第一部分706中的第一发射极区724之后的太阳能电池722的放大剖视图。装置730为工具700的第二部分710中的第二发射极区734之后的太阳能电池722的放大剖视图。
在一个实施例中，在太阳能电池金属化处理中使用阴影掩模。当前的金属化可能需要昂贵的金属图案化和电镀处理。根据一个实施例，阴影掩模金属化包括通过阴影掩模将金属指状物直接沉积到多个指部上。阴影掩模金属化可消除一些现有方法中所用的两次金属图案化操作。阴影掩模还能够以低成本的金属化处理代替电镀操作。图8A-8H示出了根据本发明的实施例的阴影掩模金属化方法中的各种操作。
参见图8A，线掩模804包括在框架802内。在实施例中，线掩模804的使用对于间距是可扩展的，并且无需加工或蚀刻。在一个实施例中，线掩模804为不锈钢线掩模。参见图8B，线掩模804可用于形成具有线性发射极区的太阳能电池806，诸如交替P型808和N型810线，其中若干线如图8B所示。此类布局提供直的P/N结线812，并且可以不涉及焊点的形成。
参见图8C，太阳能电池基板814诸如硅基板的剖视图示出线掩模804的使用以及及相关联的多晶硅区818的溅射或电子束沉积816。相关联的铝或其他晶种金属区920在多晶硅区818上的形成如图8D所示。
参见图8E，毯底部抗反射涂层(bARC)822形成于图8D的结构上。通过bARC层822(例如，通过激光烧蚀)形成交错的接触开口824以暴露晶种金属区820的部分，如图8F的平面图所示。进一步加工可包括将焊球放置到接触开口824上或接触开口中。另选地，可印刷焊膏。
参见图8G，交替的线或包括相应的接触线的预金属化的底片(两种情况如接触线826所示)电耦接至焊球或焊膏，其继而耦接至下面的交替P型808和N型810线。在使用预金属化底片的情况下，在实施例中，放置片材，然后在例如大约在180-250摄氏度的范围内的焊接温度下进行热处理。
应当理解，可具体地实现结合图8F和图8G所述的处理的变型形式。例如，参见图8H，在实施例中，预金属化的底片830包括其上具有焊球或焊膏834的线832。在一个此类实施例中，可省略bARC层的使用并且底片可直接耦接至下面暴露的交替P型808和N型810线。在实施例中，底片为铜底片或铝底片。在省略bARC层(及相关联的破坏性激光烧蚀)的情况下，可减小交替P型808和N型810多晶硅线的厚度(例如，从约3000埃减小至约500埃)，因为不再需要耐受激光烧蚀。在发射极区制造中，多晶硅厚度的减小可减少与多晶硅的阴影掩模沉积相关联的成本和/或可改善所得的接触区的导电性。
根据实施例，在一些实施例中，在形成介电层(例如，薄介电层522、504和518)和/或沉积多晶硅层或非晶硅层(例如，图5D的第二硅层520)之前，通过干法清洗处理(例如，通过等离子体清洁)清洁晶片的表面。
典型的太阳能电池处理从硅晶片开始。然后处理晶片以回蚀Si(例如，在20-40μm的范围内)以去除Si表面的损伤和污染物，留下原始且清洁的晶片表面。此类在苛刻的湿法处理中蚀刻Si，然后进行有机和金属湿清洗的多操作处理可能昂贵且耗时。等离子体清洁可改善并且减少制造之前原料的处理。根据实施例，此类处理可在形成发射极之前在PECVD工具中实现。
根据一个实施例，预清洁处理可通过使用原位等离子体处理将表面预处理和清洁相结合来简化和降低硅制备和处理的成本。此类预清洁处理可与等离子体处理相结合以减少操作数量和成本，并且在沉积处理之前，在真空环境中对表面进行预处理。多操作处理可被设计为使用Cl和Br基等离子体进行金属清洁，然后使用O和N基等离子体进行有机物清洁。可使用F基等离子体进行表面预处理以去除原生氧化物和/或有缺陷的Si。此类表面预处理后立即进行PECVD室内的沉积处理。
因此，在PECVD室中进行沉积之前清洁晶片的表面可包括多个不同的等离子体清洁操作。可使用不同的等离子体清洁处理去除不同的污染物或残留物。例如，Cl和Br基等离子体可用于去除金属污染诸如铝、氧化铝、铁、氧化铁和/或其他金属污染物。典型的F基等离子体无法去除这些金属，因为AlF3和IrF3不挥发。FeCl3和FeBr3以及AlCl3的挥发性高得多，因此可通过暴露于在Ar或He存在下使用CCl4、BCl3、HCl、Br2等形成的直接RF等离子体而去除。在此类清洁处理之后，可暴露于O2/N2等离子体以去除任何有机污染或暴露于CF4/O2等离子体以去除原生氧化物和有机物。应当理解，此类操作还可能去除有缺陷的Si，但是存在点蚀的风险。
因此，包括此类预清洁处理的实施例能够在太阳能电池制造的沉积之前在真空环境下对表面进行预处理和量身定制。有多种可执行上述处理的流程。例如，在一个实施例中，接收的硅晶片经过预蚀刻，或执行操作数量较少的湿蚀刻处理。将晶片引入PECVD室中。在PEVCD室中，使用Cl和/或Br基等离子体进行金属清洁。然后，进行有机物清洁。在清洁后，可形成隧穿氧化物，然后形成非晶硅(掺杂的或无掺杂的)。
总之，虽然上文具体描述了某些材料，但对于仍然在本公开实施例的精神和范围内的其他此类实施例，一些材料可容易被其他材料取代。例如，在一个实施例中，可使用不同材料的基板，诸如III-V族材料的基板，来代替硅基板。此外，应当理解，在具体描述N+型和P+型掺杂的情况下，设想的其他实施例包括分别相反的导电类型，例如，P+型和N+型掺杂。此外，应当理解，可取代铝晶种层用于接触形成的硅化方法也可适用于正接触电极太阳能电池。
此外，在一个实施例中，集群等离子体增强化学气相沉积(PECVD)工具可用于在工艺工具中单程将上文所述的工艺操作中的许多操作加以组合。例如，在一个此类实施例中，多达四项不同PECVD操作和一项快速热处理(RTP)操作可在集群工具中单程进行。PECVD操作可包括沉积以下层，诸如上文所述的背面P+多晶硅层、正面N+多晶硅层和背面N+多晶硅层以及ARC层。
尽管上面已经描述了具体实施例，但即使相对于特定的特征仅描述了单个实施例，这些实施例也并非旨在限制本公开的范围。在本公开中所提供的特征的例子旨在为例证性的而非限制性的，除非另有说明。以上描述旨在涵盖将对本领域的技术人员显而易见的具有本公开的有益效果的那些替代形式、修改形式和等效形式。
本公开的范围包括本文所(明示或暗示)公开的任何特征或特征组合，或其任何概括，不管其是否减轻本文所解决的任何或全部问题。因此，可以在本申请(或要求其优先权的申请)的审查过程期间针对任何此类特征组合提出新的权利要求。具体地讲，参考所附权利要求书，来自从属权利要求的特征可与独立权利要求的那些特征相结合，来自相应的独立权利要求的特征可以按任何适当的方式组合，而并非只是以所附权利要求中枚举的特定形式组合。

Claims (23)

1.一种制造太阳能电池的方法，所述方法包括：
通过自由基氧化或等离子体氧化基板的表面，在所述基板的所述表面上形成薄介电层；
在所述薄介电层上形成第一硅层；
图案化所述第一硅层和所述薄介电层，以由所述第一硅层形成第一发射极区，由所述薄介电层形成第一薄介电层；以及
在所述基板的与所述第一薄介电层所在区域相邻的区域上形成第二薄介电层，在所述第二薄介电层上以及在所述第一发射极区的部分上方形成第二硅层，以形成与所述第一发射极区相邻且隔离的第二发射极区。
2.根据权利要求1所述的方法，还包括：
在形成所述薄介电层之前，对所述基板的所述表面进行干法清洗以去除金属或有机污染物。
3.根据权利要求2所述的方法，其中对所述基板的所述表面进行干法清洗包括在等离子体增强化学气相沉积(PECVD)室中进行干法清洗。
4.根据权利要求1所述的方法，其中在所述基板的所述表面上形成所述薄介电层包括在等离子体增强化学气相沉积(PECVD)室中形成所述薄介电层。
5.根据权利要求1所述的方法，其中形成所述第一硅层包括在等离子体增强化学气相沉积(PECVD)室中形成所述第一硅层。
6.根据权利要求5所述的方法，其中在所述基板的所述表面上形成所述薄介电层包括在所述等离子体增强化学气相沉积(PECVD)室中形成所述薄介电层。
7.根据权利要求6所述的方法，还包括：
在形成所述薄介电层之前，对所述基板的所述表面进行干法清洗以去除金属或有机污染物，所述干法清洗在所述等离子体增强化学气相沉积(PECVD)室中进行。
8.根据权利要求1所述的方法，其中由所述第一硅层形成所述第一发射极区包括在容纳于工具中的注入室中掺杂所述第一硅层，所述工具还容纳用于形成所述薄介电层或所述第一硅层或两者的等离子体增强化学气相沉积(PECVD)室。
9.根据权利要求1所述的方法，还包括：
形成电连接到所述第一发射极区和所述第二发射极区的导电触点。
10.根据权利要求1所述的方法，其中在所述基板的所述表面上形成所述薄介电层包括通过自由基氧化形成所述薄介电层。
11.根据权利要求1所述的方法，其中在所述基板的所述表面上形成所述薄介电层包括通过等离子体氧化形成所述薄介电层。
12.根据权利要求1所述的方法，还包括：
在形成所述第二薄介电层之前，图案化所述基板的与所述第一薄介电层所在区域相邻的区域的部分，以在所述基板的与所述第一薄介电层所在区域相邻的区域形成凹陷部，
其中，所述第二薄介电层形成在所述凹陷部上。
13.一种根据权利要求1所述的方法制造的太阳能电池。
14.一种制造太阳能电池的方法，所述方法包括：
在基板的表面上形成第一薄介电层；
在所述第一薄介电层上方形成第一硅层；
图案化所述第一硅层和所述第一薄介电层，以由所述第一硅层形成第一发射极区；
在所述基板的与所述第一薄介电层所在区域相邻的区域上形成第二薄介电层；
通过自由基氧化或等离子体氧化图案化的所述第一硅层的侧壁的表面，在图案化的所述第一硅层的侧壁上形成第三薄介电层；以及
在所述第二薄介电层上以及在所述第一发射极区的部分上方形成第二硅层，以形成与所述第一发射极区相邻且隔离的第二发射极区，其中所述第三薄介电层横向电隔离所述第一发射极区与所述第二发射极区。
15.根据权利要求14所述的方法，其中在图案化的所述第一硅层的侧壁上形成所述第三薄介电层包括：在等离子体增强化学气相沉积(PECVD)室中形成所述第三薄介电层。
16.根据权利要求14所述的方法，其中形成所述第二硅层包括：在等离子体增强化学气相沉积(PECVD)室中形成所述第二硅层。
17.根据权利要求16所述的方法，其中在图案化的所述第一硅层的侧壁上形成所述第三薄介电层包括：
在所述等离子体增强化学气相沉积(PECVD)室中形成所述第三薄介电层。
18.根据权利要求14所述的方法，其中由所述第二硅层形成所述第二发射极区包括在容纳于工具中的注入室中掺杂所述第二硅层，所述工具还容纳用于形成所述第二薄介电层或所述第二硅层或两者的等离子体增强化学气相沉积(PECVD)室。
19.根据权利要求14所述的方法，还包括：
形成电连接到所述第一发射极区和所述第二发射极区的导电触点。
20.根据权利要求14所述的方法，其中在图案化的所述第一硅层的侧壁上形成所述第三薄介电层包括通过自由基氧化形成所述第三薄介电层。
21.根据权利要求14所述的方法，其中在图案化的所述第一硅层的侧壁上形成所述第三薄介电层包括通过等离子体氧化形成所述第三薄介电层。
22.根据权利要求14所述的方法，还包括：
在形成所述第二薄介电层之前，图案化所述基板的与所述第一薄介电层所在区域相邻的区域的部分，以在所述基板的与所述第一薄介电层所在区域相邻的区域形成凹陷部，
其中，所述第二薄介电层形成在所述凹陷部上。
23.一种根据权利要求14所述的方法制造的太阳能电池。
CN201680018065.6A 2015-03-23 2016-03-18 用于太阳能电池的发射极层的沉积方法 Active CN107408600B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562137196P 2015-03-23 2015-03-23
US62/137,196 2015-03-23
US14/866,239 US9997652B2 (en) 2015-03-23 2015-09-25 Deposition approaches for emitter layers of solar cells
US14/866,239 2015-09-25
PCT/US2016/023316 WO2016154073A1 (en) 2015-03-23 2016-03-18 Deposition approaches for emitter layers of solar cells

Publications (2)

Publication Number Publication Date
CN107408600A CN107408600A (zh) 2017-11-28
CN107408600B true CN107408600B (zh) 2021-04-02

Family

ID=56975686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680018065.6A Active CN107408600B (zh) 2015-03-23 2016-03-18 用于太阳能电池的发射极层的沉积方法

Country Status (6)

Country Link
US (2) US9997652B2 (zh)
KR (1) KR102665569B1 (zh)
CN (1) CN107408600B (zh)
DE (1) DE112016001379T5 (zh)
TW (1) TWI631725B (zh)
WO (1) WO2016154073A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6817764B2 (ja) * 2016-09-23 2021-01-20 株式会社カネカ 太陽電池セル、及び太陽電池セルの製造方法
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US11719575B2 (en) 2017-08-24 2023-08-08 Tohoku University Transmission guided-mode resonant grating integrated spectroscopy device and method for manufacturing same
EP3664154A1 (en) 2017-10-04 2020-06-10 Kaneka Corporation Method for manufacturing solar cell, solar cell, and solar cell module
CN108346561B (zh) * 2018-02-09 2020-12-22 信利（惠州）智能显示有限公司 栅极绝缘层成膜前的多晶硅层处理方法及处理系统
CN111384209B (zh) * 2019-12-12 2021-06-18 横店集团东磁股份有限公司 Ald方式perc电池降低污染和提升转换效率的方法
CN111312855B (zh) * 2020-02-24 2022-04-19 京东方科技集团股份有限公司 光电探测器的制备方法
JP2021144833A (ja) * 2020-03-11 2021-09-24 東京エレクトロン株式会社 プラズマ計測装置、及びプラズマ計測方法
DE102020118654A1 (de) 2020-07-15 2022-03-31 Hanwha Q Cells Gmbh PECVD-Verfahren zur Abscheidung einer amorphen Silizium-Schicht auf einem Substrat

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763226A (zh) * 2009-12-09 2012-10-31 速力斯公司 使用薄平面半导体的高效光伏背触点太阳能电池结构和制造方法
WO2013096500A1 (en) * 2011-12-21 2013-06-27 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
CN103493216A (zh) * 2011-04-25 2014-01-01 太阳能公司 形成背接触太阳能电池发射极的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612995B1 (ko) 2000-03-13 2006-08-14 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
DE102006042617B4 (de) * 2006-09-05 2010-04-08 Q-Cells Se Verfahren zur Erzeugung von lokalen Kontakten
US8198528B2 (en) * 2007-12-14 2012-06-12 Sunpower Corporation Anti-reflective coating with high optical absorption layer for backside contact solar cells
US7851698B2 (en) 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
US8759139B2 (en) 2011-08-18 2014-06-24 International Business Machines Corporation Buried selective emitter formation for photovoltaic devices utilizing metal nanoparticle catalyzed etching
CN106687617B (zh) * 2014-07-15 2020-04-07 奈特考尔技术公司 激光转印ibc太阳能电池

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763226A (zh) * 2009-12-09 2012-10-31 速力斯公司 使用薄平面半导体的高效光伏背触点太阳能电池结构和制造方法
CN103493216A (zh) * 2011-04-25 2014-01-01 太阳能公司 形成背接触太阳能电池发射极的方法
WO2013096500A1 (en) * 2011-12-21 2013-06-27 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell

Also Published As

Publication number Publication date
KR20170132223A (ko) 2017-12-01
US20160284923A1 (en) 2016-09-29
KR102665569B1 (ko) 2024-05-13
US10840395B2 (en) 2020-11-17
US20180286995A1 (en) 2018-10-04
WO2016154073A1 (en) 2016-09-29
CN107408600A (zh) 2017-11-28
US9997652B2 (en) 2018-06-12
TWI631725B (zh) 2018-08-01
DE112016001379T5 (de) 2017-12-28
TW201705516A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN107408600B (zh) 用于太阳能电池的发射极层的沉积方法
US11502208B2 (en) Solar cell emitter region fabrication with differentiated P-type and N-type region architectures
JP6321861B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
JP6552011B2 (ja) イオン注入を使用した太陽電池のエミッタ領域の製造
CN110265487B (zh) 用于太阳能电池的无气泡的多晶硅
JP2012529189A (ja) 太陽電池製造のためのパッシベーションプロセス
TWI647863B (zh) 使用自對準植入體及覆蓋體之太陽能電池射極區之製備
CN112885924A (zh) 一种太阳能电池及其制作方法
CN110828601B (zh) 使用基板级离子注入制造太阳能电池发射极区
CN109906516B (zh) 具有区分开的p型和n型区架构的太阳能电池
CN117976775B (zh) 太阳能电池的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220822

Address after: Singapore, Singapore City

Patentee after: Maikesheng solar energy Co.,Ltd.

Address before: California, USA

Patentee before: SUNPOWER Corp.