CN107370492A - 一种可消除短环的ldpc码的构造方法 - Google Patents

一种可消除短环的ldpc码的构造方法 Download PDF

Info

Publication number
CN107370492A
CN107370492A CN201710579180.7A CN201710579180A CN107370492A CN 107370492 A CN107370492 A CN 107370492A CN 201710579180 A CN201710579180 A CN 201710579180A CN 107370492 A CN107370492 A CN 107370492A
Authority
CN
China
Prior art keywords
row
matrix
new
ldpc code
becate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710579180.7A
Other languages
English (en)
Inventor
周华
冯姣
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Maiwang Intelligent Technology Co Ltd
Original Assignee
Nanjing Maiwang Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Maiwang Intelligent Technology Co Ltd filed Critical Nanjing Maiwang Intelligent Technology Co Ltd
Priority to CN201710579180.7A priority Critical patent/CN107370492A/zh
Publication of CN107370492A publication Critical patent/CN107370492A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种可消除短环的LDPC码的构造方法。该方法包括:选择空间域校验矩阵H中单项式最大幂次Ms所在列,将其作为新设计的校验矩阵Hnew的第一列;将矩阵Hnew的第一列循环上移一位,将移位后的一列作为矩阵Hnew的第二列;复制矩阵Hnew的第二列,并用最大幂次Ms减去每一个单项式的幂次,所得一列作为矩阵Hnew的第三列;对矩阵H中未选中的所有列向量,重复上述3个步骤,继续添加阵Hnew的列数,直到矩阵Hnew的列数达到k列。本发明能有效消除原LDPC码中的短环数量,在高斯白噪声信道环境下,仿真结果显示,基于本发明构造的LDPC码可以有效提高译码的误码率。另外由于编码的约束长度没有发生变化,所以本发明方法并不会增加编译码复杂度。

Description

一种可消除短环的LDPC码的构造方法
技术领域
本发明涉及无线通信和信息存储中LDPC码的构造领域,尤其涉及一种可消除短环的LDPC码的构造方法。
背景技术
低密度奇偶校验码(LDPC码)是一种线性编码。该码的特点是:校验矩阵是0和1的稀疏矩阵,矩阵中大部分元素是0,小部分元素为1。LDPC码研究的一个重要成果是1981年著名学者Tanner提出了用图模型来表述LDPC码的理念。具体方式是根据LDPC码的校验矩阵来提出双向二分图,也称之为Tanner图。通过Tanner图可构造性能良好的LDPC码,支持并行译码,大大降低译码复杂度。20世纪九十年代,Berrou等学者利用卷积码的并行级联以及交织器结合,提出了Turbo码,首次逼近了香农定理中的传输速率上界,为纠错码领域带来了革命性的突破。Turbo码的发现再一次引发了研究人员对LDPC码的研究兴趣。Mackay和Neal利用Tanner图对LDPC码性能进行了深入研究,发现采用置信传播(belief propagation)译码算法的LDPC码译码性能与Turbo码相似,在中长码码长的情况其性能甚至超过了Turbo码。这一研究成果一经发布,立即引起了纠错码研究领域的极大关注。
LDPC码可由稀疏奇偶校验矩阵H的零空间来定义。所谓“稀疏性”指的是矩阵H中包含0的个数远大于1的个数。而“低密度”指的是矩阵H中含1的密度很低。稀疏校验矩阵一般是由计算机随机构造的,LDPC码的编码速度和译码复杂度与校验矩阵的密度紧密相关:校验矩阵的密度越大,译码的复杂度越大;校验矩阵的密度越小,译码的复杂度越小。LDPC码的译码方法一般采用置信传播BP算法,在不存在环的情况下,会很快得出译码结果。但是,若存在环,会使得译码重复迭代,影响译码的效率,尤其是短环的存在会使得译码收敛速度变慢。下一代通信系统对通信延时、稳定性、硬件复杂度的要求越来越高,作为通信系统中一个重要的环节,LDPC码仍然存在较大的改进空间。
基于以上现状,因此需要设计出可以有效去除短环的LDPC码构造方法,从而提高LDPC码的性能。
发明内容
本发明的目的在于解决上述问题,针对LDPC卷积码的译码性能和其校验矩阵H中最小短环的长度和数量有直接关系,本发明提出一种可消除短环的LDPC码的构造方法,从而提高LDPC码的译码性能。
为实现上述目的,本发明提供了一种可消除短环的LDPC码的构造方法。该方法包括以下步骤:
1)初始化,选取由j行k列元素构成的空间域校验矩阵H,所述j和k为大于或等于1的正整数,定义预设计矩阵Hnew大小与校验矩阵H相同;
2)选择步骤1)中校验矩阵H中单项式最大幂次Ms所在列,将其作为设计矩阵Hnew的第一列;
3)判定步骤2)中所添加的列是否达到k列;若是,则执行步骤9),若否,则执行步骤4);
4)将步骤2)中设计矩阵Hnew的第一列循环上移一位,并将移位后的一列作为Hnew的第二列;
5)判定步骤4)中所添加的列是否达到k列;若是,则执行步骤9),若否,则执行步骤6);
6)复制步骤4)中设计矩阵Hnew的第二列,并用步骤2)中最大幂次Ms减去设计矩阵Hnew的第二列中每个单项式的幂次,所得的一列作为设计矩阵Hnew的第三列;
7)判定步骤6)中所添加的列是否达到k列;若是,则执行步骤9),若否,则执行步骤8);
8)将校验矩阵H中未选中的所有列向量作为查找对象,然后跳转至步骤2)继续添加Hnew的列向量,直到设计矩阵Hnew的列数达到k列,所述达到k列的设计矩阵Hnew中单项式最大幂次Ms’与校验矩阵H的最大幂次Ms相同;
9)输出达到k列的设计矩阵Hnew
进一步地,所述步骤1)中的校验矩阵H为计算机随机生成或为特定设计的矩阵。
进一步地,所述校验矩阵H为规则或不规则的矩阵,所述设计矩阵Hnew与校验矩阵H的类型相同。
进一步地,所述步骤2)具体包括:
查找步骤1)中校验矩阵H中单项式最大幂次Ms所在列;
若存在多个最大幂次Ms列,则从中随机选则一列作为设计矩阵Hnew的第一列。
本发明的有益效果是:本发明在保持原有LDPC码校验矩阵的大小和约束长度的情况下,提出一种新的校验矩阵设计方案,该方案能有效消除原LDPC码中的短环数量。由于编码的约束长度没有发生变化,所以该发明方法并不会增加编译码复杂度。在高斯白噪声信道环境下,仿真结果显示,基于本发明方法构造的LDPC码可以有效提高译码的误码率。
附图说明
图1为本发明实施例提供的一种可消除短环的LDPC码的构造方法流程图;
图2为本发明实施例一提供的设计的LDPC码与原始LDPC码的译码性能比较仿真示意图;
图3为本发明实施例二提供的设计的LDPC码与原始LDPC码的译码性能比较仿真示意图;
图4为本发明实施例三提供的设计的LDPC码与原始LDPC码的译码性能比较仿真示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。需要说明的是,附图仅为示例性说明,并未按照严格比例绘制,而且其中可能有为描述便利而进行的局部放大、缩小,对于公知部分结构亦可能有一定缺省。
LDPC码的译码性能与其校验矩阵H中最小短环的长度和数量有关,短环是0-1矩阵中一个长度为2L(L=2,3,4,5)的环。而环是指H中的2L个取值为1的位置构成的有序序列,该序列中相邻的两个位置在H中同一行或同一列,但相邻的三个位置在H中既不在同一行也不在同一列。
本发明提出一种可消除传统LDPC码中短环数量的方法,从而得到设计矩阵Hnew,设计矩阵Hnew与校验矩阵H的大小相同,最大幂次相同。假设H矩阵由j行k列,最大幂次Ms是20,则根据本发明方法得到设计矩阵Hnew也包括j行k列,且最大幂次Ms’是20。
请参阅图1,图1示意了本发明实施例提供的一种可消除短环的LDPC码的构造方法流程图。该方法主要包括以下步骤:
在步骤101中,初始化,选取由j行k列元素构成的空间域校验矩阵H,所述j和k为大于或等于1的正整数,定义预设计矩阵Hnew大小与校验矩阵H相同。
本步骤中也可选取时间域的0-1校验矩阵H,然后再将其转换为空间域矩阵。0-1校验矩阵H可以是计算机随机生成的,或是特定设计的矩阵,可以是规则的矩阵,也可以是非规则的矩阵。
所谓规则的矩阵是,时域下矩阵中每行含有1的数量相同,每列含有1的数量也相同。非规则矩阵指的是,每列中含有1的数目差异可能较大,每行中含有1的数目也可能不同。
在步骤102中,选择步骤101中校验矩阵H中单项式最大幂次Ms所在列,将其作为设计矩阵Hnew的第一列。
需要说明的是,本步骤中的空间域校验矩阵H中元素为单项式和/或多项式,因为多项式也是由单项式组成,所以选取最大幂次时还是看单项式的最大幂次。另外,在查找最大幂次Ms所在列时,若存在多个最大幂次Ms列,则从中随机选则一列作为设计矩阵Hnew的第一列。
在步骤103中,判定步骤102中所添加的列是否达到k列,若是,则执行步骤109,若否,则执行步骤104;
在步骤104中,将步骤102中设计矩阵Hnew的第一列循环上移一位,并将移位后的一列作为Hnew的第二列。
本步骤中的列向量循环上移一位指的是:此列的最后一行也就是第j行式子上移动第j-1行,原有的第j-1行式子上移到j-2行,如此依次上移动,最后将此列原始的第一行式子移动到空缺的第j行。
在步骤105中,判定步骤104中所添加的列是否达到k列,若是,则执行步骤109,若否,则执行步骤106。
在步骤106中,复制步骤104中设计矩阵Hnew的第二列,并用步骤102中校验矩阵H最大幂次Ms减去设计矩阵Hnew的第二列中每个单项式的幂次,所得的一列作为设计矩阵Hnew的第三列。
在步骤107中,判定步骤106中所添加的列是否达到k列,若是,则执行步骤109,若否,则执行步骤108。
在步骤108中,将步骤104中校验矩阵H中未选中的所有列向量作为查找对象,然后跳转至步骤102至107,继续添加Hnew的列向量,直到Hnew的列数达到k列。
本步骤指的是:假定步骤103中幂次最大的一列是最后一列(即第k列),则在第1列至第K-1列中寻找幂次最大的一列,将其作为第四列。然后将得到的第四列循环上移一位,并将移位后的一列作为Hnew的第五列。然后复制设计矩阵Hnew的第五列,并用此时校验矩阵H中第1列至第k-1列中单项式最大幂次Ms减去设计矩阵Hnew的第五列中每个单项式的幂次,所得的一列作为设计矩阵Hnew的第六列,以此循环,继续添加Hnew的列向量,直到Hnew的列数达到k列。
在步骤109中,输出达到k列的设计矩阵Hnew
需要说明的是:本发明实施例中步骤106中的最大幂次Ms为校验矩阵H中式子(单项式或多项式)最大幂次,假定校验矩阵H有5列,第5列中单项式的最大幂次是10,那么此步骤中就是用10减去列中的各个单项式的幂次。如果新设计矩阵Hnew前面3列添加结束,这时候则从校验矩阵H中剩下的4列中寻找最大幂次Ms所在列,假如找到第4列单项式的最大幂次是9,则此步骤就变成用9减去列中的各个单项式幂次。
下面以两个表格来进行说明,表1为8组LDPC码的短环数量。表2为对表1中的8组LDPC码使用本发明方案后,得到的新LDPC码的短环数量。表格中的J为每列包含1的数量,K为每行包含1的数量,m为时间域单位矩阵的大小,ms为空间域单位矩阵最大幂次。
表1
表2
从上面两个表格中可以看出,表2和表1相比,有效消除原LDPC码中的短环数量。
下面以表格中J=3,K=5,m=31的空间域校验矩阵H来具体说明本发明LDPC码的构造方法,该校验矩阵H对应时域下的矩阵包括:0个6环,11个8环,62个10环和351个12环,其表达式为:
那么本发明消除短环的LDPC码的构造方法为:
首先,在第一个步骤中,将选择校验矩阵H中单项式最大幂次Ms所在的第三列,将其作为设计矩阵Hnew的第一列,即得到:
然后,在第二个步骤中,将上个步骤中设计矩阵Hnew的第一列循环上移一位,并将移位后的一列作为Hnew的第二列,即得到:
其次,在第三个步骤中,复制第二个步骤中设计矩阵H'new的第二列,并用第一个步骤中校验矩阵H中最大幂次Ms=21减去设计矩阵Hnew的第二列中每个单项式的幂次,所得的一列作为设计矩阵Hnew的第三列,即得到的设计矩阵为:
上述所得的设计矩阵Hnew与设计矩阵H的大小相同,都是3列5行,且最大幂次相同,都是21。对应的仿真结果如图2所示,图2中虚线是设计矩阵Hnew的译码曲线,实线是校验矩阵H的译码曲线,横坐标为信噪比,纵坐标为误码率。由图2的仿真结果可以看出,在信噪比值相同的情况下,设计矩阵Hnew的误码率要小于原始校验矩阵H的误码率。可见经过本发明LDPC码的构造方法可消除短环的数量,可有效降低译码的误码率,提高译码性能。另外由于本发明保持原有LDPC码校验矩阵的大小和不变,所以本发明LDPC码的构造方法并不会增加编译码复杂度。
相应的图3为上述表格中J=5,K=6,m=31的仿真示意图,从表格中可看出6环的数目明显从40降到16,8环的数量明显从333降到246,短环的数量明显消除很多。从对应的仿真示意图也能进一步说明,经过本发明构造的设计矩阵Hnew的误码率要小于原始校验矩阵H的误码率。
相应的图4为上述表格中J=3,K=5,m=61的仿真示意图,从表格中可看出6环和8环是没有的,而10环和12环的数目分别从21和148降到19和118,短环的消除不是很明显。仿真示意图上H的译码曲线和Hnew的译码曲线差别不大,改进后的Hnew的误码率降低很小。可见,本发明能有效降低长度小于等于10的短环的数量。
综上,本发明在保持原有LDPC码校验矩阵的大小和约束长度的情况下,提出一种新的校验矩阵设计方案,该方案能有效消除原LDPC码中的短环数量。由于编码的约束长度没有发生变化,所以该发明方法并不会增加编译码复杂度。在高斯白噪声信道环境下,仿真结果显示,基于本发明方法构造的LDPC码可以有效提高译码的误码率。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种可消除短环的LDPC码构造方法,其特征在于,包括以下步骤:
1)初始化,选取由j行k列元素构成的空间域校验矩阵H,所述j和k为大于或等于1的正整数,定义预设计矩阵Hnew大小与校验矩阵H相同;
2)选择步骤1)中校验矩阵H中单项式最大幂次Ms所在列,将其作为设计矩阵Hnew的第一列;
3)判定步骤2)中所添加的列是否达到k列;若是,则执行步骤9),若否,则执行步骤4);
4)将步骤2)中设计矩阵Hnew的第一列循环上移一位,并将移位后的一列作为Hnew的第二列;
5)判定步骤4)中所添加的列是否达到k列;若是,则执行步骤9),若否,则执行步骤6);
6)复制步骤4)中设计矩阵Hnew的第二列,并用步骤2)中最大幂次Ms减去设计矩阵Hnew的第二列中每个单项式的幂次,所得的一列作为设计矩阵Hnew的第三列;
7)判定步骤6)中所添加的列是否达到k列;若是,则执行步骤9),若否,则执行步骤8);
8)将校验矩阵H中未选中的所有列向量作为查找对象,然后跳转至步骤2)继续添加Hnew的列向量,直到设计矩阵Hnew的列数达到k列,所述达到k列的设计矩阵Hnew中单项式最大幂次Ms’与校验矩阵H的最大幂次Ms相同;
9)输出达到k列的设计矩阵Hnew
2.根据权利要求1所述的一种可消除短环的LDPC码构造方法,其特征在于,所述步骤1)中的校验矩阵H为计算机随机生成或为特定设计的矩阵。
3.根据权利要求1或2所述的一种可消除短环的LDPC码构造方法,其特征在于,所述校验矩阵H为规则或不规则的矩阵,所述设计矩阵Hnew与校验矩阵H的类型相同。
4.根据权利要求1所述的一种可消除短环的LDPC码构造方法,其特征在于,所述步骤2)具体包括:
查找步骤1)中校验矩阵H中单项式最大幂次Ms所在列;
若存在多个最大幂次Ms列,则从中随机选则一列作为设计矩阵Hnew的第一列。
CN201710579180.7A 2017-07-17 2017-07-17 一种可消除短环的ldpc码的构造方法 Pending CN107370492A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710579180.7A CN107370492A (zh) 2017-07-17 2017-07-17 一种可消除短环的ldpc码的构造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710579180.7A CN107370492A (zh) 2017-07-17 2017-07-17 一种可消除短环的ldpc码的构造方法

Publications (1)

Publication Number Publication Date
CN107370492A true CN107370492A (zh) 2017-11-21

Family

ID=60307589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710579180.7A Pending CN107370492A (zh) 2017-07-17 2017-07-17 一种可消除短环的ldpc码的构造方法

Country Status (1)

Country Link
CN (1) CN107370492A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090106625A1 (en) * 2004-11-04 2009-04-23 Xu Jun Basic Matrix, Coder/Encoder and Generation Method of the Low Density Parity Check Codes
CN102006085A (zh) * 2010-11-04 2011-04-06 北京理工大学 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090106625A1 (en) * 2004-11-04 2009-04-23 Xu Jun Basic Matrix, Coder/Encoder and Generation Method of the Low Density Parity Check Codes
CN102006085A (zh) * 2010-11-04 2011-04-06 北京理工大学 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZIQIN SU,QIAOYONG QIU, HUA ZHOU: "Analysis and Elimination of Short Cycles in LDPC Convolutional Codes", 《IEEE》 *

Similar Documents

Publication Publication Date Title
KR101789959B1 (ko) 구조적 ldpc의 인코딩 방법, 디코딩 방법, 인코딩 장치 및 디코딩 장치
US20190273511A1 (en) Generation of spatially-coupled quasi-cyclic ldpc codes
Ho et al. A 520k (18900, 17010) array dispersion LDPC decoder architectures for NAND flash memory
US20140298129A1 (en) Generating Partially Sparse Generator Matrix for a Quasi-Cyclic Low-Density Parity-Check Encoder
Lin et al. Efficient shuffled decoder architecture for nonbinary quasi-cyclic LDPC codes
Lee et al. A 2.74-pJ/bit, 17.7-Gb/s iterative concatenated-BCH decoder in 65-nm CMOS for NAND flash memory
Andrade et al. A survey on programmable LDPC decoders
CN106656210B (zh) 一种基于完备循环差集的可快速编码的type-II QC-LDPC码构造方法
WO2021063217A1 (zh) 一种译码方法及装置
Pusane et al. On deriving good LDPC convolutional codes from QC LDPC block codes
Esfahanizadeh et al. Multi-dimensional spatially-coupled code design: Enhancing the cycle properties
CN102420616B (zh) 基于拉丁方阵的准循环ldpc码纠错方法
CN100544212C (zh) 高速的减少存储需求的低密度校验码解码器
CN108233945A (zh) 极短码长准循环Ldpc码校验矩阵的构造方法
CN109120275B (zh) 一种编码方法及装置、计算机存储介质
Mhaske et al. FPGA‐Based Channel Coding Architectures for 5G Wireless Using High‐Level Synthesis
Li et al. Efficient graphics processing unit based layered decoders for quasicyclic low‐density parity‐check codes
CN105071818A (zh) 一种低复杂度ldpc码编码方法
CN107370492A (zh) 一种可消除短环的ldpc码的构造方法
CN106685432A (zh) 一种基于完备循环差集的大围长Type‑II QC‑LDPC码构造方法
CN209486658U (zh) Qc-ldpc解码器及存储设备
US10727869B1 (en) Efficient method for packing low-density parity-check (LDPC) decode operations
CN110024295A (zh) 可变长度准循环低密度奇偶校验qc-ldpc码的编、解码方法和装置
US11075650B1 (en) Sub-matrix reduction for quasi-cyclic LDPC codes
CN107359881A (zh) 一种利用大衍数列构造多码率原模图qc‑ldpc码的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171121