CN107331663B - 一种iii族氮化物和硅异质集成衬底及其制作方法 - Google Patents
一种iii族氮化物和硅异质集成衬底及其制作方法 Download PDFInfo
- Publication number
- CN107331663B CN107331663B CN201610283432.7A CN201610283432A CN107331663B CN 107331663 B CN107331663 B CN 107331663B CN 201610283432 A CN201610283432 A CN 201610283432A CN 107331663 B CN107331663 B CN 107331663B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- nitride
- substrate
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 167
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 167
- 239000010703 silicon Substances 0.000 title claims abstract description 167
- 239000000758 substrate Substances 0.000 title claims abstract description 121
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 20
- 229910002704 AlGaN Inorganic materials 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 15
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 58
- 229910002601 GaN Inorganic materials 0.000 description 57
- 239000004065 semiconductor Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 235000005811 Viola adunca Nutrition 0.000 description 1
- 240000009038 Viola odorata Species 0.000 description 1
- 235000013487 Viola odorata Nutrition 0.000 description 1
- 235000002254 Viola papilionacea Nutrition 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H01L27/04—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H01L31/113—
-
- H01L33/12—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种III族氮化物和硅异质集成衬底及其制作方法，所述III族氮化物和硅异质集成衬底包括：硅衬底；形成于所述硅衬底上的III族氮化物叠层结构；形成于所述III族氮化物叠层结构上的绝缘层；以及形成于所述绝缘层上的顶层硅。本发明的III族氮化物和硅异质集成衬底及其制作方法将所述顶层硅与所述III族氮化物叠层结构集成于同一硅衬底上，其中，所述硅基叠层结构可以用于制作传统电路，结合所述III族氮化物叠层结构可以实现多种应用，为实现“超越摩尔定律”提供重要的技术创新平台。本发明的III族氮化物和硅异质集成衬底中，III族氮化物材料深埋在底部，仅顶层硅及硅衬底面暴露在外面，不会对CMOS工艺造成污染，可以使用CMOS工艺线进行流片。
Description
技术领域
本发明属于半导体领域，涉及一种III族氮化物和硅异质集成衬底及其制作方法。
背景技术
以摩尔定律为核心的半导体产业在过去半个世纪推动了计算(PC)和通讯(互联网)两个信息技术浪潮滚滚向前。然而，随着硅CMOS器件尺寸日益接近原子等级的物理极限，摩尔定律发展因巨大的研发投入和制造的困难度而遇到了瓶颈。“超越摩尔”(MtM)产业是指不以缩小器件尺寸为技术创新的成熟半导体及其延伸技术，其中包含微机电系统(Micro-Electro-Mechanical System，MEMS)、光电、射频、功率、模拟、微流体、微能源等。
相比于体硅材料，III族氮化物(亦称III-N化合物)材料因其直接带隙、极大内建电场等特性，在光电、功率、射频、MEMS等领域有其独特优势。其中，III指元素周期表中第III族中的至少一种元素。
体硅是实现摩尔定律的衬底材料平台。而新型的III族氮化物和硅异质集成衬底也将是实现“超越摩尔”重要的新技术创新平台。但是Ga、In等III族元素会影响CMOS工艺，因此，一般III族氮化物材料是禁止进入CMOS工艺线去流片的。
因此，如何提供一种III族氮化物和硅异质集成衬底及其制作方法，为实现“超越摩尔定律”提供重要的新技术创新平台，解决III族氮化物材料无法使用CMOS工艺线流片的问题，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种III族氮化物和硅异质集成衬底及其制作方法，用于解决现有技术中缺少与CMOS兼容的III族氮化物和硅异质集成衬底，Ga、In等III族元素会对CMOS工艺造成污染的问题。
为实现上述目的及其他相关目的，本发明提供一种III族氮化物和硅异质集成衬底，所述III族氮化物和硅异质集成衬底包括：
硅衬底；
形成于所述硅衬底上的III族氮化物叠层结构；
形成于所述III族氮化物叠层结构上的绝缘层；
形成于所述绝缘层上的顶层硅。
可选地，所述硅衬底采用(111)晶向硅，所述顶层硅采用(100)晶向硅。
可选地，所述绝缘层包括二氧化硅层及氮化硅层中的至少一种。
可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层、InGaN量子阱层及P型GaN层。
可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、第一非故意掺杂GaN层、N型GaN层、第二非故意掺杂GaN层及P型GaN层。
可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层及AlGaN盖帽层。
可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、AlGaN层、N型GaN层、InGaN量子阱层、P型AlGaN层及P型GaN层。
本发明还提供一种III族氮化物和硅异质集成衬底的制作方法，包括如下步骤：
S1：提供一硅衬底；在所述硅衬底上依次形成III族氮化物叠层结构及第一绝缘层；
S2：提供一表面形成有第二绝缘层的硅基板，将所述硅基板具有所述第二绝缘层的一面与所述硅衬底具有所述第一绝缘层的一面键合；
S3：采用智能剥离技术将所述硅基板分离为两部分，其中一部分结合于所述第二绝缘层表面作为顶层硅。
可选地，所述硅衬底采用(111)晶向硅，所述顶层硅采用(100)晶向硅。
可选地，键合步骤之前，在所述硅基板中形成用于智能剥离的离子注入层。
可选地，所述离子注入层中的注入离子包括H离子、He离子及B离子中的至少一种。
可选地，还包括步骤S4：对所述顶层硅表面进行化学机械抛光。
可选地，所述第一绝缘层包括二氧化硅层或氮化硅层；所述第二绝缘层包括二氧化硅层或氮化硅层。
可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层、InGaN量子阱层及P型GaN层。
可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、第一非故意掺杂GaN层、N型GaN层、第二非故意掺杂GaN层及P型GaN层。
可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层及AlGaN盖帽层。
可选地，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、AlGaN层、N型GaN层、InGaN量子阱层、P型AlGaN层及P型GaN层。
如上所述，本发明的III族氮化物和硅异质集成衬底及其制作方法，具有以下有益效果：本发明的III族氮化物和硅异质集成衬底及其制作方法将所述顶层硅与所述III族氮化物叠层结构集成于同一硅衬底上，其中，所述硅基叠层结构可以用于制作传统电路，结合所述III族氮化物叠层结构可以实现多种应用，为实现“超越摩尔定律”提供重要的技术创新平台。本发明的III族氮化物和硅异质集成衬底中，III族氮化物材料深埋在底部，仅顶层硅及硅衬底面暴露在外面，不会对CMOS工艺造成污染，可以使用CMOS工艺线进行流片。
附图说明
图1显示为本发明的III族氮化物和硅异质集成衬底的剖面结构示意图。
图2-图5显示为所述III族氮化物叠层结构在不同应用中的剖面结构示意图。
图6显示为本发明的III族氮化物和硅异质集成衬底的制作方法的工艺流程图。
图7显示为本发明的III族氮化物和硅异质集成衬底的制作方法提供的硅衬底的示意图。
图8显示为本发明的III族氮化物和硅异质集成衬底的制作方法在硅衬底表面生长III族氮化物叠层结构的示意图。
图9显示为本发明的III族氮化物和硅异质集成衬底的制作方法在所述III族氮化物叠层结构表面形成第一绝缘层的示意图。
图10显示为本发明的III族氮化物和硅异质集成衬底的制作方法通过离子注入法在硅基板中形成离子注入层的示意图。
图11显示为本发明的III族氮化物和硅异质集成衬底的制作方法将所述硅基板具有所述第二绝缘层的一面与所述硅衬底具有所述第一绝缘层的键合的示意图。
图12显示为本发明的III族氮化物和硅异质集成衬底的制作方法采用智能剥离技术将所述硅基板分离为两部分的示意图。
元件标号说明
1 硅衬底
2 III族氮化物叠层结构
201，206，211，215 缓冲层
202，207，209，212，216 非故意掺杂GaN层
203，208，213，218 N型GaN层
204，219 InGaN量子阱层
205，210，221 P型GaN层
214 AlGaN盖帽层
217 AlGaN层
220 P型AlGaN层
3 绝缘层
301 第一绝缘层
302 第二绝缘层
4 顶层硅
5 硅基板
6 离子注入层
S1-S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种III族氮化物和硅异质集成衬底，所述III族氮化物和硅异质集成衬底包括：
硅衬底1；
形成于所述硅衬底1上的III族氮化物叠层结构2；
形成于所述III族氮化物叠层结构2上的绝缘层3；
形成于所述绝缘层3上的顶层硅4。
具体的，由于III族氮化物可以在Si(111)上生长，本实施例中，所述硅衬底1优选采用(111)晶向硅。而传统电路多是在Si(100)上制造的，本实施例中，所述顶层硅4优选采用(100)晶向硅。
具体的，所述绝缘层3的作用是隔离所述III族氮化物叠层结构2与所述顶层硅4。本实施例中，所述绝缘层3包括二氧化硅层及氮化硅层中的至少一种，即所述绝缘层3可由二氧化硅层组成，或由氮化硅层组成，或由二氧化硅层及氮化硅层叠加而成。
本发明的III族氮化物和硅异质集成衬底中，顶层硅4与所述III族氮化物叠层结构2集成于同一硅衬底1上，其中，所述顶层硅4可以用于制作传统电路，结合所述III族氮化物叠层结构2可以实现多种超越摩尔定律的应用。
在一种应用实例中，所述III族氮化物和硅异质集成衬底可用于实现集成的发光二极管和驱动。其中，发光二极管(Light Emitting Diode，简称LED)是一种半导体发光器件，利用半导体P-N结电致发光原理制成。氮化镓(GaN)基化合物为直接带隙宽禁带半导体，其带隙从1.8-6.2eV连续可调，并且具有很高的击穿电压，因而被广泛应用于高亮度蓝绿光发光二极管、蓝紫光激光二极管(LD，Laser Diode)。
作为示例，如图2所示，对于应用于集成的LED和驱动的III族氮化物和硅异质集成衬底，所述III族氮化物叠层结构2自下而上依次包括缓冲层201、非故意掺杂GaN层202、N型GaN层203、InGaN量子阱层204及P型GaN层205。其中，所述缓冲层201采用GaN材料，其作用是降低后续外延材料与所述硅衬底1之间的晶格失配。
在另一种应用实例中，所述III族氮化物和硅异质集成衬底还可用于实现集成的紫外线传感器和ASIC。其中，ASIC(Application Specific Integrated Circuit)在集成电路界被认为是一种为专门目的而设计的集成电路。紫外线传感器(UV传感器)是一种可以利用光敏元件通过光伏模式和光导模式将紫外线信号转换为可测量的电信号的传感器。最早的紫外线传感器是基于单纯的硅，但是根据美国国家标准与技术研究院的指示，单纯的硅二极管也响应可见光，形成本来不需要的电信号，导致精度不高。而基于GaN的紫外线传感器，其精度远远高于单晶硅的精度，成为最常用的紫外线传感器材料。
作为示例，如图3所示，对于应用于集成的UV传感器和ASIC的III族氮化物和硅异质集成衬底，所述III族氮化物叠层结构2自下而上依次包括缓冲层206、第一非故意掺杂GaN层207、N型GaN层208、第二非故意掺杂GaN层209及P型GaN层210。
在另一种应用实例中，所述III族氮化物和硅异质集成衬底还可用于实现集成的AlGaN HEMT和CMOS IC。其中AlGaN HEMT是指采用AlGaN材料的高电子迁移率场效应晶体管(HEMT，High Electron Mobility Transistor)。GaN材料与AlGaN形成的二维电子气迁移率大于2000cm2/V·s，载流子面浓度可达到1013量级，因而AlGaN/GaN HEMT更适合于高频大功率方面的应用。而CMOS-IC(互补型MOS集成电路，Complementary MOS IntegratedCircuit)由PMOS管和NMOS管共同构成。
作为示例，如图4所示，对于应用于集成的AlGaN HEMT和CMOS IC的III族氮化物和硅异质集成衬底，所述III族氮化物叠层结构2自下而上依次包括缓冲层211、非故意掺杂GaN层212、N型GaN层213及AlGaN盖帽层214。
在另一中应用实例中，所述III族氮化物和硅异质集成衬底还可用于实现集成的激光器(Laser)和驱动。
作为示例，如图5所示，对于应用于集成的激光器和驱动的III族氮化物和硅异质集成衬底，所述III族氮化物叠层结构2自下而上依次包括缓冲层215、非故意掺杂GaN层216、AlGaN层217、N型GaN层218、InGaN量子阱层219、P型AlGaN层220及P型GaN层221。
当然，在其它实施例中，所述III族氮化物叠层结构2的具体组成可以根据应用的产品不同而有所改变，此处不应过分限制本发明的保护范围。
本发明的III族氮化物和硅异质集成衬底将所述顶层硅与所述III族氮化物叠层结构集成于同一硅衬底上，其中，所述硅基叠层结构可以用于制作传统电路，结合所述III族氮化物叠层结构可以实现多种应用，为实现“超越摩尔定律”提供重要的技术创新平台。本发明的III族氮化物和硅异质集成衬底中，III族氮化物材料深埋在底部，仅顶层硅及硅衬底面暴露在外面，不会对CMOS工艺造成污染，可以使用CMOS工艺线进行流片。
实施例二
本发明还提供一种III族氮化物和硅异质集成衬底的制作方法，请参阅图6，显示为该方法的工艺流程图，包括如下步骤：
S1：提供一硅衬底；在所述硅衬底上依次形成III族氮化物叠层结构及第一绝缘层；
S2：提供一表面形成有第二绝缘层的硅基板，将所述硅基板具有所述第二绝缘层的一面与所述硅衬底具有所述第一绝缘层的一面键合；
S3：采用智能剥离技术将所述硅基板分离为两部分，其中一部分结合于所述第二绝缘层表面作为顶层硅。
首先请参阅图7至图9，执行步骤S1：提供一硅衬底1；在所述硅衬底1上依次形成III族氮化物叠层结构2及第一绝缘层301。
如图7所示，显示为所述硅衬底1的结构示意图。由于III族氮化物可以在Si(111)上生长，因此本发明中，所述硅衬底优选采用(111)晶向硅。
如图8所示，显示为在所述硅衬底1表面生长III族氮化物叠层结构2的示意图。
作为示例，所述III族氮化物包括AlN，GaN、InN、InGaN及AlGaN材料中的一种或多种。
作为示例，选用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)生长设备，以Ⅲ族元素的有机化合物和N的氢化物等作为晶体生长源材料，以热分解反应方式在所述硅衬底1上进行气相外延，生长各种Ⅲ族氮化物以及它们的多元固溶体的薄层单晶材料。
如图9所示，显示为在所述III族氮化物叠层结构2表面形成第一绝缘层301的示意图。
作为示例，采用MOCVD设备沉积氮化硅层作为所述第一绝缘层301，或者采用其它设备沉积氮化硅层或二氧化硅层作为所述第一绝缘层301。
然后请参阅图10及图11，执行步骤S2：提供一表面形成有第二绝缘层302的硅基板5，将所述硅基板5具有所述第二绝缘层302的一面与所述硅衬底1具有所述第一绝缘层301的一面键合。
本实施例中，于键合步骤之前，预先在所述硅基板5中形成用于智能剥离的离子注入层6。如图10所示，显示为通过离子注入法在硅基板5中形成离子注入层6的示意图。作为示例，所述离子注入层6中的注入离子包括H离子、He离子及B离子中的至少一种。
智能剥离(Smart-cut)技术是一种注入离子然后进行剥离的技术，即在键合的一片晶片上注入氢或硼离子，然后和另一硅片在一定温度下键合，键合热处理温度在大约500℃时，离子注入处会形成连续的空腔，从而在离子注入层处自动剥离。
所述第二绝缘层302的作用是降低离子注入对所述硅基板5的损伤，并且能够与所述第一绝缘层301键合，包括但不限于二氧化硅层或氮化硅层。
如图11所示，显示为将所述硅基板5具有所述第二绝缘层302的一面与所述硅衬底1具有所述第一绝缘层301的一面键合的示意图。
最后请参阅图12及图1，执行步骤S3：采用智能剥离技术将所述硅基板5分离为两部分，其中一部分结合于所述第二绝缘层302表面作为顶层硅4。
如图12所示，其中的箭头示出了智能剥离的方向。如图1所示，显示为通过剥离之后得到的III族氮化物和硅异质集成衬底的剖面结构示意图。
通常，智能剥离之后的表面足够光滑，无需后续的抛光处理。当然，对于要求很高的场合，也可以继续执行步骤S4：对所述顶层硅4表面进行化学机械抛光。
至此，通过本发明的制作方法得到了III族氮化物和硅异质集成衬底，该异质集成衬底中，所述顶层硅4可以用于制作传统电路，结合所述III族氮化物叠层结构2可以实现多种超越摩尔的应用。
作为示例，如图2所示，所述III族氮化物叠层结构2自下而上依次包括缓冲层201、非故意掺杂GaN层202、N型GaN层203、InGaN量子阱层204及P型GaN层205。包括该III族氮化物叠层结构2的III族氮化物和硅异质集成衬底可以应用于集成的LED和驱动的制作。
作为示例，如图3所示，所述III族氮化物叠层结构2自下而上依次包括缓冲层206、第一非故意掺杂GaN层207、N型GaN层208、第二非故意掺杂GaN层209及P型GaN层210。包括该III族氮化物叠层结构2的III族氮化物和硅异质集成衬底可以应用于集成的UV传感器和ASIC的制作。
作为示例，如图4所示，所述III族氮化物叠层结构2自下而上依次包括缓冲层211、非故意掺杂GaN层212、N型GaN层213及AlGaN盖帽层214。包括该III族氮化物叠层结构2的III族氮化物和硅异质集成衬底可以应用于集成的AlGaN HEMT和CMOS IC的制作。
作为示例，如图5所示，所述III族氮化物叠层结构2自下而上依次包括缓冲层215、非故意掺杂GaN层216、AlGaN层217、N型GaN层218、InGaN量子阱层219、P型AlGaN层220及P型GaN层221。包括该III族氮化物叠层结构2的III族氮化物和硅异质集成衬底可以应用于集成的激光器(Laser)和驱动的制作。
当然，在其它实施例中，所述III族氮化物叠层结构2的具体组成可以根据应用的产品不同而有所改变，此处不应过分限制本发明的保护范围。
本发明的III族氮化物和硅异质集成衬底的制作方法将III族氮化物材料深埋在硅衬底与顶层硅之间，且顶层硅与III族氮化物材料之间通过绝缘层隔离，得到的III族氮化物和硅异质集成衬底可以实现多种应用，为实现“超越摩尔定律”提供重要的技术创新平台。同时深埋的III族氮化物材料不会对CMOS工艺造成污染，可以使用CMOS工艺线进行流片。
综上所述，本发明的III族氮化物和硅异质集成衬底及其制作方法将所述顶层硅与所述III族氮化物叠层结构集成于同一硅衬底上，其中，所述硅基叠层结构可以用于制作传统电路，结合所述III族氮化物叠层结构可以实现多种应用，为实现“超越摩尔定律”提供重要的技术创新平台。本发明的III族氮化物和硅异质集成衬底中，III族氮化物材料深埋在底部，仅顶层硅及硅衬底面暴露在外面，不会对CMOS工艺造成污染，可以使用CMOS工艺线进行流片。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (5)
1.一种III族氮化物和硅异质集成衬底的制作方法，其特征在于，包括如下步骤：
S1：提供一硅衬底，所述硅衬底采用(111)晶向硅；在所述硅衬底上依次形成III族氮化物叠层结构及第一绝缘层，所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层、InGaN量子阱层及P型GaN层，用于制作发光二极管；或者所述III族氮化物叠层结构自下而上依次包括缓冲层、第一非故意掺杂GaN层、N型GaN层、第二非故意掺杂GaN层及P型GaN层，用于制作紫外传感器；或者所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、N型GaN层及AlGaN盖帽层，用于制作AlGaN HEMT，其中，GaN材料与AlGaN形成的二维电子气迁移率大于2000cm2/V·s，载流子面浓度达到1013量级；或者所述III族氮化物叠层结构自下而上依次包括缓冲层、非故意掺杂GaN层、AlGaN层、N型GaN层、InGaN量子阱层、P型AlGaN层及P型GaN层，用于制作激光器；
S2：提供一表面形成有第二绝缘层的硅基板，在所述硅基板中形成用于智能剥离的离子注入层，将所述硅基板具有所述第二绝缘层的一面与所述硅衬底具有所述第一绝缘层的一面在500℃下键合；
S3：采用智能剥离技术将所述硅基板分离为两部分，其中一部分结合于所述第二绝缘层表面作为顶层硅，所述顶层硅采用(100)晶向硅，所述第一绝缘层铺满所述III族氮化物叠层结构的上表面以隔离所述III族氮化物叠层结构与所述顶层硅。
2.根据权利要求1所述的III族氮化物和硅异质集成衬底的制作方法，其特征在于：所述离子注入层中的注入离子包括H离子、He离子及B离子中的至少一种。
3.根据权利要求2所述的III族氮化物和硅异质集成衬底的制作方法，其特征在于：还包括步骤S4：对所述顶层硅表面进行化学机械抛光。
4.根据权利要求1所述的III族氮化物和硅异质集成衬底的制作方法，其特征在于：所述第一绝缘层包括二氧化硅层或氮化硅层；所述第二绝缘层包括二氧化硅层或氮化硅层。
5.一种III族氮化物和硅异质集成衬底，其特征在于，所述III族氮化物和硅异质集成衬底是采用如权利要求1-4任意一项所述的III族氮化物和硅异质集成衬底的制作方法制作得到，包括：
硅衬底；
形成于所述硅衬底上的III族氮化物叠层结构；
形成于所述III族氮化物叠层结构上的绝缘层，所述绝缘层由所述第一绝缘层及所述第二绝缘层组成；
形成于所述绝缘层上的顶层硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610283432.7A CN107331663B (zh) | 2016-04-29 | 2016-04-29 | 一种iii族氮化物和硅异质集成衬底及其制作方法 |
| PCT/CN2016/083872 WO2017185448A1 (zh) | 2016-04-29 | 2016-05-30 | 一种iii族氮化物和硅异质集成衬底及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610283432.7A CN107331663B (zh) | 2016-04-29 | 2016-04-29 | 一种iii族氮化物和硅异质集成衬底及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107331663A CN107331663A (zh) | 2017-11-07 |
| CN107331663B true CN107331663B (zh) | 2021-09-28 |
Family
ID=60161771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610283432.7A Active CN107331663B (zh) | 2016-04-29 | 2016-04-29 | 一种iii族氮化物和硅异质集成衬底及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107331663B (zh) |
| WO (1) | WO2017185448A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910291B (zh) * | 2017-11-09 | 2020-04-28 | 中国人民解放军国防科技大学 | 一种异质单片混合信号处理器的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101326646A (zh) * | 2005-11-01 | 2008-12-17 | 麻省理工学院 | 单片集成的半导体材料和器件 |
| CN101471402A (zh) * | 2007-12-27 | 2009-07-01 | 深圳市方大国科光电技术有限公司 | 利用硅001晶面制备GaN基LED的图形衬底的方法 |
| CN101645480A (zh) * | 2009-06-22 | 2010-02-10 | 武汉华灿光电有限公司 | 一种提高氮化镓基发光二极管抗静电能力的方法 |
| CN103035794A (zh) * | 2012-12-11 | 2013-04-10 | 广州市众拓光电科技有限公司 | 一种生长在Si衬底上的LED外延片及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9006791B2 (en) * | 2013-03-15 | 2015-04-14 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | III-nitride P-channel field effect transistor with hole carriers in the channel |
| CN103633200B (zh) * | 2013-12-05 | 2016-03-30 | 中国科学院半导体研究所 | 利用硅衬底制备垂直结构氮化镓基发光二极管器件的方法 |
| CN103824813B (zh) * | 2014-03-05 | 2016-05-11 | 陈龙 | 一种单片集成的微荧光分析系统及其制作方法 |
-
2016
- 2016-04-29 CN CN201610283432.7A patent/CN107331663B/zh active Active
- 2016-05-30 WO PCT/CN2016/083872 patent/WO2017185448A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101326646A (zh) * | 2005-11-01 | 2008-12-17 | 麻省理工学院 | 单片集成的半导体材料和器件 |
| CN101471402A (zh) * | 2007-12-27 | 2009-07-01 | 深圳市方大国科光电技术有限公司 | 利用硅001晶面制备GaN基LED的图形衬底的方法 |
| CN101645480A (zh) * | 2009-06-22 | 2010-02-10 | 武汉华灿光电有限公司 | 一种提高氮化镓基发光二极管抗静电能力的方法 |
| CN103035794A (zh) * | 2012-12-11 | 2013-04-10 | 广州市众拓光电科技有限公司 | 一种生长在Si衬底上的LED外延片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107331663A (zh) | 2017-11-07 |
| WO2017185448A1 (zh) | 2017-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10517155B2 (en) | Methods and apparatus for vertically stacked multicolor light-emitting diode (LED) display | |
| US20060073621A1 (en) | Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer | |
| Liu et al. | Selective epitaxial growth of monolithically integrated GaN-based light emitting diodes with AlGaN/GaN driving transistors | |
| US20090075455A1 (en) | Growing N-polar III-nitride Structures | |
| US20100032718A1 (en) | III-Nitride Based Semiconductor Structure with Multiple Conductive Tunneling Layer | |
| KR20150038217A (ko) | 반도체 기판, 반도체 기판의 제조 방법 및 복합 기판의 제조 방법 | |
| US8884268B2 (en) | Diffusion barrier layer for group III nitride on silicon substrate | |
| EP2846353B1 (en) | Method of manufacturing a complementary metal oxide semiconductor device | |
| CN101728462A (zh) | 多波长发光二极管及其制造方法 | |
| CN102738328A (zh) | 一种发光二极管的外延片及其制造方法 | |
| JP6008621B2 (ja) | ネスト化複合ダイオード | |
| KR101161264B1 (ko) | 기판 재사용을 위한 반도체 소자 제조 방법 | |
| CN102851733A (zh) | 氮化镓基材料及器件的制备系统和制备方法 | |
| CN104409593A (zh) | 一种制作氮化物外延层、衬底与器件晶圆的方法 | |
| Tripathy et al. | InGaN∕ GaN light emitting diodes on nanoscale silicon on insulator | |
| US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
| CN107342215B (zh) | 一种iii族氮化物和硅异质集成衬底及其制造方法 | |
| CN107331663B (zh) | 一种iii族氮化物和硅异质集成衬底及其制作方法 | |
| US9236251B2 (en) | Heterogeneous integration of group III nitride on silicon for advanced integrated circuits | |
| KR101618832B1 (ko) | 반도체 소자 | |
| US20140091393A1 (en) | Semiconductor device, semiconductor wafer, method for producing semiconductor wafer, and method for producing semiconductor device | |
| US20160268134A1 (en) | Method for manufacturing semiconductor device | |
| US20120256162A1 (en) | Light emitting diode and manufacturing method thereof | |
| CN204216065U (zh) | 一种制作氮化物外延层、自支撑衬底与器件的晶圆结构 | |
| US20140374748A1 (en) | Light emitting diodes having zinc oxide fibers over silicon substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |