CN107910291B - 一种异质单片混合信号处理器的制备方法 - Google Patents

一种异质单片混合信号处理器的制备方法 Download PDF

Info

Publication number
CN107910291B
CN107910291B CN201711099427.1A CN201711099427A CN107910291B CN 107910291 B CN107910291 B CN 107910291B CN 201711099427 A CN201711099427 A CN 201711099427A CN 107910291 B CN107910291 B CN 107910291B
Authority
CN
China
Prior art keywords
heterogeneous
silicon
hsq
mixed signal
signal processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711099427.1A
Other languages
English (en)
Other versions
CN107910291A (zh
Inventor
陈书明
王磊
张金英
宁希
池雅庆
陈哲
刘婧恬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201711099427.1A priority Critical patent/CN107910291B/zh
Publication of CN107910291A publication Critical patent/CN107910291A/zh
Application granted granted Critical
Publication of CN107910291B publication Critical patent/CN107910291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8256—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using technologies not covered by one of groups H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252 and H01L21/8254

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种异质单片混合信号处理器的制备方法，步骤包括：S1.在硅片表面沉积化合物功能薄膜，并在化合物功能薄膜上定义微纳图形，制备无源微波射频电路；S2.对经过步骤S1得到的异质硅基基片的表面使用HSQ胶，并进行热压处理后形成表面平整的二氧化硅隔离层；S3.在经过步骤S2形成有二氧化硅隔离层的异质硅基基片表面制备信号处理电路；S4.将各信号处理电路进行互连，得到异质单片混合信号处理器。本发明能够兼容硅基工艺实现异质单片混合信号处理器的制备，且具有实现操作简单、所需制备成本低、制备效率及制备良率高，并能够保证芯片系统的热可靠性等优点。

Description

一种异质单片混合信号处理器的制备方法
技术领域
本发明涉及集成电路制备工艺技术领域，尤其涉及一种异质单片混合信号处理器的制备方法。
背景技术
毫米波雷达、探测器具有空间分辨率高、抗干扰能力强、全天候全天时有效工作等特点，已广泛应用于汽车防撞、无损探伤、安全维稳等场合。但是目前上述设备具有体积大、功耗高、可靠性低、造价贵等问题，已不再满足现代应用需求。为了促进该类系统微型化、提高巡航能力、简化制备流程降低制造成本，将其系统单芯片化是发展的主要方向。毫米波系统涉及到链路中多种信号转换，包括射频信号、模拟信号、数字信号等，为使得器件与电路能够充分响应不同频段下信号处理需求，通常是采用不同的基底材料完成不同频段下的电路制备，如三五族化合物基制备射频电路，硅基衬底制备数字电路等。因此如果将上述不同频段下的信号处理芯片集成为单芯片，就势必需要解决异质集成所面临的问题。
目前主流通用的集成电路制备方法都是基于平面光刻工艺进行的，其存在以下问题：
（1）为实现高可靠性制造，基于平面光刻工艺必须有一个高平整度的衬底表面，而异质集成衬底的化合物基通常是采用在硅基表面生长或沉积的方法制备出来的，为保证结晶质量，化合物表面和硅基表面会有一个较大的高度落差；
（2）传统集成电路制备工艺中作为隔离层的二氧化硅通常是首先采用沉积技术实现，后用化学机械研磨（CMP）进行表面的平坦化处理，期间产生的机械应力会对衬底表面的微纳金属电极结构产生破坏性影响；此外基于沉积技术的隔离层的生长厚度也难以填平两个平面的高度差，即难以实现全芯片级的表面平坦化；
（3）硅基集成电路生产线作为数量最多的集成电路生产线，为避免污染，一般不允许化合物基衬底进入其中，反之亦然，化合物基生产线一般也不允许硅基衬底进入其中，即目前还没有一条成熟的生产线能够完整完成异质集成衬底的大规模集成电路加工制造。由于存在上述问题，因此虽然将毫米波系统单芯片化是一个十分重要的发展方向，但是目前仍没有一个有效的方法能够基于现有成熟生产线，实现高效、低成本地完成异质单芯片集成电路制备，这是一个亟待解决的问题。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种能够基于现有成熟的硅基工艺实现异质单片信号处理器制备，并能够保证芯片系统的热可靠性，且操作简单、所需制备成本低、制备效率及制备良率高等的异质单片混合信号处理器的制备方法。
为解决上述技术问题，本发明提出的技术方案为：
一种异质单片信号处理器的制备方法，步骤包括：
S1. 在硅片表面沉积化合物功能薄膜，并在所述化合物功能薄膜上定义微纳图形，制备无源微波射频电路；
S2. 对经过所述步骤S1得到的异质硅基基片的表面使用HSQ（抗蚀剂氢倍半硅氧烷）胶，并进行热压处理后形成表面平整的二氧化硅隔离层；
S3. 在经过所述步骤S2形成有二氧化硅隔离层的硅基表面制备混合信号处理电路；
S4. 将所述混合信号处理电路进行互连，得到异质单片混合信号处理器。
作为本发明的进一步改进，所述步骤S2的具体步骤为：
S21. 在整个所述异质硅基基片表面涂覆HSQ胶，形成HSQ表面；
S22.对所述步骤S21形成的HSQ表面进行平压处理，使得HSQ表面平整；
S23. 将经过所述步骤S22后的HSQ胶体加热固化为二氧化硅，形成表面平整的二氧化硅隔离层。
作为本发明的进一步改进：所述步骤S21中具体使用旋涂工艺在所述异质硅基基片表面涂覆HSQ胶，以使得表面均匀分布且填满缝隙。
作为本发明的进一步改进：所述步骤S22中具体使用一块平整的热压板对所述步骤S21形成的HSQ表面进行平压处理，使得所述热压板与所述HSQ胶的表面贴合，以使得HSQ表面平整。
作为本发明的进一步改进：所述步骤S1中具体通过平面曝光工艺定义微纳图形，制备得到无源微波射频器件的金属电极。
作为本发明的进一步改进：所述步骤S3中具体在所述异质硅基基片的表面中没有所述化合物功能薄膜覆盖的区域内分别制备所述混合信号处理电路。
作为本发明的进一步改进，所述制备各所述信号处理电路具体步骤包括：定义有源区后注入阱区离子，依次经过淀积多晶硅、注入源区、注入漏区、注入衬底接触离子后，再制作触孔、通孔，最后淀积形成金属层图形。
作为本发明的进一步改进：所述步骤S4中具体通过通孔或键合方式将所述混合信号处理电路以及所述无源射频微波电路进行互连。
与现有技术相比，本发明的优点在于：
1）本发明通过将混合信号处理电路集成在单块异质衬底上，能够大大提高系统集成度、缩小系统体积、降低系统造价，同时提高可靠性，有效降低器件插入损耗，减少功率放大设备引入的二次噪声，缩短互连线信号传输延迟，从而实现快速响应，同时通过将信号处理电路集成在单块衬底上，还便于形成IP，方便后续系统的整体设计、二次开发与制备，实现各种功能的扩展。
2）本发明首先通过在硅片表面沉积化合物功能薄膜，并在化合物功能薄膜上定义微纳图形，形成制备有化合物功能薄膜与金属电极的异质硅基基片结构，再对异质硅基基片的表面形成二氧化硅层并进行平整化处理，平整化处理后在同一硅基上表面完成各集成电路的CMOS工艺，将各信号处理电路实现片上互连后，能够高效的兼容CMOS工艺制备得到异质单片信号处理器，制备产品良率高，且由二氧化硅（SiO2）作为隔离层，将污染物进行隔离，可以避免引入新的污染源，同时能够兼容主流硅基工艺，从而使得后续工艺完全能够基于现有硅基集成电路工艺流水线进行制造，相比于传统工艺为避免污染需要采用多条流水线进行加工制造，能够有效简化制造流程、降低设备成本，并提高设备的利用率。
3）本发明进一步利用HSQ胶的类溶胶特性，在异质硅基基片使用HSQ胶形成二氧化硅层，使得通过热压方式即可实现平整化处理，机械应力不会直接作用在表面微纳结构上，避免了传统化学机械研磨对表面微纳金属结构的机械破坏，大大提高了产品良率，且HSQ胶的结晶性好，胶体厚度可调控，固化后膜层质量好、不易脱落，能够与衬底表面微纳结构贴合紧密，且能够避免传统沉积工艺对不同表面材料结晶取向不同的问题。
4）本发明进一步利用采用无源射频薄膜电子器件用于射频信号预处理，有效降低了制备成本和热设计难度，并利用射频薄膜电子器件的信号处理实时性，极大程度上降低了后端数字信号面向海量数据实时处理的难度，有效减小了后端数字信号的面积开销和功耗，提高了系统整体的热可靠性。
附图说明
图1是本实施例异质单片信号处理器的制备方法的实现流程示意图。
图2是本发明具体实施例中实现异质单片信号处理器制备的实现原理示意图。
图3是本发明具体实施例（单片集成移相器和脉冲压缩器）中实现异质单片信号处理器制备的实现流程示意图。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
如图1所示，本实施例异质单片信号处理器的制备方法，步骤包括：
S1. 在硅片表面沉积化合物功能薄膜，并在化合物功能薄膜上定义微纳图形，制备无源微波射频电路；
S2. 对经过步骤S1得到的异质硅基基片的表面使用HSQ胶，并进行热压处理后形成表面平整的二氧化硅隔离层；
S3. 在经过步骤S2形成有二氧化硅隔离层的硅基表面制备混合信号处理电路；
S4. 将混合信号处理电路进行互连，得到异质单片混合信号处理器。
本实施例上述信号处理电路包括信号射频、模拟、数字等信号处理电路，通过将射频、模拟、数字等多种信号单片集成在单块衬底上，实现异质单片混合信号处理器，能够大大提高系统集成度、缩小系统体积、降低系统造价，同时提高可靠性，有效降低器件插入损耗，减少功率放大设备引入的二次噪声，缩短互连线信号传输延迟，从而实现快速响应，同时通过将信号处理电路集成在单块衬底上，还便于进行系统的整体设计、二次开发与制备，实现各种功能的扩展。
将多种信号单片集成形成异质单片混合信号时则会存在隔离污染源问题，即化合物材料，本实施例考虑制备工艺与信号隔离等问题，首先通过在硅片表面沉积化合物功能薄膜，并在化合物功能薄膜上定义微纳图形制备无源射频信号处理器，再对异质硅基基片的表面通过热压处理形成表面平整的二氧化硅层作为隔离层，平整化处理后在硅基上表面完成各集成电路的CMOS工艺，将各信号处理电路实现片上互连后，能够高效的兼容CMOS工艺制备得到异质单片信号处理器，制备产品良率高，且由硅基工艺兼容的二氧化硅（SiO2）作为隔离层，将污染物进行隔离，可以避免引入新的污染源，同时能够兼容主流硅基工艺。
本实施例中，步骤S1中具体在标准硅片表面沉积化合物功能薄膜，再通过平面曝光工艺在化合物功能薄膜上定义微纳图形，制备得到金属电极，由制备得到的化合物功能薄膜、金属电极构成异质硅基基片。
在经过步骤S1制备得到异质硅基基片后，步骤S2在异质硅基基片表面形成二氧化硅层作为隔离层，将污染物进行隔离的同时与兼容硅基工艺，从而使得后续工艺完全能够基于现有硅基集成电路工艺流水线进行制造，相比于传统工艺为避免污染需要采用多条流水线进行交替加工制造，能够有效简化制造流程、降低设备成本，并提高设备的利用率。
传统的硅基工艺流程中形成二氧化硅隔离层通常是先通过沉积的方法获得二氧化硅层，由于成膜的表面形貌与原始衬底的表面形貌近似，因此基于表面存在高度差的衬底，沉积出的二氧化硅膜表面也是不平整的，因而还需有一个研磨的环节使表面平整，通常都是通过化学机械研磨（CMP）进行平坦化，而化学机械研磨方式会产生较大的机械应力破坏异质材料表面的纳米结构，会严重破坏衬底表面的金属微纳结构，大大降低了产品良率；此外，在不平整表面沉积的二氧化硅膜层还会存在大量的缺陷、与衬底表面存在空隙、贴合力小易脱落等问题。
本实施例利用HSQ胶的类溶胶特性，在异质硅基基片使用HSQ胶形成二氧化硅层，通过热压工艺即可实现平整化处理，机械应力不会直接作用在表面微纳结构上，避免了传统化学机械研磨对表面微纳金属结构的机械破坏，对于易损坏的微纳结构的影响也非常小，大大提高了产品良率，且HSQ胶的结晶性好，制备膜层质量好、不易脱落，能够与表面微纳结构贴合紧密，且能够避免传统沉积工艺对不同表面材料结晶取向不同问题。
本实施例中，步骤S2的具体步骤为：
S21. 在整个异质硅基基片表面涂覆HSQ胶，形成HSQ表面；
S22.对步骤S21形成的HSQ表面进行平压处理，使得HSQ表面平整；
S23. 将经过步骤S22后的HSQ胶体加热固化为二氧化硅，形成表面平整的可兼容硅基工艺的二氧化硅隔离层。
通过上述步骤，依次经过HSQ胶涂覆、热压以及固化过程后，能够沉积得到满足工艺需求的二氧化硅层，二氧化硅层的厚度可根据实际需求进行灵活可调。
本实施例中，步骤S21中具体使用旋涂工艺在异质硅基基片表面涂覆HSQ胶，以使得表面均匀分布且填满缝隙。采用旋涂工艺能够克服胶体表面张力大等问题，使得胶能够充分填满表面缝隙，同时还能够避免由于介质不均匀从而对器件性能的影响，尤其是对射频、模拟信号器件性能的影响。
微纳制造时，为保证图形定义的精度、输出良率以及制造的可靠性，需要对全芯片级（die-scale）的表面进行平坦化，如高精度图形转移、多层金属线互连等，表征表面平坦化程度即为平整度。上述步骤在异质基片表面旋涂HSQ胶后会存在高度不一致的问题，本实施例进一步采用热压技术对HSQ胶体表面进行平整化处理，使得HSQ胶受热转化成二氧化硅，同时具有高度表面平整度，以便后续流程进行。
本实施例中，步骤S22中具体使用一块平整的热压板对步骤S21形成的HSQ表面进行平压处理，使得热压板与HSQ胶的表面贴合，以使得HSQ表面平整，平整化实现过程简单，相比于传统化学机械研磨方式，能够最大限度的避免对表面微纳金属结构的机械破坏。
本实施例中，步骤S23中具体通过加热烘烤使HSQ胶体固化，实现对信号处理器的隔离与保护。加热烘干的温度具体可设定为200度左右，该温度下对信号处理器金属电极和衬底材料不会产生影响。
本实施例中，步骤S3中具体在异质硅基基片的表面中没有化合物功能薄膜覆盖的指定区域内分别制备混合信号处理电路。
本实施例中，制备混合信号处理电路具体步骤包括：定义有源区后注入阱区离子，依次经过淀积多晶硅、注入源区、注入漏区、注入衬底接触离子后，再制作触孔、通孔，最后淀积形成金属层图形。
本实施例中，步骤S4中具体通过通孔或键合方式将混合信号处理电路以及无源射频微波电路进行互连，将异质基片上的信号互连起来，则各信号处理电路之间形成一个互连整体。
本发明具体实施例中实现异质单片信号处理器制备的流程如图2所示，其中竖向条纹矩形块为异质化合物基，横向条纹矩形块是微纳金属结构，斜条纹矩形块为多晶，各步骤具体为：
（a）在标准硅片表面沉积化合物功能薄膜，并通过平面曝光工艺，完成化合物基表面的微纳图形定义；
（b）在制备了化合物薄膜和金属电极的硅基表面上涂敷一层HSQ胶，并通过旋涂工艺，使得胶体在表面均匀分布，并且充分填满缝隙；
（c）用一块高平整度的热压板轻压于HSQ胶表面，使得胶体与板表面充分贴合；
（d）通过加热板均匀加热芯片使胶体固化，固化后为二氧化硅；
（e）在没有化合物薄膜覆盖的硅基表面进行硅基集成电路制备；
（f）利用通孔技术或键合技术将异质基片上的信号互连起来。
以在单片集成移相器和脉冲压缩器得到异质单片信号处理器为例对本发明上述方法进行进一步说明。
如图3所示，本实施例制备单片集成移相器和脉冲压缩器的具体步骤为：
步骤1：在衬底硅基上外延生长化合物衬底，并在该衬底上沉积铁电薄膜；
具体可先选定一种支撑衬底，利用脉冲激光沉积/外延生长/磁控溅射等手段将同时具有良好的铁电性和压电性的铁电功能薄膜沉积/生长在衬底表面。即将铁电移相器和压电脉冲压缩器集成在同一铁电功能材料上，铁电功能材料可以为钛酸锶、钛酸钡、钛酸锶钡、镐钛酸铅或PVDF，应同时兼具良好的铁电性和压电性，具体表现为良好的介电可调性和高机电耦合系数；也可以为薄膜材料，支撑衬底为硅、蓝宝石、金刚石、砷化镓、氮化镓或碳化硅等，构成复合膜结构，可应用于不同信号频段。
步骤2：在薄膜上显影曝光形成金属淀积，完成移相器和脉冲压缩器的制备与互联，形成异质层信号处理的制备；
具体可利用平面光刻/电子束曝光/离子束刻蚀印刷技术将铁电移相器和压电脉冲压缩器两器件金属电极图形转移到铁电功能材料表面，金属优选为半导体工艺兼容的银或铜，也可使用金等良导体，以及石墨烯、黑磷、二硫化钼等新型二维材料。
步骤3：衬底上旋涂HSQ胶，通过光滑平板热压平坦化后，加热烘干形成二氧化硅作为隔离层；
在异质硅基基片使用HSQ胶形成二氧化硅层，将污染物进行隔离，可以避免引入新的污染源，同时能够兼容主流硅基工艺，通过热压工艺实现平整化处理，避免了传统化学机械研磨对表面微纳金属结构的机械破坏，且HSQ胶的结晶性好，制备膜层质量好、不易脱落，能够与表面微纳结构贴合紧密。
步骤4：硅衬底上通过CMOS工艺完成外围功能电路，最后使用金属线互连制备出单片异质信号处理器。
通过集成电路工艺技术加工出微米尺度的金属线进行互连，实现单片集成铁电移相器和压电脉冲压缩器间的信号传输，从而实现在同一功能材料上的单片集成。
通过上述方法得到的单片异质信号处理器，结构简单紧凑、制作方便、制备效率及成品良率高，能够与现有集成电路工艺、硅基工艺兼容，集成度高、便于进行功能扩展；且基于铁电功能材料，利用同一种材料的不同性能，包括铁电性和压电性，分别实现高性能的移相器和脉冲压缩器，即通过同一种材料的铁电性和压电性两种不同性能实现两种信号处理功能的集成，包括利用铁电性实现移相、滤波、可变电容等，利用压电性实现脉冲压缩、滤波、卷积、谐振、振荡、放大等信号处理功能，并通过片上互连技术将两者集成为一个整体，从而利用一个器件对信号直接实现了移相和脉冲压缩两种信号处理过程，使得移相和脉冲压缩两种信号处理技术不再是分离的两个过程，为系统设计开发人员提供了更广阔的设计维度。
上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (8)

1.一种异质单片混合信号处理器的制备方法，其特征在于，步骤包括：
S1. 在硅片表面沉积化合物功能薄膜，并在所述化合物功能薄膜上定义微纳图形，制备无源微波射频电路；
S2. 对经过所述步骤S1得到的异质硅基基片的表面使用HSQ胶，并进行热压处理后形成表面平整的二氧化硅隔离层；
S3. 在经过所述步骤S2形成有二氧化硅隔离层的异质硅基基片表面制备混合信号处理电路；
S4. 将所述混合信号处理电路以及无源微波射频电路进行互连，得到异质单片混合信号处理器。
2.根据权利要求1所述的异质单片混合信号处理器的制备方法，其特征在于，所述步骤S2的具体步骤为：
S21. 在整个所述异质硅基基片表面涂覆HSQ胶，形成HSQ表面；
S22.对所述步骤S21形成的HSQ表面进行平压处理，使得HSQ表面平整；
S23. 将经过所述步骤S22后的HSQ胶体加热固化为二氧化硅，形成表面平整的二氧化硅隔离层。
3.根据权利要求2所述的异质单片混合信号处理器的制备方法，其特征在于：所述步骤S21中具体使用旋涂工艺在所述异质硅基基片表面涂覆HSQ胶，以使得表面均匀分布且填满缝隙。
4.根据权利要求2所述的异质单片混合信号处理器的制备方法，其特征在于：所述步骤S22中具体使用一块平整的热压板对所述步骤S21形成的HSQ表面进行平压处理，将所述热压板与所述HSQ胶的表面贴合，以使得HSQ表面平整。
5.根据权利要求1～4中任意一项所述的异质单片混合信号处理器的制备方法，其特征在于：所述步骤S1中具体通过平面曝光工艺定义微纳图形，制备得到无源微波射频器件的金属电极。
6.根据权利要求1～4中任意一项所述的异质单片混合信号处理器的制备方法，其特征在于，所述步骤S3中具体在所述异质硅基基片的表面中没有所述化合物功能薄膜覆盖的指定区域内分别制备所述混合信号处理电路。
7.根据权利要求6所述的异质单片混合信号处理器的制备方法，其特征在于，所述制备所述混合信号处理电路具体步骤包括：定义有源区后注入阱区离子，依次经过淀积多晶硅、注入源区、注入漏区、注入衬底接触离子后，再制作触孔、通孔，最后淀积形成金属层图形。
8.根据权利要求1～4中任意一项所述的异质单片混合信号处理器的制备方法，其特征在于：所述步骤S4中具体通过通孔或键合方式将所述混合信号处理电路以及所述无源射频微波电路进行互连。
CN201711099427.1A 2017-11-09 2017-11-09 一种异质单片混合信号处理器的制备方法 Active CN107910291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711099427.1A CN107910291B (zh) 2017-11-09 2017-11-09 一种异质单片混合信号处理器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711099427.1A CN107910291B (zh) 2017-11-09 2017-11-09 一种异质单片混合信号处理器的制备方法

Publications (2)

Publication Number Publication Date
CN107910291A CN107910291A (zh) 2018-04-13
CN107910291B true CN107910291B (zh) 2020-04-28

Family

ID=61844706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711099427.1A Active CN107910291B (zh) 2017-11-09 2017-11-09 一种异质单片混合信号处理器的制备方法

Country Status (1)

Country Link
CN (1) CN107910291B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390283A (zh) * 2018-09-13 2019-02-26 中国科学院上海微系统与信息技术研究所 一种cmos电路与超导sfq电路的单片集成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955200A (en) * 1997-11-18 1999-09-21 United Microelectronics Corp. Structure for reducing stress between metallic layer and spin-on-glass layer
CN103811305A (zh) * 2014-03-05 2014-05-21 中国科学院半导体研究所 一种硅基半绝缘砷化镓衬底的制备方法
US9806615B1 (en) * 2016-06-17 2017-10-31 International Business Machines Corporation On-chip DC-DC power converters with fully integrated GaN power switches, silicon CMOS transistors and magnetic inductors
CN107331663A (zh) * 2016-04-29 2017-11-07 上海芯晨科技有限公司 一种iii族氮化物和硅异质集成衬底及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955200A (en) * 1997-11-18 1999-09-21 United Microelectronics Corp. Structure for reducing stress between metallic layer and spin-on-glass layer
CN103811305A (zh) * 2014-03-05 2014-05-21 中国科学院半导体研究所 一种硅基半绝缘砷化镓衬底的制备方法
CN107331663A (zh) * 2016-04-29 2017-11-07 上海芯晨科技有限公司 一种iii族氮化物和硅异质集成衬底及其制作方法
US9806615B1 (en) * 2016-06-17 2017-10-31 International Business Machines Corporation On-chip DC-DC power converters with fully integrated GaN power switches, silicon CMOS transistors and magnetic inductors

Also Published As

Publication number Publication date
CN107910291A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
CN108365829B (zh) 单晶压电射频谐振器和滤波器的制备方法
CN108259017B (zh) 射频谐振器和滤波器的制造方法
CN205195673U (zh) 晶圆级封装装置
CN108173525A (zh) 射频谐振器与滤波器
KR101393684B1 (ko) 공통 기판 상의 칼럼 ⅲ-ｖ족 트랜지스터들을 갖는 실리콘 ｃｍｏｓ 트랜지스터들을 포함하는 반도체 구조물
CN110649905B (zh) 一种用于半导体器件的叠加封装工艺及半导体器件
CN108566177B (zh) 射频谐振器与滤波器
US20170126203A1 (en) Surface acoustic wave filters with substrate thickness selected from plural non-contiguous thickness ranges
CN106575957B (zh) 配置有晶体声谐振器设备的集成电路
CN114362717B (zh) 一种薄膜体声波谐振器及其制备方法
CN110676287A (zh) 单片集成射频器件、制备方法以及集成电路系统
US20060208833A1 (en) Method of forming film bulk acoustic wave filter assembly
CN107910291B (zh) 一种异质单片混合信号处理器的制备方法
CN114584101A (zh) 声表面波谐振器及其制造方法、以及声表面波滤波器
CN210467842U (zh) 单片集成的射频器件及集成电路系统
WO2022052915A1 (zh) 滤波器组件及其制造方法、电子设备
US6379987B1 (en) Method of manufacturing a hybrid integrated circuit comprising a semiconductor element and a piezoelectric filter
CN115378392A (zh) 底电极激发式声表面波器件制备方法
US8026111B2 (en) Dielectric enhancements to chip-to-chip capacitive proximity communication
CN114499440A (zh) 一种单晶薄膜体声波谐振器及其制备方法和应用
CN110540169B (zh) Fbar滤波器与放大器或开关单片集成的器件及方法
KR20020070739A (ko) 단일 칩 고주파 집적회로 및 그 제조 방법
CN216959822U (zh) 一种单晶薄膜体声波谐振器及电子元件
US20240195384A1 (en) Multiple membrane thickness wafers using layer transfer acoustic resonators and method of manufacturing same
Kopp et al. Quilt Packaging: A robust coplanar chip-to-chip interconnect offering very high bandwidth

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant