CN107331337A - 阵列基板及其测试装置、方法以及显示装置 - Google Patents
阵列基板及其测试装置、方法以及显示装置 Download PDFInfo
- Publication number
- CN107331337A CN107331337A CN201710640122.0A CN201710640122A CN107331337A CN 107331337 A CN107331337 A CN 107331337A CN 201710640122 A CN201710640122 A CN 201710640122A CN 107331337 A CN107331337 A CN 107331337A
- Authority
- CN
- China
- Prior art keywords
- test
- diode
- array base
- base palte
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及其测试装置、方法以及显示装置,其中测试装置包括测试部,测试部包括测试端;多个二极管,多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,多个二极管的阳极相连后与测试端相连,其中,在电学测试时,测试部通过测试端输入测试信号至多个二极管的阳极,以通过多个二极管将测试信号传输至对应的亚像素的数据信号输入端;在正常显示时,通过测试端输入低电平信号至多个二极管的阳极,以使多个二极管均处于截止状态。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板的测试装置、一种阵列基板、一种显示装置以及一种阵列基板的测试方法。
背景技术
目前,在Cell ET(面板电学)测试中,为了显示单色画面,需要将同一种颜色的亚像素的数据信号输入端连接在一起,并保证每个线路均处于导通状态,以进行测试,而在Module ET(模组状态)时,为了防止IC的输出信号发生短路,需要保证上述的每个线路均处于断开状态。
相关技术中,通过在每个线路中设置相应的TFT管,以在Cell ET测试时,通过控制TFT管处于导通状态来使每个线路处于导通状态,而在Module ET时,通过控制该TFT管处于断开状态,以防止IC的输出信号发生短路。但是,由于TFT管的源极线和漏极线比较细,在切割过程中,很容易发生裂纹或划断,造成线路连接不良,从而影响Cell ET测试结果。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的第一个目的在于提出一种阵列基板的测试装置,通过二极管来实现线路的导通和关断,由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性,进而保证测试的准确度。
本发明的第二个目的在于提出一种阵列基板。
本发明的第三个目的在于提出一种显示装置。
本发明的第四个目的在于提出一种阵列基板的测试方法。
为实现上述目的,本发明第一方面实施例提出了一种阵列基板的测试装置,包括:测试部,所述测试部包括测试端;多个二极管,所述多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,所述多个二极管的阳极相连后与所述测试端相连,其中,在电学测试时,所述测试部通过所述测试端输入测试信号至所述多个二极管的阳极,以通过所述多个二极管将所述测试信号传输至对应的亚像素的数据信号输入端;在正常显示时,通过所述测试端输入低电平信号至所述多个二极管的阳极,以使所述多个二极管均处于截止状态。
根据本发明实施例的阵列基板的测试装置,通过将多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,将多个二极管的阳极相连后与测试端相连。在电学测试时,通过测试端输入测试信号至多个二极管的阳极,以通过多个二极管将测试信号传输至对应的亚像素的数据信号输入端,以及在正常显示时,通过测试端输入低电平信号至多个二极管的阳极,以使多个二极管均处于截止状态。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性。
根据本发明的一个实施例,上述的阵列基板的测试装置,还包括:多个电感,所述多个电感中的每个电感分别对应设置在所述二极管的阳极与所述测试端之间,或者,所述多个电感中的每个电感分别对应设置在所述二极管的阴极与所述数据信号输入端之间。
根据本发明的一个实施例,所述多个二极管中的每个二极管的阳极线和阴极线的宽度为8μm~10μm。
为实现上述目的,本发明第二方面实施例提出了一种阵列基板,其包括上述的测试装置。
根据本发明实施例的阵列基板,通过上述的测试装置,将多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,将多个二极管的阳极相连后与测试端相连,以通过二极管来实现线路的导通和关断。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性,进而保证测试的准确度。
为实现上述目的,本发明第三方面实施例提出了一种显示装置,其包括上述的阵列基板。
根据本发明实施例的显示装置,通过上述的阵列基板,将多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,将多个二极管的阳极相连后与测试端相连,以通过二极管来实现线路的导通和关断。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性,进而保证测试的准确度。
为实现上述目的,本发明第四方面实施例提出了一种阵列基板的测试方法,包括以下步骤:在阵列基板上制备多个二极管,并将多个二极管中的每个二极管的阴极分别对应连接到所述阵列基板中同一颜色的亚像素的数据信号输入端;在电学测试时,输入测试信号至所述多个二极管的阳极,以通过所述多个二极管将所述测试信号传输至对应的亚像素的数据信号输入端;在正常显示时,输入低电平信号至所述多个二极管的阳极,以使所述多个二极管均处于截止状态。
根据本发明实施例的阵列基板的测试方法,在阵列基板上制备多个二极管,并将多个二极管中的每个二极管的阴极分别对应连接到阵列基板中同一颜色的亚像素的数据信号输入端。在电学测试时,输入测试信号至多个二极管的阳极,以通过多个二极管将测试信号传输至对应的亚像素的数据信号输入端;在正常显示时,输入低电平信号至多个二极管的阳极,以使多个二极管均处于截止状态。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性,进而保证测试的准确度。
根据本发明的一个实施例,所述多个二极管中的每个二极管的阳极线和阴极线的宽度为8μm~10μm。
根据本发明的一个实施例,每个二极管的阳极还对应设置有第一电感。
根据本发明的另一个实施例,在所述二极管的阴极与所述数据信号输入端之间还设置有第二电感。
附图说明
图1是根据本发明实施例的阵列基板的测试装置的结构示意图;
图2a是根据本发明一个实施例的阵列基板的测试装置的结构示意图;
图2b是根据本发明另一个实施例的阵列基板的测试装置的结构示意图;
图3是根据本发明实施例的阵列基板的测试方法的流程图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
下面参照附图来描述根据本发明实施例提出的阵列基板的测试装置、阵列基板、显示装置以及阵列基板的测试方法。
图1是根据本发明实施例的阵列基板的测试装置的结构示意图。如图1所示,本发明实施例的阵列基板的测试装置可包括:测试部110和多个二极管120。
其中,测试部110包括测试端,多个二极管120中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,多个二极管120的阳极相连后与测试端相连。在电学测试时,测试部110通过测试端输入测试信号至多个二极管120的阳极,以通过多个二极管120将测试信号传输至对应的亚像素的数据信号输入端;在正常显示时,通过测试端输入低电平信号至多个二极管120的阳极,以使多个二极管120均处于截止状态。
具体而言,通常为了实现显示器的全彩色化,会采用彩色滤光片产生RGB三原光,再将三原光以不同的强弱比例混合而呈现各种色彩,使显示器显示出全彩。对于该类显示器对应的阵列基板,在电学测试时,需要将同一种颜色的所有亚像素(这里指一个矩阵点或者一个基本的显示单元)的数据信号输入端连接在一起,并保证每个线路均处于导通状态,以实现单色画面的显示,而在测试结束后,在阵列基板正常显示时(如处于模组状态时),需要保证上述的每个线路均处于断开状态,以防止IC(外部控制单元)的输出信号发生短路。
为了实现各个线路的通断,通常采用TFT管来实现,即在每个线路中设置一个TFT管,这样在进行电学测试时,控制各个TFT管处于导通状态,以实现单色画面的显示测试,而在正常显示时,控制各个TFT管处于断开状态,以防止IC的输出信号发生短路。
但是,由于TFT管的源极线和漏极线比较细,在切割等工艺过程中,很容易发生裂纹或划断,造成线路连接不良,从而影响电学测试结果。例如,阵列基板上的某一亚像素处于正常状态,但是在电学测试时,由于该亚像素对应的TFT管无法正常导通,所以在输入测试信号至该亚像素时,该测试信号无法通过TFT管传输至亚像素中,从而导致亚像素无法正常显示,此时测试人员会将该阵列基板列为不合格产品,但实际上该阵列基板完全正常,所以会导致误判。
而为了有效解决上述问题,在本发明的实施例中,由二极管来代替TFT管,以充分利用二极管的特性,如二极管的阳极线和阴极线的宽度可以做的比较宽,膜层少、段差小,这样在切割等工艺过程中,出现裂纹或划断的可能性就很小,在电学测试时,就可以保证二极管的可靠导通,从而提高测试的准确度。
在本发明的实施例中,多个二极管中的每个二极管的阳极线和阴极线的宽度可以为8μm~10μm。
具体地,如图1所示,当需要对红色亚像素进行测试时,测试部110输出测试信号(测试电压)至每个红色亚像素对应的二极管(如二极管D121、二极管D122和二极管D123)的阳极,此时二极管导通,通过二极管将测试信号输入至相应的数据信号输入端,然后通过ICBump(如IC Bump1、IC Bump2和IC Bump3)输入至相应的红色亚像素,以使红色亚像素按照对应的测试信号进行显示。由于在切割等工艺过程中,二极管的线路不容易损坏,线路良好,所以当某一红色亚像素未正常显示时,可以判断该亚像素发生故障,从而有效避免了因线路损坏导致的误判问题。而在正常显示时,直接将每个红色亚像素的二极管的阳极接低电平信号VGL,以防止IC的输出信号发生短路。
其中,需要说明的是,IC Bump是连接线,作为亚像素的数据信号输入端,在该ICBump上可设置多个孔,其中一个孔与对应二极管的阴极相连,一个孔与IC的数据信号输出端相连,一个孔与对应的亚像素的电源端相连,这样在进行电学测试时,接收测试部110输出的测试信号,而在正常显示时,接收IC输出的数据信号。另外,对于绿色亚像素和蓝色亚像素,与红色亚像素相同,均通过二极管进行连接,并且对二极管的控制也是相同的,具体这里就不再详述。
进一步地,根据本发明的一个实施例,如图2a和图2b所示,上述的阵列基板的测试装置还包括:多个电感130,多个电感130中的每个电感分别对应设置在二极管的阳极与测试端之间,或者,多个电感中的每个电感分别对应设置在二极管的阴极与数据信号输入端之间。
具体地,如图2a和图2b所示,在正常显示时(如处于模组状态时),由于电感(如电感L131、电感L132和电感L133)的存在,使得二极管的漏电流可以比较小,偏压比较小,反向额定击穿电压比较小,所以在对二极管进行制备时,工艺比较容易实现。例如,在实际制备过程中,可在薄膜上进行离子注入,以形成PN型二极管,或者通过金属-半导体制作整流接触(又叫肖特基接触,是特定金属与半导体(常为N型半导体)的接触,类似于PN型二极管)。
综上所述,根据本发明实施例的阵列基板的测试装置,通过将多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,将多个二极管的阳极相连后与测试端相连,以通过二极管来实现线路的导通和关断。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性。并且,通过在二极管的阳极或者阴极上设置电感,可以有效降低二极管的漏电流、偏压以及反向额定击穿电压,进而使得二极管的制备更加容易。
另外,本发明的实施例还提出了一种阵列基板,其包括上述的测试装置。
根据本发明实施例的阵列基板,通过上述的测试装置,将多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,将多个二极管的阳极相连后与测试端相连,以通过二极管来实现线路的导通和关断。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性,进而保证测试的准确度。并且,通过在二极管的阳极或者阴极上设置电感,可以有效降低二极管的漏电流、偏压以及反向额定击穿电压,进而使得二极管的制备更加容易。
此外,本发明的实施例还提出了一种显示装置,其包括上述的阵列基板。
根据本发明实施例的显示装置,通过上述的阵列基板,将多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,将多个二极管的阳极相连后与测试端相连,以通过二极管来实现线路的导通和关断。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性,进而保证测试的准确度。并且,通过在二极管的阳极或者阴极上设置电感,可以有效降低二极管的漏电流、偏压以及反向额定击穿电压,进而使得二极管的制备更加容易。
图3是根据本发明实施例的阵列基板的测试方法的流程图。如图3所示,本发明实施例的阵列基板的测试方法可包括以下步骤:
S1,在阵列基板上制备多个二极管,并将多个二极管中的每个二极管的阴极分别对应连接到阵列基板中同一颜色的亚像素的数据信号输入端。
根据本发明的一个实施例,多个二极管中的每个二极管的阳极线和阴极线的宽度为8μm~10μm。
S2,在电学测试时,输入测试信号至多个二极管的阳极,以通过多个二极管将测试信号传输至对应的亚像素的数据信号输入端。
S3,在正常显示时,输入低电平信号至多个二极管的阳极,以使多个二极管均处于截止状态。
根据本发明的一个实施例,每个二极管的阳极还对应设置有第一电感。
根据本发明的另一个实施例,在二极管的阴极与数据信号输入端之间还设置有第二电感。
需要说明的是,本发明实施例的阵列基板的测试方法中未披露的细节,请参考本发明实施例的阵列基板的测试装置中所披露的细节,具体这里不再赘述。
根据本发明实施例的阵列基板的测试方法,在阵列基板上制备多个二极管,并将多个二极管中的每个二极管的阴极分别对应连接到阵列基板中同一颜色的亚像素的数据信号输入端。在电学测试时,输入测试信号至多个二极管的阳极,以通过多个二极管将测试信号传输至对应的亚像素的数据信号输入端;在正常显示时,输入低电平信号至多个二极管的阳极,以使多个二极管均处于截止状态。由于二极管的阳极线和阴极线可以做的比较宽,膜层少、段差小,所以在切割过程中出现裂纹或划断的可能性很小,从而可以保证测试线路的可靠性,进而保证测试的准确度。并且,通过在二极管的阳极或者阴极上设置电感,可以有效降低二极管的漏电流、偏压以及反向额定击穿电压,进而使得二极管的制备更加容易。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (9)
1.一种阵列基板的测试装置,其特征在于,包括:
测试部,所述测试部包括测试端;
多个二极管,所述多个二极管中的每个二极管的阴极分别与阵列基板中同一颜色的亚像素的数据信号输入端对应相连,所述多个二极管的阳极相连后与所述测试端相连,其中,
在电学测试时,所述测试部通过所述测试端输入测试信号至所述多个二极管的阳极,以通过所述多个二极管将所述测试信号传输至对应的亚像素的数据信号输入端;
在正常显示时,通过所述测试端输入低电平信号至所述多个二极管的阳极,以使所述多个二极管均处于截止状态。
2.如权利要求1所述的阵列基板的测试装置,其特征在于,还包括:
多个电感,所述多个电感中的每个电感分别对应设置在所述二极管的阳极与所述测试端之间,或者,所述多个电感中的每个电感分别对应设置在所述二极管的阴极与所述数据信号输入端之间。
3.如权利要求1所述的阵列基板的测试装置,其特征在于,所述多个二极管中的每个二极管的阳极线和阴极线的宽度为8μm~10μm。
4.一种阵列基板,其特征在于,包括如权利要求1-3中任一项所述的测试装置。
5.一种显示装置,其特征在于,包括如权利要求4所述的阵列基板。
6.一种阵列基板的测试方法,其特征在于,包括以下步骤:
在阵列基板上制备多个二极管,并将多个二极管中的每个二极管的阴极分别对应连接到所述阵列基板中同一颜色的亚像素的数据信号输入端;
在电学测试时,输入测试信号至所述多个二极管的阳极,以通过所述多个二极管将所述测试信号传输至对应的亚像素的数据信号输入端;
在正常显示时,输入低电平信号至所述多个二极管的阳极,以使所述多个二极管均处于截止状态。
7.如权利要求6所述的阵列基板的测试方法,其特征在于,所述多个二极管中的每个二极管的阳极线和阴极线的宽度为8μm~10μm。
8.如权利要求6所述的阵列基板的测试方法,其特征在于,每个二极管的阳极还对应设置有第一电感。
9.如权利要求6所述的阵列基板的测试方法,其特征在于,在所述二极管的阴极与所述数据信号输入端之间还设置有第二电感。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710640122.0A CN107331337A (zh) | 2017-07-31 | 2017-07-31 | 阵列基板及其测试装置、方法以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710640122.0A CN107331337A (zh) | 2017-07-31 | 2017-07-31 | 阵列基板及其测试装置、方法以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107331337A true CN107331337A (zh) | 2017-11-07 |
Family
ID=60226644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710640122.0A Pending CN107331337A (zh) | 2017-07-31 | 2017-07-31 | 阵列基板及其测试装置、方法以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107331337A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102447378A (zh) * | 2011-12-22 | 2012-05-09 | 李东 | 一种缓冲开关电路 |
CN102621721A (zh) * | 2012-04-10 | 2012-08-01 | 深圳市华星光电技术有限公司 | 液晶面板、液晶模组及厘清其画面不良的原因的方法 |
CN102751857A (zh) * | 2012-07-20 | 2012-10-24 | 东莞市铭普实业有限公司 | 功率因数校正电路的无源无损缓冲电路 |
CN103325327A (zh) * | 2013-06-20 | 2013-09-25 | 深圳市华星光电技术有限公司 | 一种显示面板、显示面板的检测线路及其检测方法 |
CN204179943U (zh) * | 2014-11-20 | 2015-02-25 | 广东梅雁吉祥水电股份有限公司 | 一种基于dsp的光伏发电系统双向dc-dc变换器 |
CN105652482A (zh) * | 2016-03-15 | 2016-06-08 | 深圳市华星光电技术有限公司 | 液晶显示装置及其液晶显示面板 |
CN105759472A (zh) * | 2016-05-06 | 2016-07-13 | 深圳市华星光电技术有限公司 | 面板检测单元、阵列基板及液晶显示装置 |
CN106160424A (zh) * | 2015-04-21 | 2016-11-23 | 台达电子工业股份有限公司 | 功率开关电路 |
-
2017
- 2017-07-31 CN CN201710640122.0A patent/CN107331337A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102447378A (zh) * | 2011-12-22 | 2012-05-09 | 李东 | 一种缓冲开关电路 |
CN102621721A (zh) * | 2012-04-10 | 2012-08-01 | 深圳市华星光电技术有限公司 | 液晶面板、液晶模组及厘清其画面不良的原因的方法 |
CN102751857A (zh) * | 2012-07-20 | 2012-10-24 | 东莞市铭普实业有限公司 | 功率因数校正电路的无源无损缓冲电路 |
CN103325327A (zh) * | 2013-06-20 | 2013-09-25 | 深圳市华星光电技术有限公司 | 一种显示面板、显示面板的检测线路及其检测方法 |
CN204179943U (zh) * | 2014-11-20 | 2015-02-25 | 广东梅雁吉祥水电股份有限公司 | 一种基于dsp的光伏发电系统双向dc-dc变换器 |
CN106160424A (zh) * | 2015-04-21 | 2016-11-23 | 台达电子工业股份有限公司 | 功率开关电路 |
CN105652482A (zh) * | 2016-03-15 | 2016-06-08 | 深圳市华星光电技术有限公司 | 液晶显示装置及其液晶显示面板 |
CN105759472A (zh) * | 2016-05-06 | 2016-07-13 | 深圳市华星光电技术有限公司 | 面板检测单元、阵列基板及液晶显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105513534B (zh) | 一种像素结构、显示装置及驱动方法 | |
CN106782318A (zh) | 一种像素电路及其驱动方法、显示装置 | |
CN104700774A (zh) | 具有修复结构的有机发光显示装置 | |
CN105225632A (zh) | 有机发光显示装置和像素修复方法 | |
CN108492765A (zh) | 像素补偿电路及像素驱动电路补偿方法、显示装置 | |
CN110136618B (zh) | 一种显示面板检测电路、显示装置和显示面板检测方法 | |
CN104167181A (zh) | 显示器及其子像素驱动方法 | |
CN108898989A (zh) | Led显示装置及其驱动方法 | |
CN103345080B (zh) | 一种快速测试切换装置及相应的tft‑lcd阵列基板 | |
CN107863065A (zh) | 像素单元电路、驱动方法和像素电路 | |
US20200027944A1 (en) | Array Substrate And Method For Repairing Array Substrate | |
CN109345988A (zh) | 测试电路、显示面板测试装置和显示装置 | |
CN104407481B (zh) | 阵列基板、信号线不良的检测方法、显示面板及显示装置 | |
CN107195272B (zh) | Amoled驱动装置 | |
CN105161056A (zh) | 用于显示器的像素 | |
CN101320076B (zh) | 一种快恢复二极管的反向动态漏电流测试方法及测试电路 | |
CN106920825A (zh) | 显示装置及显示装置的制造方法 | |
CN110221491A (zh) | 阵列基板及其制作方法、液晶显示面板 | |
CN109633417A (zh) | 多芯片同测结构及方法 | |
CN106128342A (zh) | 阵列基板、显示装置及阵列基板的检测方法 | |
CN208477888U (zh) | 显示面板和显示装置 | |
CN107331337A (zh) | 阵列基板及其测试装置、方法以及显示装置 | |
CN205844481U (zh) | 一种串联半导体开关短路故障的指示电路 | |
CN208722547U (zh) | 显示面板测试电路和显示面板测试装置 | |
CN102298224B (zh) | 压接检测装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171107 |
|
RJ01 | Rejection of invention patent application after publication |