CN107317573B - 开关电路、相关方法和集成电路 - Google Patents

开关电路、相关方法和集成电路 Download PDF

Info

Publication number
CN107317573B
CN107317573B CN201611263113.6A CN201611263113A CN107317573B CN 107317573 B CN107317573 B CN 107317573B CN 201611263113 A CN201611263113 A CN 201611263113A CN 107317573 B CN107317573 B CN 107317573B
Authority
CN
China
Prior art keywords
node
circuit
common control
diode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611263113.6A
Other languages
English (en)
Other versions
CN107317573A (zh
Inventor
V·博塔雷尔
S·罗西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN107317573A publication Critical patent/CN107317573A/zh
Application granted granted Critical
Publication of CN107317573B publication Critical patent/CN107317573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • A61B8/4494—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer characterised by the arrangement of the transducer elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Engineering & Computer Science (AREA)
  • Gynecology & Obstetrics (AREA)
  • Biophysics (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Electronic Switches (AREA)

Abstract

本公开的各种实施例涉及开关电路、相关方法和集成电路。开关电路包括串联在两个端子之间的第一晶体管和第二晶体管，并且包括公共控制节点，在公共控制节点与中间点之间具有电容。控制电路包括被配置为根据第一控制信号和第二控制信号使电容充电和放电的第一电路和第二电路。控制电路包括开关和具有多个二极管的第三电路，该开关在电容处的电压大于级联在中间点与公共控制节点之间的两个二极管的阈值时操作，以使得电流能够从中间点流向公共控制节点。该开关在电容处的电压小于串联连接在公共控制节点与中间点之间的两个二极管的给定阈值时操作，以使得电流能够从公共控制节点流向中间点。

Description

开关电路、相关方法和集成电路
技术领域
本公开的实施例涉及高电压开关电路，例如集成高电压开关电路。
背景技术
常规的回波描记系统包括一个或多个超声换能器(通常是超声换能器阵列)，这些超声换能器用于发射超声波束并且然后从目标对象接收反射束。
例如，图1示出了超声系统(诸如回波描记系统)的简化框图。
在所考虑的实例中，系统包括换能器200。通常，换能器200可以是任何类型的超声换能器，诸如电容微加工超声换能器(cMUTS)或压电换能器。
换能器200连接至信号生成电路100和分析电路110。例如，信号生成电路100可以包括控制电路102和所谓的“脉冲器”电路104，该脉冲器电路被配置为生成待施加给换能器200的驱动或传输信号TX。例如，控制电路102可以提供将脉冲器电路104激活或去激活的控制信号。当被激活时，脉冲器电路104然后可以经由发射信号TX向换能器200施加具有方形或正弦波形的电压。
因此，当脉冲器电路104被激活时，传输信号TX将是具有给定频率以及在最小电压与最大电压之间振荡的振幅的周期性电压信号。例如，在回波描记系统的情况下，传输信号TX的频率通常介于1MHz与2MHz(兆赫兹)之间。此外，传输信号TX通常是高电压驱动信号，即，其中最大电压大于10V(通常在20V与200V之间)和/或最小电压小于-10V的信号(通常在-20V与-200V之间)。例如，发射信号TX通常在0V与+200V之间、-200V与0V之间或-100V与+100V之间振荡。
因此，当脉冲器电路104被激活时，换能器200将被激励并产生待传输至目标对象的超声信号。相反，当脉冲电路104被去激活时，换能器200可以用于接收从目标对象反射的超声信号，即回波。为此，当脉冲器电路104被去激活时，换能器200应当被置于高阻抗状态。这可以通过脉冲器电路104的适当配置或者如图1所示的通过可选的发射-和-接收(T/R)开关120来获得，该发射-和-接收(T/R)开关选择换能器200是连接至驱动器电路100还是连接至分析电路110。例如，如图1所示，控制电路102也可以为此目的而控制T/R开关120。
相反，分析电路110被配置为分析所接收的信号RX，即当脉冲器电路104被去激活时在换能器200处的电压。例如，分析电路110可以包括诸如低噪声放大器(LNA)的放大器电路112以及被配置为分析换能器200处的放大电压的处理电路116。通常，分析电路110还可以包括其他部件，诸如插入在放大器电路112与处理电路116之间的滤波器和/或模数(A/D)转换器114。
通常，信号生成电路100和分析电路110还可以连接至包括例如显示装置和用户输入装置的用户接口130。
图2示出了其中使用多个换能器200的实例。例如，在图2中示出了三个换能器200a、200b和200c。例如，换能器200可以布置成包括至少一个行和多个列的阵列或矩阵20。
通常，可以为换能器200a-200c中的每一个提供相应的脉冲器电路104。相反，在图2中示出了其中换能器200a-200c的至少一个子组由相同的脉冲器电路104驱动的情况。在这种情况下，系统包括诸如多路复用器的开关电路30，被配置为在给定时刻将脉冲器电路14连接至换能器200a-200c中的至少一个(或者可能没有)。例如，再次指出，开关30的切换可以由信号生成电路100(例如控制电路102)控制。
例如，在单个脉冲器电路14用于完整阵列20的情况下，开关电路30可以是所谓的矩阵开关，其允许选择阵列的行和列。出于此目的，可以参考例如文献US 2010/0152587A1，该文献公开了使用一个或多个脉冲器电路来驱动多个换能器的各种解决方案，并且通过引用方式将该文献并入本文中。
如图3所示，开关30可以包括例如一个或多个开关300，这些开关被配置为将一个或多个换能器200a-200c连接至给定的信号生成电路100，特别是给定的脉冲器电路104。例如，在图3中示出了三个开关300a、300b和300c，其中开关300a-300c中的每一个插入在脉冲器电路104与相应的换能器200a-200c之间。
这同样适用于分析电路110，即，可以提供开关电路以将一个或多个放大器112连接至换能器200的相应子组。
在这种情况下，可以通过执行一系列测量来“扫描”目标，其中由第一组换能器200产生聚焦超声波，并且由第二组换能器200接收反射的超声波。
因此，这些开关电路30的开关300a-300c应当支持高电压和电流以及高频率和转换速率。
图4在这方面示出了这种开关300的可能的实现方式。
具体而言，在所考虑的实例中，开关300包括连接在一起(闭合)或断连(断开)的两个端子T1和T2以及两个控制端子SET和RESET，这两个控制端子用于接收指示两个端子T1和T2是否应当分别电连接(导电)或断连(非导电)的控制信号。
具体而言，在所考虑的实例中，开关300以其中两个场效应晶体管(FET)SW1和SW2背对背连接(源节点短接在一起)来实现以允许双极/双向操作。例如，这些晶体管可以实现为双扩散MOS(金属氧化物半导体)。基本上，由于在驱动信号TX的正相或负相期间将提供从源极到漏极的导电路径的寄生体二极管(如图4所示)的原因，这种连接是优选的。因此，在所考虑的实例中，开关SW1的漏极连接至端子T1，开关SW2的漏极连接至端子T2，并且开关SW1和SW2的源极连接(例如直接连接)至公共节点S。
此外，晶体管SW1和SW2的栅极在公共节点G处连接(例如直接连接)在一起，并且由控制电路310根据在端子SET和RESET处提供的控制信号而控制。具体而言，控制电路310应当确保：
-当控制信号SET指示开关300应当闭合时，晶体管的栅极-源极电压VGS(即节点G与S之间的电压)大于晶体管SW1和SW2的阈值电压，以及
-当控制信号RESET指示开关300应当断开时，晶体管的栅极-源极电压VGS小于晶体管SW1和SW2的阈值电压。
然而，当开关300闭合时，节点S处的源极电压将接近晶体管SW1的漏极电压，并且源极电压将因此跟随驱动信号TX。因此，为了接通开关300，节点G应当连接至高电压，例如驱动信号TX的最大电压。
相反，文献US 2005/0146371A1公开了控制电路310的可能实现方式，其允许控制电路310以例如介于0V与5V之间范围内的低电压信号操作。
基本上，该文献提出仅当端子T1连接至接地GND时才改变开关300的状态(导通或断开)。
基本上，如图5所示，文献US 2005/0146371A1的电路包括第一电路312，该第一电路被配置为当开关300必须闭合时(例如当信号SET为高时)对节点G充电。具体而言，在文献US 2005/0146371A1中，电路312包括开关(在所引用文献中为M4)，该开关被配置为将节点G连接至低电压源Vg0(例如5V)，从而将节点G充电到近似Vg0，因为节点S经由晶体管SW1的二极管连接至接地。
该电路还包括第二电路314，该第二电路被配置为当开关300必须断开时(例如当信号RESET为高时)使节点G放电。具体而言，在文献US 2005/0146371A1中，电路314包括被配置为将节点G短接至节点S的栅极钳位(在所引用文献中为M1)，从而将节点G放电到近似0V，再次指出，因为节点S经由晶体管SW1的二极管连接至接地。
因此，在文献US 2005/0146371A1中，节点G被充电到与驱动信号TX的最大电压相比的低电压。然而，晶体管SW1和SW2的寄生栅极-源极电容CGS将保持该电压。为此，一旦栅极-源极电压已经稳定(5V或0V)，则节点G可以断连，并且栅极-源极电压VGS保持实质上恒定，从而在信号生成电路100驱动开关300和/或必须将换能器200处的电压提供给分析电路110时保持开关300闭合/断开。
遗憾的是，泄漏电流仍然可能使节点G放电。在这方面，文献US 2005/0146371A1提出对栅极-源极电压VGS进行周期性重新编程。
本领域技术人员应当认识到，这种双极/双向高电压开关300还可以用于其他应用，诸如例如要求高电压(100V)的液晶显示器(LCD)。
发明内容
发明人已经观察到，文献US 2005/0146371A1中公开的解决方案可能导致故障。例如，开关SW1和SW2还包括寄生漏极-栅极电容，并且因此，在端子T1或T2处的正转变和负转变可能分别增加或减小栅极-源极电压。为此，可能在信号DRV的几次振荡之后关闭闭合的开关。
鉴于上述内容，本公开提供克服上述缺点中的一个或多个的解决方案。
本公开的一个或多个实施例涉及开关电路和相关方法以及集成电路。
权利要求是本文提供的本公开技术教导的整体部分。
如上所述，本公开的实施例涉及适于例如在回波描记系统或其他高电压应用中使用的例如集成在集成电路中的开关电路。
在各种实施例中，开关电路包括串联连接在两个端子之间的两个晶体管，其中这两个晶体管包括连接至公共控制节点的相应控制端子。相应地，电容(即晶体管的栅极-源极电容)连接在公共控制节点与位于这两个晶体管之间的中间节点之间，并且这两个晶体管根据该电容处的电压而变为导通或不导通。
在各种实施例中，开关电路包括控制电路，该控制电路包括被配置为根据第一控制信号对电容充电的第一电路以及被配置为根据第二控制信号使电容放电的第二电路。
例如在各种实施例中，这两个晶体管可以是n沟道场效应晶体管(FET)。在这种情况下，第一控制信号可以指示两个晶体管应当是导通的，并且第二控制信号可以指示两个晶体管应当是非导通的。
例如在各种实施例中，第一电路可以包括两个子电路。第一子电路被配置为选择性地将第一电压施加给公共控制节点，并且第二子电路被配置为选择性地将第二电压施加给中间节点，其中第一电压大于第二电压，从而在电容处产生正电压。
类似地，在各种实施例中，第二电路可以包括两个子电路。第一子电路被配置为选择性地将第一电压施加给中间节点，并且第二子电路被配置为选择性地将第二电压施加给公共控制节点，其中第一电压等于或大于第二电压，从而在电容处产生短路或负电压。
在各种实施例中，控制电路还包括第三电路。第三电路包括多个二极管以及至少一个开关，该第三电路被配置为使得：
a)当电容处的电压大于给定的阈值(即晶体管的阈值电压)时，在中间节点与公共控制节点之间级联连接两个二极管，从而使得电流能够从中间节点流向公共控制节点，以及
b)当电容处的电压小于给定的阈值时，在公共控制节点与中间节点之间串联连接两个二极管，从而使得电流能够从公共控制节点流向中间点。
在各种实施例中，寄生和/或适当设计的电容因此与位于两个二极管之间的中间点相关联，该两个二极管串联在公共控制节点与位于两个晶体管之间的中间节点之间。
因此，一旦开关电路已经通过控制信号被设定或复位，可以对开关电路的两个端子中的至少一个端子施加振荡信号，以便对两个晶体管的栅极-源极电容(即公共控制节点与位于两个晶体管之间的中间节点之间的电容)进行再充电或使其进一步放电，从而保持开关电路的状态。
具体而言，当两个晶体管导通并且对端子施加正转变时，电荷将从中间节点转移到寄生电容，同时从公共控制节点到寄生电容的电荷转移被禁止。相反，当对端子施加负转变时，电荷将从寄生电容转移到公共控制节点，从而对两个晶体管的栅极-源极电容再充电。
类似地，当两个晶体管非导通并且对端子施加负转变时，电荷将从寄生电容转移到两个晶体管之间的中间节点，同时从公共控制节点到寄生电容的电荷转移被抑制。相反，当对端子施加正转变时，电荷将从公共控制节点转移到寄生电容，从而使两个晶体管的栅极-源极电容放电。
例如在各种实施例中，第三电路包括两个分支，每个分支包括级联连接的两个二极管。在这种情况下，可以使用至少一个开关来选择性地将第一分支或第二分支连接在公共控制节点与中间节点之间。在各种实施例中，可以根据电容处的电压(即两个晶体管的栅极-源极电压)来驱动所述至少一个开关。
例如在各种实施例中，使用两个晶体管来实现所述至少一个开关。n沟道FET和第一分支串联连接在中间节点与公共控制节点之间，其中n沟道FET的栅极连接至公共控制节点。此外，p沟道FET和第二分支串联连接在公共控制节点与中间节点之间，其中p沟道FET的栅极连接至公共控制节点。
相反，在其他实施例中，使用单个分支。例如在各种实施例中，第一n沟道FET和第二n沟道FET可以串联连接在公共控制节点与中间节点之间，并且第一p沟道FET和第二p沟道FET可以串联连接在公共控制节点与中间节点之间。在这种情况下，两个二极管可以级联连接，其中第一二极管的阳极连接至两个n沟道FET之间的中间点，并且第二二极管的阴极连接至两个p沟道FET之间的中间点。
附图说明
现在将参考附图描述本公开的实施例，附图仅以非限制性实例的方式提供，并且附图中：
图1、图2和图3示出了超声系统的实例；
图4和图5示出了适于图1至图3的系统中使用的高电压开关电路的实例；
图6和图7示出了根据本公开实施例的用于高电压开关电路的控制电路的实施例；
图8和图12示出了适于接通高电压开关电路的充电电路的实施例；
图9、图10和图11示出了适合于切断高电压开关电路的放电电路的实施例；
图13、图14a、图14b、图15a和图15b示出了适于保持高电压开关电路的状态的整流电路的第一实施例；
图16、图17a和图17b示出了适于保持高电压开关电路的状态的整流电路的第二实施例；
图18、图19a和图19b示出了适于保持高电压开关电路的状态的整流电路的第三实施例，以及
图20、图21a和图21b示出了适于保持高电压开关电路的状态的整流电路的第四实施例。
具体实施方式
在下文描述中，给出了许多具体细节以提供对实施例的透彻理解。可以在不存在一个或多个具体细节的情况下或者使用其他方法、部件、材料等实施这些实施例。在其他情况下，未详细示出或描述公知的结构、材料或操作，以避免模糊实施例的方面。
在整个本说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性包括在至少一个实施例中。因此，在整个本说明书各处出现的短语“在一个实施例中”或“在实施例中”并非必然都指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
本文提供的标题仅仅是出于方便的目的，并且不用于解释实施例的范围或含义。
在下文的图6至图21部分中，已经参考图1至图5描述的元件或部件由先前在这些图中使用的相同附图标记表示；在下文中将不再重复对这样的前述元件的描述，以便不使本文详细描述变得累赘。
如上所述，本公开涉及高电压开关电路400。例如，这种开关电路400可以用于代替前面公开的开关300。因此，将不再次重复相应的描述。
图6示出了开关电路400的第一实施例。
通常，本公开的开关电路400还包括连接在一起(闭合/导通状态)或断连(断开/非导通状态)的两个端子T1和T2以及两个控制端子SET和RESET，这两个控制端子用于接收指示两个端子T1和T2是否应当分别连接到一起或断连的控制信号。
具体而言，在所考虑的实施例中，开关400由背对背连接的两个n沟道FET(场效应晶体管)SW1和SW2(源节点短接在一起)实现，以允许双极和双向操作。例如，这些晶体管可以实现为双扩散MOS(DMOS)。如上所述，由于晶体管SW1和SW2的寄生体二极管的原因，这种连接是优选的。
因此，在所考虑的实施例中，开关SW1的漏极连接(例如直接连接)至端子T1，开关SW2的漏极连接(例如直接连接)至端子T2，并且开关SW1和SW2的源极连接(例如直接连接)至公共节点S。此外，晶体管SW1和SW2的栅极在公共节点G处连接(例如直接连接)在一起，并且由控制电路410根据端子SET和RESET处提供的控制信号控制。具体而言，控制电路410被配置为确保：
-当控制信号SET指示开关400应当闭合时(例如当信号SET为高时)，晶体管SW1和SW2的栅极-源极电压VGS(即节点G与节点S之间的电压)大于晶体管SW1和SW2的阈值电压，以及
-当控制信号RESET指示开关400应当断开时(例如当信号RESET为高时)，晶体管SW1和SW2的栅极-源极电压VGS小于晶体管SW1和SW2的阈值电压。
与文献US 2005/0146371A1类似，本公开的控制电路410也可以使用例如介于0V与5V之间范围内且优选地介于0V与3.3V之间范围内的低电压信号操作。
为此，仅当节点S(实质上)连接至地GND并且驱动信号TX被去激活时才应当改变开关400的状态。
如上所述，当节点T1连接至接地GND时，节点S可以通过开关SW1的二极管连接至接地GND。例如，如上所述，端子T1可以通过脉冲器电路104连接至接地GND。
然而，通常，当驱动信号TX被去激活时，端子T1也可以处于高阻抗状态，即浮置状态。例如，端子T1可以是浮置的，例如通过经由T/R开关120将端子T1断连或将端子T1连接至分析电路110。在这种情况下，开关电路400可以包括钳位电路420，该钳位电路被配置为当开关400的状态必须改变时(例如当信号SET为高或信号RESET为高时)将端子T1连接至接地GND。例如，这种钳位电路420可以包括连接在端子T1与接地GND之间的电子开关，诸如n沟道FET。
相反，图7示出了其中类似的钳位电路422用于将节点S直接连接至接地GND的实施例。例如，这样的钳位电路422可以包括连接在节点S与接地GND之间的电子开关，诸如n沟道FET。因此，本实施例可以确保节点S连接至接地GND，与节点T1是连接至接地或是浮置这样的事实无关。
在所考虑的实施例中，控制电路410包括三个子电路：
-第一电路412，被配置为当信号SET指示开关400必须闭合(例如当信号SET为高)时，也即当晶体管SW1和SW2必须闭合时，对节点G与节点S之间的栅极-源极电容CGS充电；
-第二电路414，被配置为当信号RESET指示开关400必须断开(例如当信号RESET为高)时，也即当晶体管SW1和SW2必须断开时，使节点G与节点S之间的栅极-源极电容CGS放电；以及
-第三电路416，被配置为当信号SET和RESET指示开关400的状态应当被维持(例如当信号SET和RESET为低)并且驱动信号TX被激活时维持开关400的状态。
图8示出了电路412的可能实施例。
通常，如前所述，当信号SET指示开关400必须闭合(例如当信号SET为高)时，电路412应当对栅极-源极电容CGS充电。
此外，如上所述，生成信号SET和RESET的外部控制电路(例如控制电路102)确保信号SET在施加给端子T1的驱动信号TX被去激活时试图闭合开关400。
在所考虑的实施例中，为了接通开关400，节点T1、T2和S中的至少一个应当连接至接地GND。如上所述，这可以直接由信号生成电路100(例如脉冲器电路104)和/或由开关400中的钳位电路420/422和/或由连接至节点T2的类似钳位电路来确保。
例如在所考虑的实施例中，使用钳位电路420。例如在所考虑的实施例中，钳位电路420包括诸如n沟道FET的电子开关4202以及串联连接在端子T1与接地GND之间的二极管4204。
具体而言，在所考虑的实施例中，晶体管4202的源极连接(例如直接连接)至接地GND，晶体管4202的漏极连接(例如直接连接)至二极管4204的阴极，二极管4204的阳极连接(例如直接连接)至端子T1，即晶体管SW1的漏极。因此，当对晶体管4202的栅极施加正电压时，晶体管4202将闭合(即导通)，并且端子T1将短接至接地GND。相反，二极管4204可用于确保在对端子T1施加负电压时晶体管4202的体二极管不导通。在例如可能仅仅对端子T1施加正电压的情况下，该二极管4204完全是可选的。
在所考虑的实施例中，当信号SET指示开关400应当闭合时，例如当信号SET为高时，开关4202闭合。
在各种实施例中，二极管4204是有源二极管。通常，有源二极管意味着二极管通过FET实现，其中FET的体二极管用作二极管。实际上在这种情况下，FET可以由相应的控制信号驱动。在这种情况下，FET在相应的控制信号具有第一逻辑值时表现为短接电路，或者在控制信号具有第二逻辑值时表现为二极管。例如在所考虑的实施例中，这样的FET可以通过信号SET驱动，以便将节点T1拉至接地，而在二极管4204处不存在通常的约0.7V的电压降。相反，当信号SET为低时，FET的行为与二极管4204完全一样，并且阻断节点T1处的负电压。
如前所述，类似的钳位电路也可以用于用来将节点S连接至接地的钳位电路422(参见图7)，例如通过将二极管4204的阳极连接(例如直接连接)至节点S。
因此，对节点G施加的低电压(例如介于1.5V与5V之间，例如3.0V或3.3V)足以接通晶体管SW1和SW2。
例如在所考虑的实施例中，电路412为此包括电子开关4122(例如p沟道FET)以及串联连接在节点G与正电源电压VDDP(例如3.3V)之间的二极管4124。具体而言，在所考虑的实施例中，晶体管4122的源极连接(例如直接连接)至电源电压VDDP，晶体管4122的漏极连接(例如直接连接)至二极管4124的阴极。因此，当对晶体管4122的栅极施加正电压时，晶体管4122将断开，并且节点G将浮置。相反，节点G将连接至电源电压VDDP，并且由于节点S与接地的连接，节点G将被充电，例如实质上充电到VDDP(忽略二极管4124)。实际上，优选地，当信号SET指示开关400应当闭合时，二极管4124也是根据信号SET被驱动的有源二极管，即二极管4124表现为短接电路。
因此在所考虑的实施例中，当信号SET指示开关400应闭合(例如当信号SET为高)时，开关4122应当闭合。例如，考虑到信号SET的示例性逻辑值以及p沟道FET的相反操作，晶体管4122的栅极可以通过反相形式的信号SET来驱动。例如在所考虑的实施例中，在端子SET与晶体管4122的栅极之间插入反相器4126。
相反，图9示出了电路414的实施例，该电路被配置为在信号RESET指示开关400应当断开(例如当信号RESET为高)时使节点G放电。
同样，如前所述，生成信号SET和RESET的外部控制电路确保当施加给节点T1的驱动信号TX被去激活时，信号RESET试图闭合开关400。
在所考虑的实施例中，为了切断开关400，节点T1和/或节点S应当连接至接地GND。如上所述，这可以直接由信号生成电路100和/或由开关400中的钳位电路420/422确保。
例如，在图9中使用了已经在图8中示出的相同的钳位电路420。然而在这种情况下，当信号RESET指示开关400应当被断开时，钳位电路420也应当是有效的。因此，可以例如通过在输入处接收信号SET和RESET的OR门来驱动晶体管4222的栅极。
在所考虑的实施例中，用于使节点G放电的电路414通过钳位电路来实现，该钳位电路包括电子开关4142(诸如n沟道FET)以及串联连接在节点G与节点S之间的二极管4144，该二极管优选为通过信号RESET驱动的有源二极管。具体而言，在所考虑的实施例中，晶体管4142的源极连接(例如直接连接)至节点S，晶体管4142的漏极连接(例如直接连接)至二极管4144的阴极，并且二极管4144的阳极连接(例如直接连接)至节点G。因此，当对晶体管4142的栅极施加正电压时，晶体管4142将闭合，并且节点G连接至节点S。例如，考虑到信号RESET的示例性逻辑电平，晶体管4142的栅极可以直接由信号RESET驱动。
因此，当对晶体管4142的栅极施加正电压时，晶体管4142将闭合，并且节点G将连接至节点S，并且节点G将放电。考虑到节点S与接地的连接，节点G将因此放电到实质上0V(再次忽略二极管4144，其优选为有源二极管)。
发明人已经观察到，该电压电平可能不够，因为注入到节点G中的电荷仍然可以使栅极-源极电压VGS增加到晶体管SW1和SW2的阈值电压以上，从而闭合开关400。
图10在这方面示出了电路414的可替换实施例，其中产生负栅极-源极电压VGS。
在所考虑的实施例中，电路414包括两个子电路414a和414b。
具体而言，第一子电路414a被配置为当信号RESET指示开关400应当断开时对节点S施加正电压。例如在所考虑的实施例中，电路414a具有与参照图8描述的电路412相同的架构，唯一的区别是电路连接至节点S而非节点G。具体而言，在所考虑的实施例中，电子开关4146(诸如p沟道FET)和二极管4148(优选为通过信号RESET驱动的有源二极管)串联连接在正电源电压(例如VDDP)与节点S之间，其中晶体管4146的栅极根据信号RESET被驱动。例如在所考虑的实施例中，使用反相器4150产生施加给晶体管4146栅极的驱动信号，即当信号RESET为高时，电源电压VDDP被施加给节点S。
相反，当信号RESET指示开关400应当断开时，第二电路414b用于将节点G连接至接地。例如在所考虑的实施例中，电路414a具有与参照图8描述的钳位电路420相同的架构，唯一的区别是电路连接至节点G而非端子T1。具体而言，在所考虑的实施例中，电子开关4152(诸如n沟道FET)和二极管4154(优选为通过信号RESET驱动的有源二极管)连接在节点G与接地GND之间，其中晶体管4152的栅极根据信号RESET被驱动。例如在所考虑的实施例中，信号RESET直接施加给晶体管4152的栅极，即当信号RESET为高时，节点G连接至接地。
因此，在本实施例中，当信号RESET指示开关400应当断开时，将产生负栅极-源极电压VGS(近似-VDDP)。
如图11所示，总体上，电路414可以包括两个子电路：
-第一子电路414a，被配置为当信号RESET指示开关400应当断开时，选择性地对节点S施加第一电压VDDP；以及
-第二子电路414b，被配置为当信号RESET指示开关400应当断开时，选择性地对节点G施加第二电压VDDN.
在图9所示的实施例中，电压VDDP和VDDN是相同的，并且栅极-源极电压为0V。
相反，在图10所示的实施例中，电压VDDP大于电压VDDN，从而产生负栅极-源极电压：
VGS＝VDDN-VDDP。
通常，如图12所示，相反的行为可以用于电路412，即电路412可以因此包括两个子电路：
-第一子电路412a，被配置为当信号SET指示开关400应当闭合时，选择性地对节点G施加第一电压VDDP；以及
-第二子电路412b，被配置为当信号SET指示开关400应当闭合时，选择性地对节点S施加第二电压VDDN。
具体而言，第二子电路412b可以将第二电压VDDN施加给节点S：
-直接地，例如参照钳位电路422(表示图7中的电路412b)所示，或者
-通过端子T1(或T2)而间接地，例如参照钳位电路420(表示图6和图8中的电路412b)所示，
通常，电压VDDP应当大于电压VDDN，从而产生正栅极-源极电压：
VGS＝VDDP-VDDN。
例如在图6、图7和图8所示的实施例中，电压VDDN实际上对应于接地GND，并且VGS＝VDDP。
通常，电路412和414也可以以不同的电压VDDP和VDDN操作。
因此，在先前实施例中，当信号SET具有指示开关400必须闭合的第一逻辑值(例如高)时，电路412对栅极-源极电容CGS充电并且产生正栅极-源极电压VGS。相反，当信号RESET具有指示开关400必须被断开的第一逻辑值(例如高)时，电路414使栅极-源极电容CGS放电并且产生负栅极-源极电压VGS。
因此，栅极-源极电压VGS可以具有两个电平：
-正电压(开关400闭合)，或者
-零电压或优选为负电压(开关400断开)
最后，当信号SET和RESET具有第二逻辑值(例如都为低)时，节点G断连，即不连接至电源电压。
因此，当信号SET和RESET具有第二逻辑值(例如低)时，栅极-源极电容将由于泄漏和/或与寄生电容共享的电荷而放电。此外，正电荷和负电荷可以通过开关SW1和SW2的栅极-漏极电容注入到栅极节点G中。
因此，在多个实施例中，电路410还包括整流电路416，该整流电路被配置为将电荷注入到栅极节点G中，以便由于节点T1和/或T2处的振荡而保持开关400的状态。
图13在这方面示出了整流电路416a的第一实施例。
具体而言，在所考虑的实施例中，整流电路416a包括两个分支以及被配置为将这些分支中的一个连接在节点G与节点S之间的电子开关4166。
具体而言，每个分支包括串联连接的两个二极管，即用于第一分支的二极管41621和41641以及用于第二分支的二极管41622和41642。
通常，还可以将更多二极管的串联连接用于二极管4162和4164。
更具体而言，在所考虑的实施例中，二极管41641的阴极连接(例如直接连接)至节点G，二极管41641的阳极连接(例如直接连接)至二极管41621的阴极，并且二极管41641连接至开关4166且可以因此选择性地连接至节点S。相反，二极管41622的阳极连接(例如直接连接)至节点G，二极管41622的阴极连接(例如直接连接)至二极管41642的阳极，并且二极管41642的阴极连接至开关4166且可以因此选择性地连接至节点S。
因此，第一分支定义从节点S到节点G的导电路径(其中相反方向被阻断，即不导通)，并且第二分支限定从节点G到节点S的导电路径(其中相反方向被阻断)，其中分支中的一个可以通过开关4166选择性地激活。
此外在所考虑的实施例中，开关4166根据开关400的状态(开/关)被驱动，例如根据信号SET/RESET或栅极-源极电压VGS被驱动：
-当开关400闭合(高栅极-源极电压VGS)时，二极管41621和41641连接在节点G与节点S之间；并且
-当开关400断开(低栅极-源极电压VGS)时，二极管41622和41642连接在节点S与节点G之间。
通常，寄生电容CP1将与二极管41621和41641之间的节点相关联，而寄生电容CP2将与二极管41622和41642之间的节点相关联。优选地，这些电容在开关400的设计工艺期间随意(voluntarily)增大，并且可以例如介于100fF(毫微法)与几个pF(皮法)之间。
因此，如图14a所示，当开关400闭合(ON)时，端子T1(或T2)处的正转变可以通过二极管41621部分地转移至电容CP1，从而将电容CP1充电到近似于节点T1处的电压。例如，假设二极管41621的正向电压为0.7V，则对于节点T1处的最大电压100V，电容CP1将被充电至近似99.3V。相反，节点G将具有较高的电压，例如103.3V，这是因为栅极-源极电容CGS保持电压差。因此，在该阶段期间，二极管41641阻断节点G对电容CP1的放电。此外，包括二极管41622和41642的第二分支也通过开关4166而断连。
相反，如图14b所示，当发生负转变时，节点G处的电压将降低。例如，假设节点T1处的最小电压为0V，则节点G处的电压将降低到例如3.3V。因此，二极管41641将变为导通，并且电容CP1处的电荷将部分地转移至节点G，从而对栅极-源极电容CGS充电。
相反，如图15a和图15b所示，当开关400断开(OFF)时，相反的行为可以用于通过第二分支(即二极管41622和41642)对栅极-源极电容CGS放电。
具体而言，如图15a所示，当开关400断开(OFF)时，端子T1处的负转变可以用于通过二极管41642对电容CP2放电。
相反，如图15b所示，当发生正转变时，节点G处的电压将增加，并且二极管41622将变为导通，从而使栅极-源极电容CGS对电容CP2放电。
图16示出了整流电路416b的第二实施例，其中开关4166通过两个FET 4168和4170实现。
具体而言，在所考虑的实施例中，二极管41622/41642和p沟道FET 4168串联连接在节点G与节点S之间，而二极管41621/41641和n沟道FET 4170串联连接在节点S与节点G之间。
具体而言，在所考虑的实施例中，二极管41622的阳极连接至节点G，二极管41622的阴极连接至二极管41642的阳极，并且p沟道FET 4168用于选择性地将二极管41642的阴极连接至节点S。在所考虑的实施例中，晶体管4168的栅极连接至节点G。
相反，二极管41641的阴极连接至节点G，二极管41641的阳极连接至二极管41621的阴极，并且n沟道FET 4170用于选择性地将二极管41621的阳极连接至节点S。在所考虑的实施例中，晶体管4170的栅极连接至节点G。为了简便起见，图中省略了电容CP1和CP2。
因此，在这种情况下，二极管41621/41641和41622/41642分别表示可以选择性使能的两个相反的导电路径。
因此，当栅极-源极电压VGS大于晶体管4168和4170的阈值电压VTH时(参见图17a)，晶体管4168断开，并且晶体管4170闭合，即只有二极管41621和41641连接在节点S与节点G之间，从而仅允许节点G的充电。相反，当栅极-源极电压VGS小于晶体管4168和4170的阈值电压VTH时(参见图17b)，晶体管4168闭合并且晶体管4170断开，即只有二极管41622和41642连接在节点G与节点S之间，从而仅允许节点G的放电。
图18示出了整流电路416c的另一实施例。
具体而言，在所考虑的实施例中，整流电路416c包括单个分支，该分支包括级联连接的两个(或更多个)二极管4162和4164，即二极管4164的阳极连接至二极管4162的阴极，其中电容CP与两个二极管4162和4164之间的中间点相关联。
在所考虑的实施例中，整流电路416c还包括开关装置，该开关装置被配置为：
-将二极管4162的阳极连接至节点G，并且将二极管4164的阴极连接至节点S，从而允许栅极-源极电容CGS的放电，或者
-将二极管4162的阳极连接至节点S，并且将二极管4164的阴极连接至节点G，从而允许栅极-源极电容CGS的充电。
例如在所考虑的实施例中，两个p沟道晶体管4168和4172串联连接在节点G与节点S之间，其中两个晶体管的体二极管相反并且指向晶体管4168和4172之间的中间点。类似地，在所考虑的实施例中，两个n沟道晶体管4170和4174串联连接在节点G与节点S之间，其中两个晶体管的体二极管相反并指向晶体管4170和4174之间的中间点。
在所考虑的实施例中，二极管4162的阳极连接(例如直接连接)至晶体管4170和4174之间的中间点，并且二极管4164的阴极连接(例如直接连接)至晶体管4168和4172之间的中间点。
在所考虑的实施例中，晶体管4168和4170的栅极连接至节点G，并且晶体管4172和4174的栅极连接至节点S。因此，当栅极-源极电压VGS大于晶体管的阈值电压VTH时(参见图19a)，晶体管4168和4174断开并且晶体管4170和4172闭合，即二极管4162和4164连接在节点S与节点G之间，从而仅允许节点G的充电。相反，当源极-栅极电压VSG＝-VGS大于晶体管的阈值电压VTH(即VGS<-VTH)时(参见图19b)，晶体管4168和4174闭合并且晶体管4170和4172断开，即二极管4162和4164连接在节点G与节点S之间，从而仅允许节点G的放电。通常，晶体管4168、4170、4172和4174也可以根据信号SET和RESET被驱动，以便实现实质上相似的操作。
因此，在所考虑的实施例中，整流电路416a、416b和416c被配置为：
-当开关400接通时，即当栅极-源极电压VGS为高时：
a)当对节点T1施加正转变时，将电荷从节点S转移至电容CP/CP1，同时抑制电荷从节点G转移至电容CP/CP1，以及
b)当对节点T1施加负转变时，将电荷从电容CP/CP1转移至节点G；以及
-当开关400断开时，即当栅极-源极电压VGS为低时：
a)当对节点T1施加负转变时，将电荷从电容CP/CP2转移至节点S，同时抑制电荷从节点G转移至电容CP/CP2，以及
b)当对节点T1施加正转变时，将电荷从节点G转移至电容CP/CP2。
具体而言，在整流电路416a、416b和416c中，这是通过开关装置实现的，开关装置被配置为：
a)当开关400导通时，即当栅极-源极电压VGS为高时，将两个二极管4162和4164连接在节点G与节点S之间，其中二极管4162和4164级联连接(即第二二极管4164的阳极连接至第一二极管4162的阴极)，并且其中电容CP/CP1与二极管4162/4164之间的中间点相关联，以使得产生仅允许电流从节点S流向节点G的导电路径，以及
b)当开关400断开时，即当栅极-源极电压VGS为低时，将两个二极管4162和4164连接在节点S与节点G之间，其中二极管4162和4164级联连接(即第二二极管4164的阳极连接至第一二极管4162的阴极)，并且其中电容CP/CP2与二极管4162/4164之间的中间点相关联，以使得产生仅允许电流从节点G流向节点S的导电路径。
在所考虑的实施例中，整流电路414a和414b使用两个单独的分支以及被配置为使能这些分支中的一个的开关装置(4166或4168/4170)。相反，整流电路414c包括单个分支以及被配置为改变该分支在节点G与节点S之间的定向的开关装置(4168-4174)。
图20示出了另一个实施例，强调了设定电路412a和复位电路414b并非必然如图11和图12所示直接连接至节点G。在这点上不再重复电路412b和414a的连接，并且为此目的可以参考图8至图12。
具体而言，在所考虑的实施例中，电路412a和414b连接至二极管4162和4164之间的中间点。
因此，如图21a所示，当开关必须闭合(其中信号SET被例如设定为高)时，电路412a将对二极管4164的阳极施加正电压。在栅极-源极电压VGS为低的情况下，该正电压将接通晶体管4172，并且节点G将被充电。为此，二极管4164也可以是通过信号SET驱动的有源二极管。
相反，如图21b所示，当开关必须闭合(其中信号RESET被例如设定为高)时，电路414b将优选地对二极管4162的阴极施加负电压。在栅极-源极电压VGS为高的情况下，该负电压将接通晶体管4174，并且节点G将被放电。为此，二极管4162也可以是通过信号RESET驱动的有源二极管。
相同的解决方案也可以用在图13所示的电路416a中。例如，电路412a可以连接至二极管41641(可能是通过信号SET驱动的有源二极管)的阳极，并且电路414b可以连接至二极管41622(可能是通过信号RESET驱动的有源二极管)的阴极。
上述实施例具有的优点在于，有源二极管4124、4164/41641、4154和4162/41622优选地是例如通过具有复杂结构和高寄生电容的功率MOSFET实现的高电压有源二极管，从而在二极管之间的中间点处自动产生高寄生电容CP/CP1/CP2。
当然，在不损害本公开原理的情况下，结构和实施例的细节可以相对于在本文中完全以实例的方式描述和示出的内容而广泛地变化，而不偏离本公开的范围。例如，尽管前面的解决方案已经就n沟道晶体管SW1和SW2进行了描述，然而也可以例如通过将信号SET和RESET交换而使用p沟道晶体管。
上述各种实施例可以组合以提供其他实施例。根据上述详细描述，可以对这些实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应被解释为将权利要求限制于在说明书和权利要求中公开的具体实施例，而是应当被解释为包括这些权利要求所赋予的所有可能实施例以及等同物的全部范围。因此，权利要求不受本公开限制。

Claims (20)

1.一种开关电路，包括：
串联连接在两个端子之间的第一晶体管和第二晶体管，其中所述第一晶体管和所述第二晶体管包括连接至公共控制节点的相应控制端子，其中在所述公共控制节点与位于所述第一晶体管和所述第二晶体管之间的中间点之间连接有电容，其中所述第一晶体管和所述第二晶体管根据所述电容处的电压而变为导通或不导通；以及
控制电路，包括：
第一电路，被配置为根据第一控制信号对所述电容充电，以及
第二电路，被配置为根据第二控制信号使所述电容放电；
第三电路，包括多个二极管和至少一个开关，所述至少一个开关被配置为使得：
当所述电容处的电压大于给定阈值时，在所述中间点与所述公共控制节点之间级联连接两个二极管，从而使得电流能够从所述中间点流向所述公共控制节点，以及
当所述电容处的电压小于所述给定阈值时，在所述公共控制节点与所述中间点之间串联连接两个二极管，从而使得电流能够从所述公共控制节点流向所述中间点。
2.根据权利要求1所述的开关电路，其中，所述第一晶体管和所述第二晶体管是n沟道场效应晶体管，其中所述第一控制信号指示所述第一晶体管和所述第二晶体管应当导通，并且所述第二控制信号指示所述第一晶体管和所述第二晶体管应当非导通。
3.根据权利要求2所述的开关电路，其中，所述第三电路包括：
第一分支，包括级联连接的第一二极管和第二二极管，
第二分支，包括级联连接的第三二极管和第四二极管，以及
至少一个开关，被配置为选择性地将所述第一分支或所述第二分支连接在所述公共控制节点与所述中间点之间。
4.根据权利要求3所述的开关电路，其中，所述至少一个开关根据所述电容处的电压被驱动。
5.根据权利要求4所述的开关电路，其中，所述至少一个开关包括：
与所述第一分支串联连接在所述中间点和所述公共控制节点之间的n沟道场效应晶体管，其中所述n沟道场效应晶体管的栅极连接至所述公共控制节点，以及
与所述第二分支串联连接在所述公共控制节点和所述中间点之间的p沟道场效应晶体管，其中所述p沟道场效应晶体管的栅极连接至所述公共控制节点。
6.根据权利要求1所述的开关电路，其中，所述第三电路包括：
串联连接在所述公共控制节点与所述中间点之间的第一n沟道场效应晶体管和第二n沟道场效应晶体管，以及
串联连接在所述公共控制节点与所述中间点之间的第一p沟道场效应晶体管和第二p沟道场效应晶体管，以及
级联连接的第一二极管和第二二极管，其中所述第一二极管的阳极连接至所述第一n沟道场效应晶体管与所述第二n沟道场效应晶体管之间的中间点，并且所述第二二极管的阴极连接至所述第一p沟道场效应晶体管与所述第二p沟道场效应晶体管之间的中间点。
7.根据权利要求6所述的开关电路，其中：
所述第一n沟道场效应晶体管的栅极连接至所述公共控制节点，
所述第二n沟道场效应晶体管的栅极连接至所述中间点，
所述第一p沟道场效应晶体管的栅极连接至所述公共控制节点，并且
所述第二n沟道场效应晶体管的栅极连接至所述中间点。
8.根据权利要求7所述的开关电路，其中，所述第一电路包括：
第一子电路，被配置为选择性地对所述公共控制节点施加第一电压，以及
第二子电路，被配置为选择性地对所述中间点施加第二电压，所述第一电压大于所述第二电压。
9.根据权利要求8所述的开关电路，其中，所述第二电路包括：
第一子电路，被配置为选择性地对所述中间点施加第一电压，以及
第二子电路，被配置为选择性地对所述公共控制节点施加第二电压，所述第一电压等于或大于所述第二电压。
10.根据权利要求9所述的开关电路，其中，所述第一电路的所述第一子电路和/或所述第二电路的所述第二子电路连接至所述第一二极管与所述第二二极管之间的中间点。
11.一种切换高电压信号的方法，包括：
对输入节点施加振荡高电压驱动信号；
通过两个串联连接的晶体管将所述高电压驱动信号耦合到输出节点，所述串联连接的晶体管具有公共控制节点以及耦合在所述输入节点与所述输出节点之间的信号节点，其中在所述串联连接的晶体管的所述信号节点的互连处限定中间节点；
在所述公共控制节点与所述中间节点之间耦合多个串联连接的二极管，以响应于所述输入节点上的所述高电压驱动信号从第一电平到第二电平的转变而提供从所述中间节点到所述公共控制节点的电流，在所述公共控制节点和所述中间节点两端的电压超过所述串联连接的晶体管的阈值电压的情况下发生所述输入节点上的所述高电压驱动信号从第一电平到第二电平的转变；以及
在所述公共控制节点与所述中间节点之间耦合多个串联连接的二极管，以响应于所述高电压驱动信号从所述第二电平到所述第一电平的转变而提供从所述公共控制节点到所述中间节点的电流，在所述公共控制节点和所述中间节点两端的电压小于所述串联连接的晶体管的阈值电压的情况下发生所述高电压驱动信号从所述第二电平到所述第一电平的转变。
12.根据权利要求11所述的方法，其中，在所述公共控制节点与所述中间节点之间耦合多个串联连接的二极管包括：
在所述公共控制节点与所述中间节点之间耦合第一二极管和第二二极管；以及
对限定在所述第一二极管与所述第二二极管之间的寄生中间节点的寄生电容充电。
13.根据权利要求12所述的方法，其中，对限定在所述第一二极管与所述第二二极管之间的寄生中间节点的寄生电容充电包括：响应于所述高电压驱动信号在所述公共控制节点和所述中间节点两端的阈值电压超过所述串联连接的晶体管的阈值电压时发生转变而对所述寄生电容充电，以防止电流从所述公共控制节点流向所述中间节点。
14.根据权利要求13所述的方法，其中，对限定在所述第一二极管与所述第二二极管之间的寄生中间节点的寄生电容充电包括：响应于所述高电压驱动信号在所述公共控制节点和所述中间节点两端的阈值电压小于所述串联连接的晶体管的阈值电压时发生转变而对所述寄生电容充电，以防止电流从所述中间节点流向所述公共控制节点。
15.一种电子系统，包括：
至少一个换能器；
信号生成电路；
分析电路；以及
集成电路，包括耦合在所述至少一个换能器与所述分析和信号生成电路之间的开关电路，所述开关电路包括：
第一晶体管和第二晶体管，串联耦合在输入节点与输出节点之间，所述第一晶体管和所述第二晶体管中的每一个具有耦合到公共控制节点的控制节点并且具有耦合到中间节点的第一信号节点，所述第一晶体管的第二信号节点耦合到所述输入节点，并且所述第二晶体管的第二信号节点耦合到所述输出节点；以及
控制电路，耦合到所述公共控制节点和所述中间节点，并且被配置为接收指示所述第一晶体管和所述第二晶体管是导通的控制信号以闭合所述开关电路还是指示所述第一晶体管和所述第二晶体管是非导通的控制信号以断开所述开关电路，所述控制电路包括被配置为耦合在所述公共控制节点与所述中间节点之间的多个二极管，以响应于所述输入节点上的驱动信号从第一电平到第二电平的转变而提供从所述中间节点到所述公共控制节点的电流，在所述公共控制节点和所述中间节点两端的电压超过所述第一晶体管和所述第二晶体管的阈值电压的情况下发生所述输入节点上的所述驱动信号从第一电平到第二电平的转变，并且所述控制电路包括被配置为耦合在所述公共控制节点与所述中间节点之间的多个二极管，以响应于所述输入节点上的驱动信号从所述第二电平到所述第一电平的转变而提供从所述公共控制节点到所述中间节点的电流，在所述公共控制节点和所述中间节点两端的电压超过所述第一晶体管和所述第二晶体管的阈值电压的情况下发生所述输入节点上的所述驱动信号从所述第二电平到所述第一电平的转变。
16.根据权利要求15所述的电子系统，其中，所述电子系统包括回波描记系统，并且所述信号生成电路包括脉冲器电路，并且其中所述至少一个换能器包括电容式微加工超声换能器或压电换能器的阵列。
17.根据权利要求16所述的电子系统，其中，所述第一晶体管和所述第二晶体管中的每一个包括具有耦合到所述中间节点的源极节点并且具有耦合到所述公共控制节点的栅极节点的n沟道场效应晶体管，并且所述第一晶体管的漏极耦合到所述输入节点且所述第二晶体管的漏极耦合到所述输出节点。
18.根据权利要求17所述的电子系统，其中，所述多个二极管包括第一串联耦合的二极管和第二串联耦合的二极管，在所述第一串联耦合的二极管与所述第二串联耦合的二极管之间限定第一寄生中间节点，所述第一寄生中间节点具有寄生电容，该寄生电容被充电以响应于所述驱动信号在所述公共控制节点和所述中间节点两端的电压超过所述第一晶体管和所述第二晶体管的所述阈值电压的情况下发生转变来防止电流从所述公共控制节点流向所述中间节点。
19.根据权利要求18所述的电子系统，其中，所述多个二极管包括第三串联耦合的二极管和第四串联耦合的二极管，在所述第三串联耦合的二极管与所述第四串联耦合的二极管之间限定第二寄生中间节点，所述第二寄生中间节点具有寄生电容，该寄生电容被充电以响应于所述驱动信号在所述公共控制节点和所述中间节点两端的电压小于所述第一晶体管和所述第二晶体管的所述阈值电压的情况下发生转变来防止电流从所述中间节点流向所述公共控制节点。
20.根据权利要求15所述的电子系统，其中，所述多个二极管中的每一个包括有源二极管。
CN201611263113.6A 2016-04-26 2016-12-30 开关电路、相关方法和集成电路 Active CN107317573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITUA2016A002889A ITUA20162889A1 (it) 2016-04-26 2016-04-26 Circuito di commutazione, relativo procedimento e circuito integrato
IT102016000042510 2016-04-26

Publications (2)

Publication Number Publication Date
CN107317573A CN107317573A (zh) 2017-11-03
CN107317573B true CN107317573B (zh) 2021-05-07

Family

ID=56555618

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611263113.6A Active CN107317573B (zh) 2016-04-26 2016-12-30 开关电路、相关方法和集成电路
CN201621483759.0U Withdrawn - After Issue CN206341198U (zh) 2016-04-26 2016-12-30 开关电路和电子系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201621483759.0U Withdrawn - After Issue CN206341198U (zh) 2016-04-26 2016-12-30 开关电路和电子系统

Country Status (3)

Country Link
US (1) US10177759B2 (zh)
CN (2) CN107317573B (zh)
IT (1) ITUA20162889A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUA20162889A1 (it) * 2016-04-26 2017-10-26 St Microelectronics Srl Circuito di commutazione, relativo procedimento e circuito integrato
TWI646779B (zh) * 2017-07-21 2019-01-01 義隆電子股份有限公司 重置信號的處理電路
CN108336988B (zh) * 2018-03-07 2022-01-25 中科德诺微电子(深圳)有限公司 一种mos开关的负压驱动电路
US11607199B2 (en) * 2018-11-20 2023-03-21 Siemens Medical Solutions Usa, Inc. Switched capacitor for elasticity mode imaging with ultrasound
US11888509B2 (en) * 2018-12-28 2024-01-30 Texas Instruments Incorporated Ultrasound transmit-receive switch with combined transmit-receive and return-to-zero path
CN110959193B (zh) * 2019-02-21 2023-09-05 深圳市汇顶科技股份有限公司 具有低阈值电压和高击穿电压的二极管
US11246568B2 (en) 2019-04-25 2022-02-15 Shenzhen Dansha Technology Co., Ltd. 3D ultrasound imaging system
GB2583358B (en) * 2019-04-25 2021-09-01 Shenzhen Dansha Tech Co Ltd 3D ultrasound imaging system
FR3095560B1 (fr) * 2019-04-26 2021-12-03 St Microelectronics Rousset Association de transistors en série
US11075661B1 (en) * 2020-03-03 2021-07-27 Psemi Corporation Method and apparatus to optimize power clamping
EP4159541A4 (en) * 2020-06-18 2023-07-05 Huawei Technologies Co., Ltd. VEHICLE MOUNTED DRIVE CIRCUIT, VEHICLE MOUNTED DRIVE CHIP, VEHICLE MOUNTED DRIVE DEVICE AND ELECTRONIC DEVICE
CN114189218B (zh) * 2020-09-15 2022-08-12 荣耀终端有限公司 控制电路和终端
US11504093B2 (en) * 2021-01-22 2022-11-22 Exo Imaging, Inc. Equalization for matrix based line imagers for ultrasound imaging systems
US11742848B1 (en) * 2022-02-16 2023-08-29 Psemi Corporation High-voltage transmission gate architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992523A (zh) * 2005-12-28 2007-07-04 松下电器产业株式会社 开关电路和二极管
CN102811042A (zh) * 2011-05-31 2012-12-05 英飞凌科技奥地利有限公司 具有可调晶体管元件的电路布置
CN103888119A (zh) * 2012-12-21 2014-06-25 三星电机株式会社 射频开关电路
CN206341198U (zh) * 2016-04-26 2017-07-18 意法半导体股份有限公司 开关电路和电子系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327543B2 (en) * 2002-10-09 2008-02-05 Siemens Aktiengesellschaft Method and device for switching a semi-conductor circuit breaker
US6836159B2 (en) 2003-03-06 2004-12-28 General Electric Company Integrated high-voltage switching circuit for ultrasound transducer array
US8176787B2 (en) 2008-12-17 2012-05-15 General Electric Company Systems and methods for operating a two-dimensional transducer array
CN106027014B (zh) * 2012-05-11 2019-10-01 意法半导体研发(深圳)有限公司 用于功率驱动器电路应用的电流斜率控制方法和装置
US9178507B2 (en) * 2012-11-28 2015-11-03 Analog Devices, Inc. Apparatus and methods for ultrasound transmit switching
JP6167914B2 (ja) * 2013-03-29 2017-07-26 株式会社ソシオネクスト 出力回路
JP6563180B2 (ja) * 2014-08-07 2019-08-21 エイブリック株式会社 半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992523A (zh) * 2005-12-28 2007-07-04 松下电器产业株式会社 开关电路和二极管
CN102811042A (zh) * 2011-05-31 2012-12-05 英飞凌科技奥地利有限公司 具有可调晶体管元件的电路布置
CN103888119A (zh) * 2012-12-21 2014-06-25 三星电机株式会社 射频开关电路
CN206341198U (zh) * 2016-04-26 2017-07-18 意法半导体股份有限公司 开关电路和电子系统

Also Published As

Publication number Publication date
CN107317573A (zh) 2017-11-03
CN206341198U (zh) 2017-07-18
US20170310320A1 (en) 2017-10-26
ITUA20162889A1 (it) 2017-10-26
US10177759B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
CN107317573B (zh) 开关电路、相关方法和集成电路
US20220099815A1 (en) Multi-level pulser and related apparatus and methods
US9531368B2 (en) Semiconductor switch circuit, signal processing apparatus, and ultrasound diagnostic apparatus
US9455693B2 (en) Switching circuit for a transmission channel for ultrasound applications, transmission channel and process for driving a switching circuit
US8648629B2 (en) Transmission channel for ultrasound applications
US10211826B2 (en) Electronic switch, and corresponding device and method
US9455711B2 (en) Semiconductor integrated circuit device
US20100041997A1 (en) Ultrasonic imaging apparatus
US10171072B2 (en) Optimized CMOS analog switch
KR20170084243A (ko) 스캔 구동회로
US10730073B2 (en) Electronic circuit, corresponding ultrasound apparatus and method
US8947150B2 (en) High-voltage multi-level shifter for ultrasound applications and transmit/receive channel for ultrasound applications using said level shifter
US7319347B2 (en) Bidirectional high voltage switching device and energy recovery circuit having the same
TWI596358B (zh) 高電壓類比開關
US9886940B2 (en) Transmit/receive channel for ultrasound applications
US20130049847A1 (en) Bootstrapping techniques for control of cmos transistor switches
US10213188B2 (en) High voltage switching circuit and ultrasound probe
EP3723287A1 (en) Ultrasound transducer driver circuit
EP2489126A1 (en) High voltage switch configuration
US10715138B1 (en) Open drain driver circuit
US20240223164A1 (en) Circuit pre-charging
JPH02136134A (ja) 超音波診断装置
CN105450206A (zh) 高压模拟开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant