CN107315449A - 计算机设备、读取时间的方法和写入时间的方法 - Google Patents
计算机设备、读取时间的方法和写入时间的方法 Download PDFInfo
- Publication number
- CN107315449A CN107315449A CN201710515420.7A CN201710515420A CN107315449A CN 107315449 A CN107315449 A CN 107315449A CN 201710515420 A CN201710515420 A CN 201710515420A CN 107315449 A CN107315449 A CN 107315449A
- Authority
- CN
- China
- Prior art keywords
- time
- pld
- real
- rtc
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明涉及计算机领域,并公开了一种计算机设备、读取时间的方法和写入时间的方法。该计算机设备包括实时时钟(real‑time clock,RTC)和可编程式逻辑器件(programmable logic device,PLD),该PLD与该RTC连接。该PLD从该RTC获取实时时间,存储该实时时间。这样,计算机设备中需要使用该实时时间的组件可以从该PLD获取该实时时间。
Description
技术领域
本发明实施例涉及计算机领域,尤其涉及计算机设备、读取时间的方法和写入时间的方法。
背景技术
实时时钟(real-time clock,RTC)是指可以输出时间的电子设备,该电子设备可以是集成电路,也可以是时钟芯片。
计算机设备部署有RTC,该RTC为计算机设备提供精确的实时时间;计算机设备将RTC输出的实时时间作为时间基准来执行任务。
如果该计算机设备是高级精简指令集机器(Advanced RISC Machine,ARM)服务器,该ARM服务器访问RTC的架构参见图1。在ARM处理器访问RTC时,ARM处理器请求复杂可编程式逻辑器件(complex programmable logic device,CPLD)将开关101连通,这样ARM处理器可以通过开关101连通的I2C总线访问RTC,例如从RTC读取实时时间。在基板管理控制器(Baseboard Management Controller,BMC)访问RTC时,BMC请求CPLD将开关102连通,这样BMC可以通过开关102连通的I2C总线访问RTC。但是,在图1所示的架构中,RTC不能同时被ARM处理器和BMC访问,需要通过CPLD控制开关(101,102)来决定是ARM处理器或者BMC访问RTC。
发明内容
有鉴于此,本申请提供了一种计算机设备、读取时间的方法和写入时间的方法,以便通过可编程式逻辑器件(programmable logic device,PLD)提供访问实时时钟(real-time clock,RTC)的实时时间。
第一方面,本申请提供一种计算机设备,该计算机设备包括RTC和PLD。
该PLD与该RTC连接。该PLD从该RTC获取实时时间,存储该实时时间。这样,计算机设备中需要使用该实时时间的组件可以从该PLD获取该实时时间。
第一方面的一个可能设计,该PLD具有第一存储单元。该PLD将从RTC获取的实时时间存储在该第一存储单元中。
计算机设备中需要使用该实时时间的组件可以访问该PLD的第一存储单元,从该第一存储单元获取该实时时间。
第一方面的一个可能设计,该计算机设备还包括至少一个组件。该至少一个组件中的每个组件与该PLD连接。
该至少一个组件中的每个组件可以获取该PLD存储的该实时时间。该至少一个组件中的所有组件相对独立地从该PLD获取实时时间,因此,该至少一个组件中的任一组件可以在任意时间从该PLD获取该实时时间。
如果多个组件分别从该PLD获取该实时时间,由于该多个组件中的每个组件是独立地从该PLD获取该实时时间,该多个组件从该PLD获取该实时时间互不干扰,因此,该多个组件可以同时从该PLD获取该实时时间。
第一方面的一个可能设计,该至少一个组件与该PLD通过总线连接。这样,该至少一个组件可以基于该总线的总线协议从该PLD获取该实时时间。
第一方面的一个可能设计,该至少一个组件与该PLD通过局部总线(local bus)连接。这样,该至少一个组件可以基于该局部总线的总线协议从该PLD获取该实时时间。
第一方面的一个可能设计,RTC与PLD通过总线连接。这样,该PLD可以基于该总线的总线协议从该RTC获取该实时时间。
第一方面的一个可能设计,该PLD与该RTC通过连接内部集成电路I2C总线连接。这样,该PLD可以基于该I2C总线的总线协议从该RTC获取该实时时间。
第一方面的一个可能设计,该至少一个组件包括处理器或者基板管理控制器BMC。
相对于传统技术(例如图1所示的架构),处理器从PLD读取该实时时间不会受其它组件读取该实时时间的干扰,处理器在任意需要使用该实时时间时均可以从PLD读取该实时时间,从而有效保证处理器基于该实时时间执行动作。
类似地,相对于传统技术(例如图1所示的架构),BMC从PLD读取该实时时间不会受其它组件读取该实时时间的干扰,BMC在任意需要使用该实时时间时均可以从PLD读取该实时时间,从而有效保证BMC基于该实时时间管理计算机设备。
第二方面,本申请提供一种读取时间的方法,应用于第一方面或第一方面的任意可能设计提供的计算机设备。
在该方法中,由于该PLD与该RTC连接,该PLD直接从RTC获取实时时间并存储该实时时间。后续计算机设备中需要使用该实时时间的组件可以从该PLD的第一存储单元获取该实时时间,而不是直接从该RTC读取实时时间。
第二方面的一种可能设计,在该方法中,至少一个组件中的每个组件可以在任意时间从该PLD获取实时时间,在获取实时时间的过程中该PLD分别向该至少一个组件中的每个组件输出该实时时间。这样,至少一个组件可以并行从该PLD获取实时时间,甚至可以同时从该PLD获取该实时时间。
第三方面,本申请提供一种更新时间的方法,应用于第一方面或第一方面的任意可能设计提供的计算机设备。
在该更新时间的方法中,PLD从至少一个组件获取另一个时间;该PLD向该RTC写入该另一个时间,该RTC在该另一个时间的基础上实时更新该实时时间。
这样,如果需要使用该另一个时间调整实时时间,可以通过PLD向RTC写入该另一个时间。后续,RTC从该另一个时间开始实时更新实时时间。
第四方面,本申请提供一种PLC。该PLC包括执行第二方面或第二方面的任意可能设计提供的读取时间的方法的功能模块,和/或该PLC包括执行第三方面或第三方面的任意可能设计提供的更新时间的方法的功能模块。本申请对该PLC中的功能模块的划分不做限定,可以按照方法的流程步骤对应划分功能模块,也可以按照具体实现需要划分功能模块。
第五方面,提供一种计算机可读存储介质,计算机可读存储介质中存储有指令。当计算机设备中的PLD执行该指令时,该PLD执行上述第二方面或者第二方面的各种可能设计提供的读取时间的方法,或者该PLD执行上述第三方面或者第三方面的各种可能设计提供的更新时间的方法。
第六方面,提供一种计算机程序产品,该计算机程序产品包括指令,该指令存储在计算机可读存储介质中。当计算机设备中的PLD执行该指令时,该PLD执行上述第二方面或者第二方面的各种可能设计提供的读取时间的方法,或者该PLD执行上述第三方面或者第三方面的各种可能设计提供的更新时间的方法。
附图说明
图1为ARM服务器的一种系统架构示意图;
图2为本发明实施例提供的计算机设备的一种系统架构示意图;
图3为本发明实施例提供的读取时间的一种流程示意图;
图4为本发明实施例提供的读取时间的一种流程示意图;
图5为本发明实施例提供的更新时间的一种流程示意图;
图6为本发明实施例提供的PLD的一种逻辑结构示意图;
图7为本发明实施例提供的PLD的一种逻辑结构示意图;
图8为本发明实施例提供的计算机设备的一种系统架构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例提供的技术方案进行描述。
本发明实施例提供一种计算机设备;该计算机设备可以是服务器,例如高级精简指令集机器(Advanced RISC Machine,ARM)服务器;该计算机设备也可以是其他具有计算能力的设备。
参见图2,该计算机设备包括实时时钟(real-time clock,RTC)和可编程式逻辑器件(programmable logic device,PLD)。
参见图2,该RTC与该PLD连接。这样,该PLD可以从该RTC获取实时时间。
可选地,RTC与PLD通过总线连接,例如该总线可以是内部集成电路(Inter-Integrated Circuit,I2C)总线,当然,该总线也可以是其它能够实现在该RTC与该PLD之间传输数据的总线。
该PLD具有至少一个存储单元。该至少一个存储单元包括第一存储单元,该PLD将实时时间存储在该第一存储单元中。可选地,该实时时间在该第一存储单元中按照以下存储格式存储,该存储格式为年、月、日、星期、时、分、秒。
可选地,该第一存储单元可以是寄存器,也可以是其它具有存储能力的介质。例如,该第一存储单元包括7个寄存器,该7个寄存器存储该实时时间包含的年、月、日、星期、时、分、秒。
在本发明实施例中,该PLD与该RTC连接,该PLD从该RTC获取实时时间并存储该实时时间。这样,计算机设备中需要使用该实时时间的组件可以从该PLD的第一存储单元获取该实时时间。
在传统技术中,计算机设备部署有复杂可编程式逻辑器件(complexprogrammable logic device,CPLD),该CPLD可以使能计算机设备中的各组件以触发组件启动或停止工作。可选地,在本发明实施例中,图2所示的该PLD替换传统技术提供的计算机设备的CPLD,并替代该CPLD在计算机设备中所起的作用(例如使能计算机设备中的各组件以触发组件启动或停止工作);这样可以避免在计算机设备中需要同时部署具有传统功能的该CPLD和本发明实施例提供的该PLD所带来的器件浪费。可选地,在本发明实施例中,采用传统技术提供的计算机设备的CPLD实现图2所示的该PLD,包括替代该PLD实现图2所示的架构,还包括替代该PLD实现该PLD在该图2所示的架构下具有的在本发明实施例中的功能;这样可以避免在计算机设备中需要同时部署具有传统功能的该CPLD和本发明实施例提供的该PLD所带来的器件浪费。
参见图2,该计算机设备包括n个组件,n为大于或等于1的正整数。
n个组件分别与该PLD连接。图2示意了三个组件(组件1、组件2、组件n),组件1与该PLD的端口out1连接,组件2与该PLD的端口out2连接,组件n与该PLD的端口outn连接。可选地,n个组件分别通过总线与该PLD连接,该总线可以是局部总线(local bus),该总线可以是其它能够实现在该组件与该PLD之间传输数据的总线。
在n个组件分别与该PLD连接的情况下,n个组件可以分别从该PLD获取该实时时间。
举例说明,组件1为计算机设备中的处理器,该处理器可以通过端口out1访问该PLD的第一存储单元,并读取该第一存储单元存储的该实时时间。组件2为计算机设备中的基板管理控制器(Baseboard Management Controller,BMC),该BMC可以通过端口out2访问该PLD的第一存储单元,并读取该第一存储单元存储的该实时时间。
在本发明实施例中,如果多个组件分别从该PLD获取该实时时间,由于该多个组件中的每个组件是独立地从该PLD获取该实时时间,该多个组件从该PLD获取该实时时间互不干扰,因此,该多个组件可以同时从该PLD获取该实时时间,当然,该多个组件中的每个组件可以在任意时间从该PLD获取该实时时间。
另外,相对于传统技术(如图1提供的架构),本发明实施例(如图2提供的架构)省去了开关,节省了成本,并且省去了CPLD控制开关的动作,提高多个组件获取该实时时间的效率。
本发明实施例对组件从该PLD获取该实时时间的具体实现方式不做限定,下面提供举例提供两种实现方式。
第一种实现方式,组件1和组件2对应为计算机设备中的处理器和BMC,该处理器和该BMC可以分别读取PLD的第一存储单元来实现对该实时时间的获取。
第二种实现方式,组件n向该PLD请求该实时时间,该PLD从第一存储单元获取该实时时间并将获取的该实时时间向该组件n发送。
可选地,n个组件包括计算机设备中的处理器或者BMC。
处理器可以读取PLD的第一存储单元中存储的该实时时间,基于该实时时间执行动作,例如基于该实时时间分配任务和调度任务,例如基于该实时时间与其它组件进行数据交互。相对于传统技术,处理器从PLD读取该实时时间不会受其它组件读取该实时时间的干扰,处理器在任意需要使用该实时时间时均可以从PLD读取该实时时间,从而有效保证处理器基于该实时时间执行动作。
BMC可以读取PLD的第一存储单元中存储的该实时时间,基于该实时时间管理计算机设备。相对于传统技术,BMC从PLD读取该实时时间不会受其它组件读取该实时时间的干扰,BMC在任意需要使用该实时时间时均可以从PLD读取该实时时间,从而有效保证BMC基于该实时时间管理计算机设备。
下面提供一种读取时间的方法。图3示意了该读取时间的方法的流程,该方法包括步骤S301和步骤S302。
步骤S301,PLD从该RTC获取实时时间。
具体地,该PLD与该RTC连接,该PLD通过该连接从该RTC获取该实时时间。
本发明实施例对PLD从RTC获取实时时间的具体获取方式不做限定,下面具体提供两种实现方式。
第一种实现方式,该RTC生成实时时间,并将该实时时间向该PLD输出。
第二种实现方式,该RTC具有第二存储单元(例如寄存器),该第二存储单元用于存储实时时间,本发明实施例实现该第二存储单元的实现方式与本发明实施例实现第一存储单元的实现方式可以是类似的实现方式,在此不再赘述。该RTC实时更新该RTC的第二存储单元中存储的实时时间,例如按照时间步长(比如1秒)实时增加该第二存储单元中存储的实时时间;该PLD实时或者定期从该RTC的第二存储单元中读取实时时间。
步骤S302,PLD存储该实时时间。
具体地,PLD具有第一存储单元,PLD将从RTC获取的实时时间在该第一存储单元中存储。
在本发明实施例中,该PLD与该RTC连接,通过执行读取时间的方法中的步骤S301和步骤S302,该PLD可以获取并存储该RTC的实时时间,后续计算机设备中需要使用该实时时间的组件可以从该PLD的第一存储单元获取该实时时间,而不是直接从该RTC读取实时时间。
可选地,参见图4,该读取时间的方法还可以包括步骤S303。
步骤S303,组件从该PLD获取实时时间。
本发明实施例对组件从该PLD获取实时时间的具体获取方式不做限定,下面具体提供两种实现方式。
第一种实现方式,组件直接访问该PLD的第一存储单元,从该第一存储单元中读取实时时间,在读取过程中,该PLD将该第一存储单元存储的实时时间向该组件输出。
第二种实现方式,组件向该PLD请求最新的实时时间,该PLD将该第一存储单元存储的实时时间向该组件输出。
在本发明实施例中,组件与该PLD连接,组件可以在任意时间从该PLD获取实时时间。如果计算机设备包括多个组件,该多个组件是分别与该PLD连接的,该多个组件都可以在任意时间从该PLD获取实时时间,该多个组件中的每个组件是独立地从该PLD获取该实时时间,该多个组件从该PLD获取该实时时间互不干扰;因此,该多个组件不但可以在任意时间从该PLD获取该实时时间,还可以同时分别从该PLD获取该实时时间。
可选地,该PLD的第一存储单元包括n个存储模块,每个存储模块可以是寄存器,也可以是其它具有存储能力的介质。
n个存储模块中的存储模块与n个组件中的组件一一对应。每个组件可以访问对应的存储模块。
在本可选实施方式中,该PLD从RTC获取实时时间,并将每次获取的实时时间同步更新至n个存储模块中的每个存储模块。n个组件中的每个组件访问n个存储模块中对应的存储模块,并从对应的存储模块获取实时时间。这样,n个组件可以独立从该PLD获取该实时时间,该多个组件从该PLD获取该实时时间互不干扰。
下面提供一种更新时间的方法。图5示意该更新时间的方法的流程,该方法包括步骤S501、步骤S502和步骤S503。
步骤S501,组件向PLD写入另一个时间。
PLD具有的至少一个存储单元包括第三存储单元。本发明实施例实现该第三存储单元的实现方式与本发明实施例实现第一存储单元的实现方式可以是类似的实现方式,在此不再赘述。
组件可以访问该PLD的该第三存储单元,向该第三存储单元写入该另一个时间;这样PLD从该组件获取到该另一个时间。
可选地,在该更新时间的方法中,组件具体为计算机设备中的处理器。这样,计算机设备中,仅处理器能通过该另一个时间更新实时时间,避免计算机设备中除处理器以外的其它组件非法更改实时时间。
举例说明,处理器运行的操作系统(operating system,OS)或者基本输入/输出系统BIOS(basic input/output system,BIOS)可以访问PLD的第三存储单元,并在该第三存储单元写入该另一个时间。
可选地,在该更新时间的方法中,如果计算机设备中的多个组件分别向该第三存储单元写入该另一个时间,则在每个时刻,只有获得授权(例如处理器对组件授权)的一个组件可以向该第三存储单元写入该另一个时间,即该多个组件不能同时向该第三存储单元写入该另一个时间,这样可以保证该另一个时间在每个时间均是唯一的。
可选地,该第三存储单元与该第一存储单元为同一个存储单元。相对于需要在PLD中配置两个存储单元(该第三存储单元和该第一存储单元),配置一个存储单元可以节省存储资源;另外,使用组件写入的该另一个时间实时更新该第一存储单元中的实时时间,能够提高处理器使用该第一存储单元中的该另一个时间来执行动作的实时性。
可选地,该第三存储单元与该第一存储单元为不同存储单元。在使用第三单元存储的该另一个时间更新RTC的过程中处理器可以使用第一存储单元的实时时间继续执行动作,保证执行动作的不间断。
可选地,该PLD向组件请求该另一个时间,该组件将该另一个时间向该PLD发送;这样PLD从该组件获取到该另一个时间。
可选地,该PLD的第三存储单元包括n个存储模块,每个存储模块可以是寄存器,也可以是其它具有存储能力的介质。
第三存储单元的n个存储模块中的存储模块与n个组件中的组件一一对应。每个组件可以访问对应的存储模块。
在本可选实施方式中,n个组件中的每个组件可以向n个存储模块中对应的存储模块写入该另一个时间。后续,PLD可以将该存储模块中的该另一个时间向RTC写入。
步骤S502,该PLD向RTC写入该另一个时间。
RTC具有第二存储单元。PLD可以访问该RTC的该第二存储单元,向该第二存储单元写入该另一个时间。
步骤S503,该RTC基于该另一个时间更新该实时时间。
具体地,该RTC在该另一个时间的基础上继续更新该第二存储单元中存储的实时时间。
举例说明,该第二存储单元中存储的未更新的实时时间为“2017年、6月、22日、星期四、15点、20分、20秒”,该另一个时间为“2017年、6月、23日、星期五、15点、20分、20秒”,PLD将该另一个时间写入该第二存储单元后,该第二存储单元中存储的实时时间为“2017年、6月、23日、星期五、15点、20分、20秒”;后续,RTC实时更新该第二存储单元中存储的实时时间,比如每过一秒便更新一次该第二存储单元中存储的实时时间,在过了1秒时该第二存储单元中存储的实时时间更新为“2017年、6月、23日、星期五、15点、20分、21秒”,在过了1分钟时该第二存储单元中存储的实时时间更新为“2017年、6月、23日、星期五、15点、21分、20秒”。
在本发明实施例中,RTC使用该另一个时间更新该第二存储单元中的实时时间,使得RTC及时向PLD输出根据该另一个时间调整后的实时时间,及时更新PLD中的第一存储单元存储的实时时间,保证处理器使用该第一存储单元存储的更新的实时时间来执行动作。
本发明实施例提供一种PLC。该PLC包括执行上述方法实施例提供的读取时间的方法的功能模块,和/或该PLC包括执行上述方法实施例提供的更新时间的方法的功能模块。本申请对该PLC中的功能模块的划分不做限定,可以按照方法的流程步骤对应划分功能模块,也可以按照具体实现需要划分功能模块。
举例提供与读取时间的方法对应的功能模块,参见图6,该PLD包括:
获取单元601,用于从该RTC获取实时时间;
存储执行单元602,用于存储该实时时间。
可选地,该PLD还包括:输出单元603,用于向该至少一个组件输出该实时时间。
举例提供与更新时间的方法对应的功能模块,参见图7,该PLD包括:
获取单元701,用于从该至少一个组件获取另一个时间;
写入执行单元702,用于向该RTC写入该另一个时间,该另一个时间用于该RTC更新该实时时间。
本发明实施例一种计算机可读存储介质,计算机可读存储介质中存储有指令。当计算机设备中的PLD执行该指令时,该PLD执行上述方法实施例提供的读取时间的方法中由该PLD执行的步骤,或者该PLD执行上述方法实施例提供的更新时间的方法中由该PLD执行的步骤。
本发明实施例一种计算机可读存储介质,计算机可读存储介质中存储有指令。当计算机设备中的组件执行该指令时,该组建执行上述方法实施例提供的读取时间的方法中由该组件执行的步骤,或者该组建执行上述方法实施例提供的更新时间的方法中由该组件执行的步骤。
本发明实施例一种计算机程序产品,该计算机程序产品包括指令,该指令存储在计算机可读存储介质中。当计算机设备中的PLD执行该指令时,该PLD执行上述方法实施例提供的读取时间的方法中由该PLD执行的步骤,或者该PLD执行上述方法实施例提供的更新时间的方法中由该PLD执行的步骤。
本发明实施例一种计算机程序产品,该计算机程序产品包括指令,该指令存储在计算机可读存储介质中。该组建执行上述方法实施例提供的读取时间的方法中由该组件执行的步骤,或者该组建执行上述方法实施例提供的更新时间的方法中由该组件执行的步骤。
可选地,计算机设备中的组件(例如BMC)替代图2所示架构中的PLD,包括替代该PLD实现图2所示的架构,还包括替代该PLD实现该PLD在该图2所示的架构下具有的在本发明实施例中的功能,例如替换PLD从该RTC获取实时时间和存储该实时时间。
图8举例示意了BMC替代图2所示的PLD的架构。上述描述的PLD在本发明实施例所起的作用,类似适用于图8所示的BMC。另外,上述描述的PLD在读取时间的方法所起的作用,以及上述描述的PLD在更新时间的方法所起的作用,类似适用于图8所示的BMC。
应当理解,上述“第一存储单元”中的“第一”,上述“第二存储单元”中的“第二”,上述“第三存储单元”中的“第三”都仅用于相互区分。即,“第一存储单元”、“第二存储单元”和“第三存储单元”并不代表特指的存储单元,也不代表它们之间存在顺序关系。在不脱离本发明实施例保护范围的情况下,可以对“第一存储单元”、“第二存储单元”和“第三存储单元”互换名称,或者将“第一存储单元”改称为“第四存储单元”和将“第二存储单元”改称为“第五存储单元”。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的保护范围。
Claims (15)
1.一种计算机设备,其特征在于,包括实时时钟RTC和可编程式逻辑器件PLD;所述PLD与所述RTC连接,所述PLD用于从所述RTC获取实时时间和存储所述实时时间。
2.根据权利要求1所述的计算机设备,其特征在于,所述计算机设备还包括至少一个组件;
所述至少一个组件与所述PLD连接,所述至少一个组件用于获取所述PLD存储的所述实时时间。
3.根据权利要求2所述的计算机设备,其特征在于,
所述至少一个组件用于向所述PLD写入另一个时间;
所述PLD用于向所述RTC写入所述另一个时间;
所述RTC用于基于所述另一个时间更新所述实时时间。
4.根据权利要求2或3所述的计算机设备,其特征在于,
所述至少一个组件与所述PLD通过局部总线连接。
5.根据权利要求1所述的计算机设备,其特征在于,
所述PLD与所述RTC通过连接内部集成电路I2C总线连接。
6.根据权利要求2所述的计算机设备,其特征在于,所述至少一个组件包括处理器或者基板管理控制器BMC。
7.一种读取时间的方法,其特征在于,应用于包括实时时钟RTC和可编程式逻辑器件PLD的计算机设备;所述方法包括:
所述PLD从所述RTC获取实时时间,所述PLD与所述RTC连接;
所述PLD存储所述实时时间。
8.根据权利要求7所述的方法,其特征在于,所述计算机设备包括至少一个组件;所述方法包括:所述PLD向所述至少一个组件输出所述实时时间。
9.一种更新时间的方法,其特征在于,应用于计算机设备;所述计算机设备包括实时时钟RTC、可编程式逻辑器件PLD和至少一个组件,所述PLD与所述RTC连接,所述PLD用于从所述RTC获取实时时间;所述方法包括:
所述PLD从所述至少一个组件获取另一个时间;
所述PLD向所述RTC写入所述另一个时间,所述另一个时间用于所述RTC更新所述实时时间。
10.根据权利要求9所述的方法,其特征在于,所述至少一个组件包括处理器或者基板管理控制器BMC。
11.一种可编程式逻辑器件PLD,其特征在于,计算机设备包括所述PLD和实时时钟RTC,所述PLD与所述RTC连接;所述PLD包括:
获取单元,用于从所述RTC获取实时时间;
存储执行单元,用于存储所述实时时间。
12.根据权利要求11所述的PLD,其特征在于,所述计算机设备包括至少一个组件;所述PLD包括:输出单元,用于向所述至少一个组件输出所述实时时间。
13.一种可编程式逻辑器件PLD,其特征在于,计算机设备包括所述PLD、实时时钟RTC和至少一个组件,所述PLD与所述RTC连接;所述PLD包括:
获取单元,用于从所述至少一个组件获取另一个时间;
写入执行单元,用于向所述RTC写入所述另一个时间,所述另一个时间用于所述RTC更新实时时间。
14.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储指令;当计算机设备中的可编程式逻辑器件PLD执行所述指令时,所述PLD执行权利要求7或8所述的方法。
15.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储指令;当计算机设备中的可编程式逻辑器件PLD执行所述指令时,所述PLD执行权利要求9或10所述的方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710515420.7A CN107315449B (zh) | 2017-06-29 | 2017-06-29 | 计算机设备、读取时间的方法和写入时间的方法 |
PCT/CN2018/076893 WO2019000981A1 (zh) | 2017-06-29 | 2018-02-14 | 计算机设备、读取时间的方法和写入时间的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710515420.7A CN107315449B (zh) | 2017-06-29 | 2017-06-29 | 计算机设备、读取时间的方法和写入时间的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107315449A true CN107315449A (zh) | 2017-11-03 |
CN107315449B CN107315449B (zh) | 2022-01-11 |
Family
ID=60179780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710515420.7A Active CN107315449B (zh) | 2017-06-29 | 2017-06-29 | 计算机设备、读取时间的方法和写入时间的方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN107315449B (zh) |
WO (1) | WO2019000981A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019000981A1 (zh) * | 2017-06-29 | 2019-01-03 | 华为技术有限公司 | 计算机设备、读取时间的方法和写入时间的方法 |
CN112148065A (zh) * | 2019-06-28 | 2020-12-29 | 华为技术有限公司 | 一种时间同步的方法和服务器 |
CN114115446A (zh) * | 2021-11-30 | 2022-03-01 | 杭州迪普信息技术有限公司 | 一种共享实时时钟的方法及数据处理设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114840054B (zh) * | 2022-07-04 | 2022-09-13 | 深圳市遇贤微电子有限公司 | 时间同步方法、装置、系统、设备及存储介质 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2879334Y (zh) * | 2006-04-18 | 2007-03-14 | 北京益泰元盛元科技发展有限公司 | 电子海报机 |
CN101169673A (zh) * | 2007-10-15 | 2008-04-30 | 中兴通讯股份有限公司 | 实时时钟芯片接口电路的控制方法及实时时钟控制电路 |
CN101236504A (zh) * | 2007-02-01 | 2008-08-06 | 国际商业机器公司 | 用于使用dma来初始化pld的方法、系统和集成电路 |
CN201159938Y (zh) * | 2007-08-22 | 2008-12-03 | 青岛高科通信股份有限公司 | 用电服务终端 |
CN101470989A (zh) * | 2007-12-24 | 2009-07-01 | 湖北师范学院 | 一种掌上智能控制系统开发装置 |
CN101834599A (zh) * | 2009-03-13 | 2010-09-15 | 华东电网有限公司 | 一种同步单元以及分布式录波装置的同步方法 |
CN202049475U (zh) * | 2011-03-30 | 2011-11-23 | 深圳市科思科技有限公司 | 一种嵌入式计算机主板及电子设备 |
CN202472335U (zh) * | 2011-10-24 | 2012-10-03 | 乐星产电(无锡)有限公司 | 具有实时时钟功能的可编程逻辑控制器 |
US20140095918A1 (en) * | 2012-09-28 | 2014-04-03 | Per Ståhl | Method and Apparatus for Maintaining Secure Time |
CN203634161U (zh) * | 2013-11-15 | 2014-06-11 | 重庆华龄软汇科技有限公司 | 一种应用数据处理控制板、电源装置和打印装置的智能心电图机 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100511323C (zh) * | 2007-10-19 | 2009-07-08 | 黄辉先 | 一种控制路口交通流的智能交通控制系统 |
CN101260976B (zh) * | 2008-04-17 | 2012-05-09 | 中国特种设备检测研究院 | 一种管道泄漏检测系统 |
CN104730919B (zh) * | 2015-04-02 | 2017-03-01 | 西安电子科技大学 | 一种北斗卫星授时系统及其方法 |
CN107315449B (zh) * | 2017-06-29 | 2022-01-11 | 华为技术有限公司 | 计算机设备、读取时间的方法和写入时间的方法 |
-
2017
- 2017-06-29 CN CN201710515420.7A patent/CN107315449B/zh active Active
-
2018
- 2018-02-14 WO PCT/CN2018/076893 patent/WO2019000981A1/zh active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2879334Y (zh) * | 2006-04-18 | 2007-03-14 | 北京益泰元盛元科技发展有限公司 | 电子海报机 |
CN101236504A (zh) * | 2007-02-01 | 2008-08-06 | 国际商业机器公司 | 用于使用dma来初始化pld的方法、系统和集成电路 |
CN201159938Y (zh) * | 2007-08-22 | 2008-12-03 | 青岛高科通信股份有限公司 | 用电服务终端 |
CN101169673A (zh) * | 2007-10-15 | 2008-04-30 | 中兴通讯股份有限公司 | 实时时钟芯片接口电路的控制方法及实时时钟控制电路 |
CN101470989A (zh) * | 2007-12-24 | 2009-07-01 | 湖北师范学院 | 一种掌上智能控制系统开发装置 |
CN101834599A (zh) * | 2009-03-13 | 2010-09-15 | 华东电网有限公司 | 一种同步单元以及分布式录波装置的同步方法 |
CN202049475U (zh) * | 2011-03-30 | 2011-11-23 | 深圳市科思科技有限公司 | 一种嵌入式计算机主板及电子设备 |
CN202472335U (zh) * | 2011-10-24 | 2012-10-03 | 乐星产电(无锡)有限公司 | 具有实时时钟功能的可编程逻辑控制器 |
US20140095918A1 (en) * | 2012-09-28 | 2014-04-03 | Per Ståhl | Method and Apparatus for Maintaining Secure Time |
CN203634161U (zh) * | 2013-11-15 | 2014-06-11 | 重庆华龄软汇科技有限公司 | 一种应用数据处理控制板、电源装置和打印装置的智能心电图机 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019000981A1 (zh) * | 2017-06-29 | 2019-01-03 | 华为技术有限公司 | 计算机设备、读取时间的方法和写入时间的方法 |
CN112148065A (zh) * | 2019-06-28 | 2020-12-29 | 华为技术有限公司 | 一种时间同步的方法和服务器 |
CN114115446A (zh) * | 2021-11-30 | 2022-03-01 | 杭州迪普信息技术有限公司 | 一种共享实时时钟的方法及数据处理设备 |
Also Published As
Publication number | Publication date |
---|---|
CN107315449B (zh) | 2022-01-11 |
WO2019000981A1 (zh) | 2019-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107315449A (zh) | 计算机设备、读取时间的方法和写入时间的方法 | |
US8938559B2 (en) | Isochronous data transfer between memory-mapped domains of a memory-mapped fabric | |
TW201913515A (zh) | 選擇共識節點的處理方法、裝置及伺服器 | |
US11575769B2 (en) | Redundancy in a network centric process control system | |
CN105718785B (zh) | 用于免认证组态的计算机实施方式与系统 | |
KR102114942B1 (ko) | 동적으로 건립가능한 컴퓨터 시스템 | |
CN105573866A (zh) | 以容错方式处理批量输入数据的方法和系统 | |
CN1333358C (zh) | 具有配置初始化功能的内电路配置结构 | |
CN108694076A (zh) | 多节点存储操作 | |
RU2475818C2 (ru) | Способы и системы обмена данными | |
CN108270837A (zh) | 一种利用闲置资源的分布式任务调度方法及系统 | |
CN102725746B (zh) | 对分布式计算机系统中内存的管理方法和装置 | |
CN111475104A (zh) | 一种存储设备数据在线迁移方法、系统、终端及存储介质 | |
Păun et al. | Sequentiality induced by spike number in SNP systems: small universal machines | |
CN1333357C (zh) | 具有非易失性配置储存装置的内电路配置结构 | |
JP2012234260A (ja) | 車両制御シミュレーションシステム | |
Ullah et al. | Evaluation of distributed data processing frameworks in hybrid clouds | |
CN110379453A (zh) | 存储器装置、存储器控制器及操作存储器装置的方法 | |
CN108696559A (zh) | 流处理方法及装置 | |
JP2005234617A (ja) | マルチプロセッサデバッガおよびデバッグ方法 | |
CN106909410A (zh) | 一种用于服务器系统的更新方法以及服务器系统 | |
CN105095149A (zh) | 一种片上系统参数的批处理方法和装置 | |
Kampmann et al. | Agile latency estimation for a real-time service-oriented software architecture | |
CN105912379B (zh) | 一种编译任务管理方法及编译任务管理装置 | |
CN111277463A (zh) | Bmc获取网关地址准确性测试方法、系统、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |