CN107302308A - 开关电源输出幅度的调节电路 - Google Patents

Abstract

本发明公开了一种开关电源输出幅度的调节电路，包括检测模块、延迟模块、锁存模块和调节模块；检测模块用于在过零检测信号的正向脉冲出现在驱动信号下降沿出现后的一时间段之内或之后，输出不同电平的转换指示信号；延迟模块用于输出将驱动信号进行延迟后的延迟信号；锁存模块用于在延迟信号出现正向脉冲时输出低电平的调节信号，在转换指示信号出现正向脉冲时输出高电平的调节信号；调节模块用于在调节信号为低电平和高电平时输出不同的补偿电压。与现有技术相比，本发明无需额外的硬件资源就可以检测到输入电源的变化，并相应地调节输出幅度，不仅降低了成本，还使得系统的可靠性设计变得更加简单，能够得到广泛的应用。

Description

开关电源输出幅度的调节电路

技术领域

本发明涉及开关电源领域，特别涉及一种开关电源输出幅度的调节电路。

背景技术

众所周知，特定应用场合需要交流电源仅在特定的相位区间内输入到开关电源，通过调节器来调节交流电源输入的相位，开关电源电路需要检测到输入电源的变化并相应地调节输出幅度，最终实现通过调节器来调节开关电源输出的目的。

对于传统的开关电源输出幅度的调节电路，需要额外的芯片引脚和外部的高压检测电路来检测输入电源的变化，还需要低频的滤波电路对检测结果进一步处理，不仅消耗较多的硬件资源，也使系统的可靠性设计变得更复杂。因此，现有的开关电源输出幅度的调节电路已越来越不能满足用户的需求。

发明内容

本发明要解决的技术问题是为了克服现有技术中需要额外的芯片引脚和外部的高压检测电路来检测输入电源的变化，以及需要额外的低频滤波电路对检测结果进行处理，导致硬件资源消耗过多、可靠性设计复杂等的缺陷，提供一种无需额外的芯片引脚就能检测到输入电源的变化，同时还能根据输入电源的变化实现调节开关电源输出幅度的调节电路。

本发明是通过下述技术方案来解决上述技术问题的：

一种开关电源输出幅度的调节电路，其特点在于，包括一检测模块、一延迟模块、一锁存模块以及一调节模块，其中，开关电源的输入电源通过一功率开关对一储能电感进行充电；

所述检测模块的第一输入端用于接收表征所述功率开关是否导通的一驱动信号，第二输入端用于接收表征所述储能电感的电流是否过零的一过零检测信号，所述过零检测信号的正向脉冲用于触发所述功率开关导通，所述检测模块的输出端用于在所述过零检测信号的正向脉冲出现在所述驱动信号的下降沿出现后的一时间段之内时，输出低电平的转换指示信号，以及在所述过零检测信号的正向脉冲出现在所述驱动信号的下降沿出现后的所述时间段之后时，输出正向脉冲的转换指示信号；

所述延迟模块的输入端用于接收所述驱动信号，所述延迟模块的输出端用于输出将所述驱动信号进行延迟后的一延迟信号；

所述锁存模块的第一输入端用于接收所述延迟信号，第二输入端用于接收所述转换指示信号，所述锁存模块的输出端用于在所述延迟信号出现正向脉冲时，输出低电平的调节信号，以及在所述转换指示信号出现正向脉冲时，输出高电平的调节信号；

所述调节模块的第一输入端用于接收一参考电压，第二输入端用于接收开关电源的一反馈电压，第三输入端用于接收所述调节信号，所述调节模块的输出端用于在所述调节信号为低电平时，输出将所述参考电压进行放大和积分补偿后的补偿电压，以及在所述调节信号为高电平时，输出将所述参考电压与所述反馈电压的差值进行放大和积分补偿后的补偿电压。

本方案中，开关电源的输入电源为交流电源，通过功率开关对储能电感进行充电，具体地：当所述功率开关导通时，开关电源的输入电源对所述储能电感进行充电，此时，所述驱动信号为高电平；当所述功率开关断开时，所述储能电感对负载进行放电，此时，所述驱动信号为低电平。

其中，当所述储能电感对负载放电的过程结束，即所述储能电感的电流过零时，所述过零检测信号会出现一个正向脉冲，用于触发所述功率开关导通。

另外，所述反馈电压、所述补偿电压以及所述开关电源输出幅度三者之间均成正比例关系。所述补偿电压提供给控制芯片的其它电路模块，用作调节开关电源输出幅度，所述反馈电压来自所述控制芯片对开关电源输出幅度的检测，能够反映开关电源输出幅度的大小。其中，所述参考电压的值可以根据具体需要自行设置。

本方案中，当调节器切断或接通所述开关电源的输入电源时，所述过零检测信号和所述驱动信号都会发生相应的变化，之后通过所述检测模块、所述延迟模块、所述锁存模块以及所述调节模块的信号处理可以得到不同值的补偿电压，进而达到调节开关电源输出幅度的目的。本方案的调节电路无需额外的硬件资源就可以检测到输入电源的变化，并相应地调节开关电源输出幅度，不仅降低了成本，还使得系统的可靠性设计变得更加简单，能够得到广泛的应用。

较佳地，所述检测模块包括一第一延迟单元、一第一或门以及一第一与门；

所述第一延迟单元的第一输入端与一第一偏置电压电连接，第二输入端用于接收所述驱动信号，并与所述第一或门的第二输入端电连接，所述第一延迟单元的输出端与所述第一或门的第一输入端电连接，所述第一或门的输出端与所述第一与门的第二输入端电连接，所述第一与门的第一输入端用于接收所述过零检测信号，所述第一与门的输出端用于输出所述转换指示信号。

本方案中，所述第一偏置电压的值可以根据具体需要自行设置。

较佳地，所述延迟模块包括一第二延迟单元，所述第二延迟单元的第一输入端与一第二偏置电压电连接，第二输入端用于接收所述驱动信号，所述第二延迟单元的输出端用于输出所述延迟信号。

本方案中，所述第二偏置电压的值可以根据具体需要自行设置。

较佳地，所述第一延迟单元和所述第二延迟单元均包括一第一晶体管、一第二晶体管、一第三晶体管以及一第一电容；

所述第一晶体管的源极与一供电电源电连接，所述第二晶体管的源极与所述第一晶体管的漏极电连接，所述第二晶体管漏极分别与所述第三晶体管的漏极和所述第一电容的一端电连接，所述第二晶体管的栅极与所述第三晶体管的栅极电连接，所述第三晶体管的源极和所述第一电容的另一端均接地；

所述第一延迟单元中第一晶体管的栅极形成所述第一延迟单元的第一输入端，第二晶体管的栅极形成所述第一延迟单元的第二输入端，第二晶体管的漏极形成所述第一延迟单元的输出端；

所述第二延迟单元中第一晶体管的栅极形成所述第二延迟单元的第一输入端，第二晶体管的栅极形成所述第二延迟单元的第二输入端，第二晶体管的漏极形成所述第二延迟单元的输出端。

本方案中，所述第一延迟单元和所述第二延迟单元中的组成器件及其电连接关系都相同，都能实现延迟的功能。

较佳地，所述第一晶体管和所述第二晶体管均为PMOS管，所述第三晶体管为NMOS管。

较佳地，所述锁存模块包括一第一或非门和一第二或非门，所述第一或非门的第一输入端用于接收所述延迟信号，所述第二或非门的第二输入端用于接收所述转换指示信号，所述第一或非门的第二输入端与所述第二或非门的输出端电连接，所述第一或非门的输出端与所述第二或非门的第一输入端电连接，并用于输出所述调节信号。

本方案中的锁存模块包括两个或非门，能够实现以下的锁存功能：在所述延迟信号出现正向脉冲时，将所述调节信号锁定为低电平；在所述转换指示信号出现正向脉冲时，将所述调节信号锁定为高电平。

较佳地，所述调节模块包括一第一放大器、一第二放大器、一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第八晶体管、一第一电阻、一第二电阻以及一第二电容；

所述第四晶体管的栅极用于接收所述调节信号，所述第四晶体管、所述第五晶体管以及所述第六晶体管的源极均与所述供电电源电连接，第四晶体管的漏极分别与所述第五晶体管的栅极、所述第六晶体管的栅极、所述第五晶体管的漏极以及所述第七晶体管的漏极电连接；

所述第一放大器的同相输入端与所述参考电压电连接，反相输入端分别与所述第七晶体管的源极和所述第一电阻的一端电连接，输出端与所述第七晶体管的栅极电连接；

所述第二放大器的同相输入端与所述反馈电压电连接，反相输入端分别与所述第八晶体管的源极和所述第二电阻的一端电连接，输出端与所述第八晶体管的栅极电连接；

所述第八晶体管的漏极分别与所述第六晶体管的漏极和所述第二电容的一端电连接，并用于输出所述补偿电压，所述第一电阻的另一端、所述第二电阻的另一端以及所述第二电容的另一端均接地。

本方案中的调节模块利用所述调节信号对所述参考电压作调制，当所述调节信号为高电平时，所述参考电压正常参与运算，具体地，将所述参考电压与所述反馈电压的差值进行放大和积分补偿，根据控制理论的基本原理，积分补偿的作用是使得所述参考电压与所述反馈电压的直流偏差为零；当所述调节信号为低电平时，所述参考电压不参与运算。考虑到所述反馈电压与开关电源输出幅度是固定的正比例关系，因此，所述参考电压的设计值就决定了开关电源输出幅度。

本方案中，所述调节模块能够根据不同电平的调节信号调节实际参与运算的参考电压的直流值，从而实现调节开关电源输出幅度的目的。

较佳地，所述第四晶体管、所述第五晶体管以及所述第六晶体管均为PMOS管，所述第七晶体管和所述第八晶体管均为NMOS管。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。

本发明的积极进步效果在于：与现有技术相比，本发明中开关电源输出幅度的调节电路无需额外的硬件资源就可以检测到输入电源的变化，并相应地调节开关电源输出幅度，不仅降低了成本，还使得系统的可靠性设计变得更加简单，能够得到广泛的应用。

附图说明

图1为本发明实施例的开关电源输出幅度的调节电路的电路图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

本实施例提供一种开关电源输出幅度的调节电路，如图1所示，包括检测模块101、延迟模块102、锁存模块103以及调节模块104。

检测模块101包括晶体管M1、晶体管M2、晶体管M3、电容C1、或门G1以及与门G2。其中，晶体管M2的栅极分别与晶体管M3的栅极和或门G1的第二输入端电连接，用于接收驱动信号GD；与门G2的第一输入端用于接收过零检测信号ZCD；晶体管M1的栅极与偏置电压Vb1电连接；与门G2的输出端用于输出转换指示信号CONV。

晶体管M1的源极与供电电源电连接，晶体管M2的源极与晶体管M1的漏极电连接，晶体管M2漏极分别与晶体管M3的漏极、电容C1的一端以及或门G1的第一输入端电连接，或门G1的输出端和与门G2的第二输入端电连接，晶体管M3的源极和电容C1的另一端均接地。

延迟模块102包括晶体管M4、晶体管M5、晶体管M6以及电容C2。其中，晶体管M5的栅极和晶体管M6的栅极电连接，用于接收驱动信号GD；晶体管M4的栅极与偏置电压Vb2电连接；晶体管M5的漏极分别晶体管M6的漏极和电容C2的一端电连接，用于输出延迟信号DLY。

晶体管M4的源极与所述供电电源电连接，晶体管M5的源极与晶体管M4的漏极电连接，晶体管M6的源极和电容C2的另一端均接地。

锁存模块103包括或非门G3和或非门G4。其中，或非门G3的第一输入端用于接收延迟信号DLY，或非门G4的第二输入端用于接收转换指示信号CONV，或非门G3的输出端与或非门G4的第一输入端电连接，并用于输出调节信号ADJ，或非门G3的第二输入端与或非门G4的输出端电连接。

调节模块104包括放大器AMP1、放大器AMP2、晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、电阻R1、电阻R2以及电容C3。其中，晶体管M7的栅极用于接收调节信号ADJ，放大器AMP1的同相输入端与参考电压Vref电连接，放大器AMP2的同相输入端与反馈电压Vfb电连接，晶体管M11的漏极分别与晶体管M9的漏极和电容C3的一端电连接，并用于输出补偿电压Vcomp。

晶体管M7、晶体管M8以及晶体管M9的源极均与所述供电电源电连接，晶体管M7的漏极分别与晶体管M8的栅极、晶体管M9的栅极、晶体管M8的漏极以及晶体管M10的漏极电连接，放大器AMP1的反相输入端分别与晶体管M10的源极和电阻R1的一端电连接，放大器AMP1的输出端与晶体管M10的栅极电连接，放大器AMP2的反相输入端分别与晶体管M11的源极和电阻R2的一端电连接，放大器AMP2的输出端与晶体管M11的栅极电连接，电阻R1的另一端、电阻R2的另一端以及电容C3的另一端均接地。

本实施例中，开关电源的输入电源为交流电源，通过功率开关对储能电感进行充电，驱动信号GD用于表征所述功率开关是否导通。具体地，当功率开关导通时，开关电源的输入电源对储能电感进行充电，此时，驱动信号GD为高电平；当功率开关断开时，储能电感对负载进行放电，此时，驱动信号GD为低电平。

进一步地，过零检测信号ZCD用于表征所述储能电感的电流是否过零。具体地，当储能电感对负载放电的过程结束，即储能电感的电流过零时，过零检测信号ZCD会出现一个正向脉冲，用于触发所述功率开关导通。

检测模块101对驱动信号GD和过零检测信号ZCD的关系进行实时监测，若过零检测信号ZCD的正向脉冲出现在驱动信号GD的下降沿出现后的时间段T内，则转换指示信号CONV维持低电平；若过零检测信号ZCD的正向脉冲出现在驱动信号GD的下降沿出现后的时间段T之后，转换指示信号CONV跟随过零检测信号ZCD出现一个正向脉冲。

其中，晶体管M1、晶体管M2、晶体管M3和电容C1构成第一延迟单元，当驱动信号GD的下降沿出现时，偏置电压Vb1控制晶体管M1的电流对电容C1充电，延迟时间段T后第一延迟单元输出高电平，在所述时间段T内或门G1输出低电平，与门G2输出低电平，若过零检测信号ZCD的正向脉冲出现在所述时间段T之内，则与门G2始终输出低电平，若过零检测信号ZCD的正向脉冲出现在所述时间段T之后，则与门G2会跟随过零检测信号ZCD出现一个正向脉冲。

延迟模块102对驱动信号GD做特定的延迟，输出延迟信号DLY。晶体管M4、晶体管M5、晶体管M6和电容C2构成第二延迟单元，当驱动信号GD的下降沿出现时，偏置电压Vb2控制晶体管M4的电流对电容C2充电，延迟一段时间后，输出的延迟信号DLY变为高电平。

当调节器切断开关电源的输入电源时，储能电感无法获得能量，当开关电源的功率开关每个周期断开时，驱动信号GD的下降沿出现，储能电感的电流会在很短时间内过零，导致转换指示信号CONV维持低电平，延迟信号DLY变为高电平。

当调节器接通开关电源的输入电源时，储能电感正常充放电，当开关电源的功率开关每个周期断开时，驱动信号GD的下降沿出现，储能电感的电流会在较长时间后过零，导致转换指示信号CONV跟随ZCD输出一个正向脉冲。而由于ZCD信号触发功率开关导通，驱动信号GD回到高电平，延迟信号DLY来不及变为高电平，始终维持低电平输出。

锁存模块103接收周期性变化的延迟信号DLY和转换指示信号CONV，锁定输出持续的调节信号ADJ。当调节器切断开关电源的输入电源时，延迟信号DLY会周期性地输出正向脉冲，调节信号ADJ锁定为低电平；当调节器接通开关电源的输入电源时，转换指示信号CONV会周期性地输出正向脉冲，调节信号ADJ锁定为高电平。本实施例中，锁存模块输出的调节信号ADJ代表了检测到的调节器的状态。其中，或非门G3和或非门G4构成RS触发器，实现了锁存功能。

调节模块104用作对开关电源输出幅度的控制，将参考电压Vref与反馈电压Vfb的差值作放大和积分补偿，根据控制理论基本原理，积分补偿的作用使反馈电压Vfb与参考电压Vref的直流偏差为零，考虑到反馈电压Vfb与开关电源输出幅度是固定的正比例关系，因此，参考电压Vref的设计值就决定了开关电源输出幅度。

调节模块104利用调节信号ADJ对参考电压Vref作调制，当调节信号ADJ为高电平时，参考电压Vref正常参与运算，当调节信号ADJ为低电平时，参考电压Vref不参与运算。等效的结果是调节信号ADJ能够调节实际参与运算的参考电压Vref的直流值，从而实现调节开关电源输出幅度的目的。

放大器AMP1、晶体管M10和电阻R1组成跨导转换电路，将输入参考电压Vref转换成晶体管M10的电流输出。放大器AMP2、晶体管M11、电阻R2组成跨导转换电路，将输入反馈电压Vfb转换成晶体管M11的电流输出。晶体管M8与晶体管M9组成电流镜，使晶体管M10和晶体管M11的电流差值在电容C3上产生积分后的补偿电压Vcomp。晶体管M7在调节信号ADJ的控制下，关闭晶体管M8和晶体管M9组成的电流镜的输出，实现对参考电压Vref调制的功能。

本实施例中的开关电源输出幅度的调节电路无需额外的硬件资源就可以检测到输入电源的变化，并相应地调节开关电源输出幅度，不仅降低了成本，还使得系统的可靠性设计变得更加简单，能够得到广泛的应用。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (8)

1.一种开关电源输出幅度的调节电路，其特征在于，包括一检测模块、一延迟模块、一锁存模块以及一调节模块，其中，开关电源的输入电源通过一功率开关对一储能电感进行充电；

所述检测模块的第一输入端用于接收表征所述功率开关是否导通的一驱动信号，第二输入端用于接收表征所述储能电感的电流是否过零的一过零检测信号，所述过零检测信号的正向脉冲用于触发所述功率开关导通，所述检测模块的输出端用于在所述过零检测信号的正向脉冲出现在所述驱动信号的下降沿出现后的一时间段之内时，输出低电平的转换指示信号，以及在所述过零检测信号的正向脉冲出现在所述驱动信号的下降沿出现后的所述时间段之后时，输出正向脉冲的转换指示信号；

所述延迟模块的输入端用于接收所述驱动信号，所述延迟模块的输出端用于输出将所述驱动信号进行延迟后的一延迟信号；

所述锁存模块的第一输入端用于接收所述延迟信号，第二输入端用于接收所述转换指示信号，所述锁存模块的输出端用于在所述延迟信号出现正向脉冲时，输出低电平的调节信号，以及在所述转换指示信号出现正向脉冲时，输出高电平的调节信号；

所述调节模块的第一输入端用于接收一参考电压，第二输入端用于接收开关电源的一反馈电压，第三输入端用于接收所述调节信号，所述调节模块的输出端用于在所述调节信号为低电平时，输出将所述参考电压进行放大和积分补偿后的补偿电压，以及在所述调节信号为高电平时，输出将所述参考电压与所述反馈电压的差值进行放大和积分补偿后的补偿电压。

2.如权利要求1所述的调节电路，其特征在于，所述检测模块包括一第一延迟单元、一第一或门以及一第一与门；

所述第一延迟单元的第一输入端与一第一偏置电压电连接，第二输入端用于接收所述驱动信号，并与所述第一或门的第二输入端电连接，所述第一延迟单元的输出端与所述第一或门的第一输入端电连接，所述第一或门的输出端与所述第一与门的第二输入端电连接，所述第一与门的第一输入端用于接收所述过零检测信号，所述第一与门的输出端用于输出所述转换指示信号。

3.如权利要求2所述的调节电路，其特征在于，所述延迟模块包括一第二延迟单元，所述第二延迟单元的第一输入端与一第二偏置电压电连接，第二输入端用于接收所述驱动信号，所述第二延迟单元的输出端用于输出所述延迟信号。

4.如权利要求3所述的调节电路，其特征在于，所述第一延迟单元和所述第二延迟单元均包括一第一晶体管、一第二晶体管、一第三晶体管以及一第一电容；

所述第一晶体管的源极与一供电电源电连接，所述第二晶体管的源极与所述第一晶体管的漏极电连接，所述第二晶体管漏极分别与所述第三晶体管的漏极和所述第一电容的一端电连接，所述第二晶体管的栅极与所述第三晶体管的栅极电连接，所述第三晶体管的源极和所述第一电容的另一端均接地；

所述第一延迟单元中第一晶体管的栅极形成所述第一延迟单元的第一输入端，第二晶体管的栅极形成所述第一延迟单元的第二输入端，第二晶体管的漏极形成所述第一延迟单元的输出端；

所述第二延迟单元中第一晶体管的栅极形成所述第二延迟单元的第一输入端，第二晶体管的栅极形成所述第二延迟单元的第二输入端，第二晶体管的漏极形成所述第二延迟单元的输出端。

5.如权利要求4所述的调节电路，其特征在于，所述第一晶体管和所述第二晶体管均为PMOS管，所述第三晶体管为NMOS管。

6.如权利要求1所述的调节电路，其特征在于，所述锁存模块包括一第一或非门和一第二或非门，所述第一或非门的第一输入端用于接收所述延迟信号，所述第二或非门的第二输入端用于接收所述转换指示信号，所述第一或非门的第二输入端与所述第二或非门的输出端电连接，所述第一或非门的输出端与所述第二或非门的第一输入端电连接，并用于输出所述调节信号。

7.如权利要求1所述的调节电路，其特征在于，所述调节模块包括一第一放大器、一第二放大器、一第四晶体管、一第五晶体管、一第六晶体管、一第七晶体管、一第八晶体管、一第一电阻、一第二电阻以及一第二电容；

所述第四晶体管的栅极用于接收所述调节信号，所述第四晶体管、所述第五晶体管以及所述第六晶体管的源极均与所述供电电源电连接，第四晶体管的漏极分别与所述第五晶体管的栅极、所述第六晶体管的栅极、所述第五晶体管的漏极以及所述第七晶体管的漏极电连接；

所述第一放大器的同相输入端与所述参考电压电连接，反相输入端分别与所述第七晶体管的源极和所述第一电阻的一端电连接，输出端与所述第七晶体管的栅极电连接；

所述第二放大器的同相输入端与所述反馈电压电连接，反相输入端分别与所述第八晶体管的源极和所述第二电阻的一端电连接，输出端与所述第八晶体管的栅极电连接；

所述第八晶体管的漏极分别与所述第六晶体管的漏极和所述第二电容的一端电连接，并用于输出所述补偿电压，所述第一电阻的另一端、所述第二电阻的另一端以及所述第二电容的另一端均接地。

8.如权利要求7所述的调节电路，其特征在于，所述第四晶体管、所述第五晶体管以及所述第六晶体管均为PMOS管，所述第七晶体管和所述第八晶体管均为NMOS管。