CN107294996A - 协议转换器及转换方法 - Google Patents

协议转换器及转换方法 Download PDF

Info

Publication number
CN107294996A
CN107294996A CN201710551250.8A CN201710551250A CN107294996A CN 107294996 A CN107294996 A CN 107294996A CN 201710551250 A CN201710551250 A CN 201710551250A CN 107294996 A CN107294996 A CN 107294996A
Authority
CN
China
Prior art keywords
unit
data
bus
protocol converter
configuration information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710551250.8A
Other languages
English (en)
Inventor
孙国斌
李震
张相田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRRC Qingdao Sifang Rolling Stock Research Institute Co Ltd
Original Assignee
CRRC Qingdao Sifang Rolling Stock Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRRC Qingdao Sifang Rolling Stock Research Institute Co Ltd filed Critical CRRC Qingdao Sifang Rolling Stock Research Institute Co Ltd
Priority to CN201710551250.8A priority Critical patent/CN107294996A/zh
Publication of CN107294996A publication Critical patent/CN107294996A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

协议转换器，用以实现两种总线之间的协议转换，包括配置有第一种总线通讯接口的可与主机通讯的总线一通讯管理单元、配置有第二种总线通讯接口的可与处理器通讯的总线二管理单元，以及，可与总线一通讯管理单元和总线二管理单元通讯的存储器、用以对协议转换器各单元下发配置信息并对各单元进行功能配置的逻辑管理单元。通过主机或逻辑管理单元设置协议转换器各单元的配置信息，协议转换器个单元将根据配置信息完成协议转换工作。该协议转换器可以实现不同总线间协议的高速转换，具有极短的转换延时，可以降低应用相应总线的实时系统的传输延时，提高实时系统的实时性能。

Description

协议转换器及转换方法
技术领域
本发明属于网络通讯技术领域，涉及一种网络协议转换器。
背景技术
总线通信系统广泛应用于控制系统，而主机和各处理器之间通常采用不同形式的总线进行数据传输，主机不仅需要处理各种复杂运算和任务调度，同时还需要对各个通讯接口进行管理。
以采用PCI总线和LinkPort总线进行通信的实时控制系统为例，PCI总线是一种先进的局部总线，具有高可靠性高、高带宽、高开发性和可热插拔的特点。支持132MB/s的峰值速度(32位总线宽度)，延时时间只需60ns(33MHz)。并且支持66MHz的工作频率。适合高性能实时系统的数据传输。LinkPort总线是一种点对点的全双工高速总线。
通信系统一方面需要完成PCI总线和LinkPort总线之间数据的转换和收发，另一方面实时控制系统对系统的响应时间有严格的要求，这就要求快速完成数据收发和数据格式的转换。而主处理器和执行单元之间的通讯延时长短直接影响实时控制系统的相应速度和控制精度。
而现有技术中，是通过协助处理器来完成不同总线间协议转换的，针对不同的系统，主要更改处理器的软件配置，以适应不同的控制需求。
发明内容
本发明的目的在于提供一种灵活性高、转换速度快的网络协议转换器。
为了实现以上目的，本发明提供以下技术方案：
协议转换器，基于FPGA而构建，用以实现两种总线之间的协议转换，分别连接主机和处理器，还包括配置有第一种总线通讯接口的可与主机通讯的总线一通讯管理单元、配置有第二种总线通讯接口的可与处理器通讯的总线二管理单元，以及，可与总线一通讯管理单元和总线二管理单元通讯的存储器；
存储器包括：用以存储协议转换器各单元配置信息的配置寄存单元，用以存储总线二接收数据的数据接收存储单元，用以存储总线二待发送数据的数据发送存储单元，以及，用于存储发送数据指令的指令寄存单元；
总线二管理单元包括用以根据配置寄存单元的配置信息形成发送数据指令的发送数据控制单元；
所述协议转换器进一步包括用以对协议转换器各单元下发配置信息并对各单元进行功能配置的逻辑管理单元，逻辑管理单元可分别与总线一通讯管理单元、总线二管理单元及存储器进行双向数据通讯。
作为优选：总线二管理单元具有多个总线二通讯接口，可外接多路总线二通道。
作为优选：存储器进一步包括用以存储协议转换器各单元工作状态信息的状态寄存单元。
作为优选：协议转换器进一步包括用以对协议转换器各单元提供时钟信号的时钟管理单元。
作为优选：存储器采用双口RAM，经高速并行总线分别与总线一通讯管理单元和总线二管理单元相连。
作为优选：配置信息包括但不限于总线二管理单元收发数据配置信息，具体包括使能通道数、传输波特率、传输内容、通讯周期、接收数据的存放地址、状态寄存器的更新数据。
协议转换方法，包括以下步骤：
通过主机或逻辑管理单元设置协议转换器各单元的配置信息，存储到配置寄存单元；
逻辑管理单元根据配置信息完成对总线二管理单元的配置，并读取指令寄存单元是否收到主机下发的数据发送指令，若是，则按配置信息发送数据发送存储单元中的待发送数据，若否，则等待并持续读取指令寄存单元数据；
总线二管理单元接收到数据后，更新数据接收存储单元中的数据。
作为优选：在等待主机数据发送指令的过程中，更新存储器中数据发送存储单元的数据。
作为优选：进一步包括以下步骤：根据数据接收存储单元中的数据以及协议转换器各单元的自检数据，更新状态寄存器中的状态数据。
本发明的有益效果为：
(1)本发明提出了一种协议转换器，可以实现不同总线间协议的高速转换，具有极短的转换延时，可以降低应用相应总线的实时系统的传输延时，提高实时系统的实时性能。
(2)可根据系统需求，通过存储器的配置寄存单元存储输送内容、输送通道、数据存放地址等配置信息，使协议转换器具有很高的灵活性和通用性。
附图说明
图1为协议转换器结构示意图；
图2为存储器内部结构示意图；
图3为协议转换器工作流程图。
其中：1-协议转换器，2-主机，3-PCI通讯管理单元，4-LinkPort管理单元，5-DSP处理器，6-逻辑管理单元，7-时钟管理单元，8-双口RAM。
具体实施方式
以下将结合附图对本发明的具体实施方式进行清楚完整地描述。显然，具体实施方式所描述的实施例仅为本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
需要说明的是，本实施例中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明提供了一种用以实现两种总线间协议转换的协议转换器。
本实施方式将以PCI总线与LinkPort总线的协议转换器为例，来论述协议转换器的结构及工作方法。
协议转换器，基于FPGA而构建，用以实现两种总线之间的协议转换，例如，本实施例中，协议转换器用于PCI总线与LinkPort总线之间的协议转换。
参考图1，协议转换器1分别连接主机2和处理器，包括配置有第一种总线通讯接口的可与主机2通讯的总线一通讯管理单元、配置有第二种总线通讯接口的可与处理器通讯的总线二管理单元，以及，可与总线一通讯管理单元和总线二管理单元通讯的存储器。其中，总线二管理单元具有多个总线二通讯接口，可外接多路总线二通道。
协议转换器1进一步包括用以对协议转换器各单元下发配置信息并对各单元进行功能配置的逻辑管理单元6，逻辑管理单元6可分别与总线一通讯管理单元、总线二管理单元及存储器进行双向数据通讯。逻辑管理单元控制协议处理器各单元的动作，配置各单元的功能，保证各个功能单元协同工作。
具体到本实施例，总线一通讯管理单元为PCI通讯管理单元3，配置有PCI总线接口，经PCI总线与主机进行通讯；总线二管理单元为LinkPort管理单元4，配置有LinkPort总线接口，经LinkPort总线与处理器连接。每个LinkPort管理单元4具有4路全双工LinkPort总线，可以实现最多与4片DSP处理器5相连，即外接4路总线二通道。
本实施例中，存储器采用双口RAM8，经FPGA内部高速并行总线分别与PCI通讯管理单元3和LinkPort管理单元4相连，实现PCI总线和LinkPort总线之间的数据缓冲，存储器内部结构参考图2，具体包括：
配置寄存单元：对双口RAM8中的固定地址对应的存储空间设置为配置寄存单元，用以存储协议转换器各单元配置信息的；
数据接收存储单元：对双口RAM8中的固定地址对应的存储空间设置为数据接收存储单元，用以存储总线二接收的数据，具体到本实施方式，处理器采用DSP处理器5，数据接收存储单元存储的数据包括LinkPort管理单元4接收的来自DSP处理器5的数据及LinkPort管理单元4进行数据传输过程中反馈的状态数据；
数据发送存储单元：对双口RAM8中的固定地址对应的存储空间设置为数据发送存储单元，用以存储总线二待发送数据的，主机或逻辑管理单元通过PCI通讯管理单元3向数据发送存储单元发送数据并不断更新数据发送存储单元中的数据内容；
指令寄存单元：用于存储发送数据指令；主机通过PCI通讯管理单元3向存储器传输发送数据指令，用以指示LinkPort管理单元4是否可以将数据发送存储单元中的数据发出；
状态寄存单元：用以存储协议转换器各单元工作状态信息。
上述协议转换器各单元包括总线一通讯管理单元、总线二管理单元、存储器、逻辑管理单元及下文所述的时钟管理电源等。
上述配置信息包括LinkPort发送命令LinkPort通道设置信息、LinkPort1(LinkPort通道 1)读写配置信息、LinkPort2(LinkPort通道2)读写配置信息、LinkPort3(LinkPort通道3) 读写配置信息及LinkPort4(LinkPort通道4)读写配置信息等。具体到本实施方式，上述配置信息包括但不限于LinkPort管理单元4收发数据配置信息，具体包括LinkPort使能通道信息、LinkPort传输波特率、LinkPort传输内容、通讯周期、接收数据的存放地址、状态寄存器的更新数据等。配置信息将作为各单元执行工作的标准指令信息。
上述工作状态信息包括LinkPort管理单元4工作状态、LinkPort通道1通讯状态、LinkPort 通道2通讯状态、LinkPort通道3通讯状态、LinkPort通道4通讯状态，以及协议转换器其他单元的工作状态等。
总线二管理单元包括用以根据配置寄存单元的配置信息形成发送数据指令的发送数据控制单元；具体为，LinkPort管理单元4将根据LinkPort使能通道信息、LinkPort传输波特率、等配置信息将双口RAM中设定地址区域中(数据发送存储单元)的数据通过设定的LinkPort 通道发送出去，同时负责将各个LinkPort通道接收的数据存放到双口RAM的设定区域(数据接收存储单元)。
更进一步的，协议转换器还包括用以对协议转换器各单元提供时钟信号的时钟管理单元。时钟管理单元外接时钟输入信号，以完成各单元的时钟同步。
协议转换方法，流程参考图3，包括以下步骤：
FPGA上电后，首先进行初始化配置；通过主机或者逻辑管理单元设置协议转换器个单元的配置信息，包括LinkPort通道设置、各条LinkPort通道的具体配置，具体包括4路LinkPort 通道使能数量、具体使用哪条LinkPort通道进行数据收发、收发数据信息及收发数据的存储位置等；
通过逻辑管理单元配置时钟管理单元，使其输出初始化脉冲到协议转换器各单元，完成各单元的时钟同步配置；
时钟管理单元配置完成后，通过逻辑管理单元读取配置寄存单元中的配置信息，并确认配置信息是否有效，若是，进行下一步工作，若否，则继续等待主机或逻辑管理单元的有效配置信息；
逻辑管理单元读取指令寄存单元是否收到主机下发的数据发送指令，若是，则读取数据发送存储单元中的数据并按配置信息以指定的通道，指定的传输速率等配置信息发送数据发送存储单元中的待发送数据，若否，则等待并持续读取指令寄存单元数据，等待过程中，主机或逻辑管理单元将更新双口RAM中的待发送数据内容，直至下发数据发送命令；
总线二管理单元接收到数据后，更新数据接收存储单元中的数据；具体到本实施方式， LinkPort管理单元4将新接收到的数据更新替换数据接收存储单元中旧的数据，其接收的数据包括LinkPort管理单元4外连设备数据(DSP处理器5数据)，同时还包括LinkPort管理单元4自身的运行状态数据，以及LinkPort管理单元4与外连设备的互连状态数据等。这些数据一部分将作为主机需要数据经PCI总线传递到主机，还有一部分将作为状态数据更新状态寄存单元中的数据。
状态寄存单元将根据数据接收存储单元中的数据以及协议转换器各单元的自检数据，更新状态寄存器中的状态数据。具体的说，数据发送完成后，LinkPort管理单元4接收相应通道收到的数据(LinkPort通道通讯状态信息)，并将收到的数据更新到双口RAM的接收数据存储单元，主机通过PCI通讯管理单元读取双口RAM中的接收数据存储单元得到LinkPort 相应端口的接收数据。然后逻辑管理单元对内部各功能模块进行自检测，并将自检测的状态更新到状态寄存器中，主机可通过PCI总线读取到状态寄存器中各个单元的状态，进而可以实现对通讯状态的检测。至此完成一次通讯转换。
主机及逻辑管理单元将根据状态数据对协议转换器采取下一步处理措施。例如，若 LinkPort管理单元4发生接收超时、接收错误或与DSP处理器5之间存在数据链路不通等状态故障，将暂停协议转换器的工作，并进行软件或硬件的调整。
采用本实施例的协议转换器主机可通过PCI总线实现对转换芯片的配置，可灵活更改 LinkPort的通讯参数，系统具备通讯自检测能力，可以及时准确的获取各单元工作状态，从而实现高速、高效的LinkPort总线到PCI总线的快速转换。

Claims (9)

1.协议转换器，基于FPGA而构建，用以实现两种总线之间的协议转换，其特征在于：包括配置有第一种总线通讯接口的可与主机通讯的总线一通讯管理单元、配置有第二种总线通讯接口的可与处理器通讯的总线二管理单元，以及，可与总线一通讯管理单元和总线二管理单元通讯的存储器；
所述存储器包括：用以存储协议转换器各单元配置信息的配置寄存单元，用以存储总线二接收数据的数据接收存储单元，用以存储总线二待发送数据的数据发送存储单元，以及，用于存储发送数据指令的指令寄存单元；
所述总线二管理单元包括用以根据配置寄存单元的配置信息形成发送数据指令的发送数据控制单元；
所述协议转换器进一步包括用以对协议转换器各单元下发配置信息并对各单元进行功能配置的逻辑管理单元，逻辑管理单元可分别与总线一通讯管理单元、总线二管理单元及存储器进行双向数据通讯。
2.如权利要求1所述的协议转换器，其特征在于：所述总线二管理单元具有多个总线二通讯接口，可外接多路总线二通道。
3.如权利要求1所述的协议转换器，其特征在于：所述存储器进一步包括用以存储协议转换器各单元工作状态信息的状态寄存单元。
4.如权利要求1所述的协议转换器，其特征在于：所述协议转换器进一步包括用以对协议转换器各单元提供时钟信号的时钟管理单元。
5.如权利要求1所述的协议转换器，其特征在于：所述存储器采用双口RAM，经高速并行总线分别与总线一通讯管理单元和总线二管理单元相连。
6.如权利要求3所述的协议转换器，其特征在于：所述配置信息包括但不限于总线二管理单元收发数据配置信息，具体包括使能通道数、传输波特率、传输内容、通讯周期、接收数据的存放地址、状态寄存器的更新数据。
7.协议转换方法，基于权利要求1至6中任意一项所述的协议转换器而实现，其特征在于，包括以下步骤：
通过主机或逻辑管理单元设置协议转换器各单元的配置信息，存储到配置寄存单元；
逻辑管理单元根据配置信息完成对总线二管理单元的配置，并读取指令寄存单元是否收到主机下发的数据发送指令，若是，则按配置信息发送数据发送存储单元中的待发送数据，若否，则等待并持续读取指令寄存单元数据；
总线二管理单元接收到数据后，更新数据接收存储单元中的数据。
8.如权利要求7所述的协议转换方法，其特征在于，在等待主机数据发送指令的过程中，更新存储器中数据发送存储单元的数据。
9.如权利要求7所述的协议转换方法，其特征在于：进一步包括以下步骤：根据数据接收存储单元中的数据以及协议转换器各单元的自检数据，更新状态寄存器中的状态数据。
CN201710551250.8A 2017-07-07 2017-07-07 协议转换器及转换方法 Pending CN107294996A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710551250.8A CN107294996A (zh) 2017-07-07 2017-07-07 协议转换器及转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710551250.8A CN107294996A (zh) 2017-07-07 2017-07-07 协议转换器及转换方法

Publications (1)

Publication Number Publication Date
CN107294996A true CN107294996A (zh) 2017-10-24

Family

ID=60100064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710551250.8A Pending CN107294996A (zh) 2017-07-07 2017-07-07 协议转换器及转换方法

Country Status (1)

Country Link
CN (1) CN107294996A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460381A (zh) * 2018-10-22 2019-03-12 深圳市派捷电子科技有限公司 基于FPGA的LinkPort串行通信系统及方法
CN110209399A (zh) * 2018-09-29 2019-09-06 腾讯科技（深圳）有限公司 Fpga服务系统、数据处理方法及存储介质
CN110704345A (zh) * 2019-09-06 2020-01-17 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于pcie的高速多串口卡系统及其发送、接收方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100228901A1 (en) * 2003-08-12 2010-09-09 Takashi Tamura Input output control apparatus with a plurality of ports and single protocol processing circuit
CN103440219A (zh) * 2013-08-23 2013-12-11 上海航天测控通信研究所 一种新型的通用总线转换桥ip核
CN103544133A (zh) * 2013-10-12 2014-01-29 北京旋极信息技术股份有限公司 一种转换装置及方法
CN106372014A (zh) * 2016-08-25 2017-02-01 天津市英贝特航天科技有限公司 一种pcie总线转换cpci总线的实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100228901A1 (en) * 2003-08-12 2010-09-09 Takashi Tamura Input output control apparatus with a plurality of ports and single protocol processing circuit
CN103440219A (zh) * 2013-08-23 2013-12-11 上海航天测控通信研究所 一种新型的通用总线转换桥ip核
CN103544133A (zh) * 2013-10-12 2014-01-29 北京旋极信息技术股份有限公司 一种转换装置及方法
CN106372014A (zh) * 2016-08-25 2017-02-01 天津市英贝特航天科技有限公司 一种pcie总线转换cpci总线的实现方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209399A (zh) * 2018-09-29 2019-09-06 腾讯科技（深圳）有限公司 Fpga服务系统、数据处理方法及存储介质
CN110209399B (zh) * 2018-09-29 2022-02-08 腾讯科技（深圳）有限公司 Fpga服务系统、数据处理方法及存储介质
CN109460381A (zh) * 2018-10-22 2019-03-12 深圳市派捷电子科技有限公司 基于FPGA的LinkPort串行通信系统及方法
CN110704345A (zh) * 2019-09-06 2020-01-17 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于pcie的高速多串口卡系统及其发送、接收方法

Similar Documents

Publication Publication Date Title
CN104794088B (zh) 一种多接口总线转换扩展芯片设计
CN103198043B (zh) 一种改进的AHB to APB总线桥及其控制方法
CN105893307B (zh) 一种高速大数据量信息处理系统
CN103064805B (zh) Spi控制器及通信方法
CN110347635A (zh) 一种基于多层总线的异构多核微处理器
CN109710548A (zh) 一种dma控制数据传输方法、系统及设备
CN107294996A (zh) 协议转换器及转换方法
CN105095150B (zh) 一种支持片上网络的网络接口
CN102065568B (zh) 基于数据描述符的mac软硬件交互方法及其硬件实现装置
CN203705861U (zh) 一种基于fpga的多串口并行处理架构
CN104991880B (zh) 一种基于pci‑e接口的fc‑ae‑asm通讯板卡
CN110188059A (zh) 数据有效位统一配置的流控式fifo缓存结构及方法
CN109800193A (zh) 一种ahb总线访问片上sram的桥接装置
CN108959136A (zh) 基于spi的数据传输加速装置、系统及数据传输方法
CN110334040A (zh) 一种星载固态存储系统
CN110233707A (zh) 一种网关及其数据传输方法
CN105515673B (zh) 一种光纤通道节点卡
CN114257245A (zh) 一种基于dsp-fpga的多通道ad采集系统
CN117591451B (zh) 一种cpu与fpga间循环缓冲通信方法及系统
CN103222286A (zh) 路由交换装置、网络交换系统和路由交换方法
CN101764795A (zh) Ieee1394总线的链路层控制器
CN106168933A (zh) 一种基于高速串行通信实现虚拟双端口共享内存的方法
CN106126467B (zh) 基于Local Bus总线的多路RS422串口通信方法
CN108667706A (zh) 串口数量动态可调的以太网串口服务器及其数据传输方法
CN107704407A (zh) 一种用于spi和uart之间数据处理的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171024

RJ01 Rejection of invention patent application after publication