CN107294558B - 一种射频电路收发结构及其设计方法 - Google Patents

Abstract

本发明公开了一种射频电路收发结构及其设计方法，其中，该设法方法包括：在射频电路PCB上的PMU和收发器中间预留固定位置；在所述PCB初成型后，在所述预留固定位置设置时钟信号的接收器件；其中，所述时钟信号的接收器件的种类根据干扰信号的存在情况确定。本发明在射频电路PCB上的PMU和收发器中间预留固定位置，该固定位置可以在PCB初成型后设置时钟信号的接收器件，这样，就可以根据是否存在干扰情况来确定在该预留固定位置设置何种器件，该方法实现简单，无需将PCB成品返厂改板，解决了现有技术的问题。

Description

一种射频电路收发结构及其设计方法

技术领域

本发明涉及移动通讯领域，特别是涉及一种射频电路收发结构及其设计方法。

背景技术

在现有射频电路工作时，对于收发器(通常称为WTR或Transceiver)接收到的时钟信号，通常情况下会被其他信号干扰。

目前，对于射频部分的时钟信号存在干扰的问题，通常存在以下几种解决方式：

(1)查找干扰源，消除杂散干扰源；(2)切断干扰源的传播路径。

一旦出现时钟信号被干扰，如果采用(1)和(2)方案涉及PCB改板，现有的回板周期8-10天，增加了研发周期，延缓了产品上市时间，且操作较为复杂，投入成本较高；且由于现有的手机PCB(Printed Circuit Board，印制电路板)空间有限，改动一个单元模块有可能影响到其他业务单元的性能，增加了不可管控的风险。

发明内容

本发明提供了一种射频电路收发结构及其设计方法，以至少解决现有技术中，射频电路收发器在接收时钟信号时，会存在其他信号带来的干扰，该问题只能通过将成品PCB返厂改板来解决，过程复杂且耗时较长，存在较大的改板风险的问题。

一方面，本发明提供一种射频电路收发结构的设计方法，包括：在射频电路PCB上的PMU(Phasor Measurement Unit，电源管理单元)和收发器中间预留固定位置；在所述PCB初成型后，在所述预留固定位置设置时钟信号的接收器件；其中，所述时钟信号的接收器件的种类根据干扰信号的存在情况确定。

进一步，在存在所述干扰信号的情况下，所述时钟信号的接收器件设置为带通滤波器。

进一步，在不存在所述干扰信号的情况下，所述时钟信号的接收器件设置为偶数个电阻值均为0欧姆的电阻，其中，每两个电阻为一组，每组的两个电阻PIN脚重叠放置，以防止辐射信号。

进一步，根据所述预留固定位置的大小确定所述电阻的设置个数。

另一方面，本发明还提供了一种射频电路的收发结构，包括：PMU、收发器、时钟信号接收器件；其中，所述PMU和所述收发器耦合，时钟信号接收器件与所述PMU和所述收发器均耦合，其中，所述时钟信号接收器件包括：每个电阻值均为0欧姆的偶数个电阻，或者，带通滤波器。

另一方面，本发明还提供了一种射频电路，包括：功放处理器、信号处理器、开关、天线以及上述的射频电路的收发结构；其中，所述射频电路的收发结构中的收发器的基带发送端口连接所述功放处理器的一端，所述功放处理器的另一端与所述信号处理器的一端连接，所述信号处理器的另一端通过所述开关连接至所述天线。

进一步，还包括：所述射频电路的收发结构中的收发器的基带接收端口与一个信号处理器的一端连接，所述信号处理器的另一端通过所述开关连接至所述天线。

进一步，所述信号处理器包括以下之一：双工器，滤波器。

进一步，所述功放处理器包括：放大器。

本发明在射频电路PCB上的PMU和收发器中间预留固定位置，该固定位置可以在PCB初成型后设置时钟信号的接收器件，这样，就可以根据是否存在干扰情况来确定在该预留固定位置设置何种器件，该方法实现简单，无需将PCB成品返厂改板，解决了现有技术中，射频电路收发器在接收时钟信号时，会存在其他信号带来的干扰，该问题只能通过将成品PCB返厂改板来解决，过程复杂且耗时较长，存在较大的改板风险的问题。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例中射频电路收发结构的设计方法的流程图；

图2是本发明实施例中射频电路的收发结构的示意图；

图3是本发明实施例中射频电路的收发器与基带发送电路的连接示意图；

图4是本发明实施例中射频电路的收发器与基带收发电路的连接示意图；

图5是本发明优选实施例中提供的现有技术中的射频电路示意图；

图6是本发明优选实施例中射频电路示意图；

图7是本发明优选实施例中射频电路中兼容电路的电阻设置示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

为了解决现有技术中，射频电路收发器在接收时钟信号时，会存在其他信号带来的干扰，该问题只能通过将成品PCB返厂改板来解决，过程复杂且耗时较长，存在较大的改板风险的问题，本发明提供了一种射频电路收发结构及其设计方法，以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。

本发明实施例提供了一种射频电路收发结构的设计方法，该方法的流程如图1所示，包括步骤S102至S104：

S102，在射频电路PCB上的PMU和收发器中间预留固定位置；

S104，在PCB初成型后，在预留固定位置设置时钟信号的接收器件；其中，时钟信号的接收器件的种类根据干扰信号的存在情况确定。

本发明实施例在射频电路PCB上的PMU和收发器中间预留固定位置，该固定位置可以在PCB初成型后设置时钟信号的接收器件，这样，就可以根据是否存在干扰情况来确定在该预留固定位置设置何种器件，该方法实现简单，无需将PCB成品返厂改板，解决了现有技术中，射频电路收发器在接收时钟信号时，会存在其他信号带来的干扰，该问题只能通过将成品PCB返厂改板来解决，过程复杂且耗时较长，存在较大的改板风险的问题。

在实现设计过程中，如果存在干扰信号，则将时钟信号的接收器件设置为能够过滤掉干扰的带通滤波器；如果不存在干扰信号，则可以将时钟信号的接收器件设置为偶数个电阻值均为0欧姆的电阻，通过0欧姆的电阻实现短路效果，通过该短路支路接收时钟信号，不至于预留固定位置不导通而无法接收时钟信号。进一步，在连接电阻时，每两个电阻为一组，每组的两个电阻PIN脚重叠放置，以防止辐射信号，在与预留引线连接时，尽量减少引线的暴露长度，以尽可能的减少辐射而带来的干扰。具体的，可以根据预留固定位置的大小确定电阻的设置个数。

本发明实施例还提供一种射频电路的收发结构，该结构使用上述的射频电路收发结构的设计方法设计得到的，该收发结构的示意如图2所示，包括：

PMU1、收发器2、时钟信号接收器件3；其中，PMU1和收发器2耦合，时钟信号接收器件3与PMU1和收发器2均耦合，其中，时钟信号接收器件包括：每个电阻值均为0欧姆的偶数个电阻，或者，带通滤波器。

本领域技术人员知晓，上述射频电路的收发结构是设置在射频电路中的，因此，本发明还提供了一种射频电路，其包括功放处理器、信号处理器、开关、天线以及上述的射频电路的收发结构。

在设计时，上述射频电路的收发结构中的收发器的基带发送端口连接到功放处理器的一端，所述功放处理器的另一端与所述信号处理器的一端连接，所述信号处理器的另一端通过所述开关连接至所述天线。该过程描述的是一路基带发送电路的组成，本领域技术人员知晓，在实际设计时，通常至少会有两路基带发送，因此，只需要在另一个基带发送接口上再设置同样一路电路即可。在设置时，上述基带发送电路的信号处理器通常设置为双工器，功放处理器通常设置为放大器。图3示出了收发器具有两个基带发送端口时，收发器与基带发送电路的连接示意。

上述射频电路存在基带发送部分，当然也应设置基带接收部分，因此，上述射频电路还可以包括一路或多路基带接收电路，具体的，所述射频电路的收发结构中的收发器的基带接收端口与一个信号处理器的一端连接，所述信号处理器的另一端通过所述开关连接至所述天线。在具体设置时，基带接收电路的路数可以根据基带发送电路的路数确定，在实现时，基带接收电路的信号处理器通常设置为滤波器，功放处理器通常设置为放大器。在图3的基础上，图4示出了收发器还包括两个基带接收端口时，收发器与基带收发电路的连接示意。

优选实施例

收发器的时钟是用基带部分的PMU芯片提供，此时钟信号由基带部分输入到收发器射频部分，由于PMU芯片附近及基带部分存在大电源及电感，很可能影响到此收发器时钟信号，或其他信号通过收发器时钟线进入收发器内部，从而影响射频方面的性能，例如BER(Bit Error Rate，误码率或误比特率)等指标。

本实施例主要是在收发器输入的时钟端增加带通滤波器或兼容电路(即由偶数个0欧姆电阻组成的电路)，在发现收发器时钟被干扰时，通过带通滤波器抑制时钟信号以外的干扰信号，在没有出现时钟干扰时，通过兼容电路空贴掉带通滤波器，降低项目成本，且有效的屏蔽了时钟干扰问题。下面结合附图对本实施例提供的设计方法进行说明。

图5是现有技术中的射频电路示意图，从图中可以看出，时钟信号从PMU直接送入Transceiver(即收发器)，可能会存在时钟干扰。本发明实施例的射频电路示意如图6所示，在输入Transceiver的时钟处增加一个支路，该支路上设置时钟信号接收器件，例如带通滤波器或兼容电路。当出现时钟被干扰现象时，时钟信号接收器件设置为带通滤波器，能够抑制干扰信号，在没有干扰现象时，时钟信号接收器件设置为兼容电路，通过兼容电路导通支路，以使Transceiver接收到时钟信号，上述方法可以减少项目成本。

具体设置时，带通滤波器可以设置为19.2M时钟通路上的带通滤波器，其带外抑制很高。兼容电路是由偶数个0欧姆的电阻组成的，其每组电阻设置为两个，每组电阻在PCB上是将两个电阻的Pin脚重叠放置，其示意如图7所示，此种方式可以避免由于空贴带通滤波器时，两个电阻之间的微带线出现向外辐射信号的现象。

本实施例为终端研发者提供一种可以减少收发器时钟被干扰，或为其他干扰信号进入收发器内部提供路径的方案。在不更改PCB从而增加研发成本、延长研发周期的情况下，降低干扰信号的影响力。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种射频电路收发结构的设计方法，其特征在于，包括：

在射频电路印制电路板PCB上的电源管理单元PMU和收发器中间预留固定位置；

在所述PCB初成型后，在所述预留固定位置设置时钟信号的接收器件；其中，所述时钟信号的接收器件的种类根据干扰信号的存在情况确定；

在存在所述干扰信号的情况下，所述时钟信号的接收器件设置为带通滤波器；

在不存在所述干扰信号的情况下，所述时钟信号的接收器件设置为偶数个电阻值均为0欧姆的电阻，其中，每两个电阻为一组，每组的两个电阻PIN脚重叠放置，以防止辐射信号。

2.如权利要求1所述的设计方法，其特征在于，

根据所述预留固定位置的大小确定所述电阻的设置个数。

3.一种射频电路的收发结构，其特征在于，包括：

电源管理单元PMU、收发器、时钟信号的接收器件；其中，所述PMU和所述收发器耦合，所述时钟信号的接收器件与所述PMU和所述收发器均耦合；

在存在干扰信号的情况下，所述时钟信号的接收器件设置为带通滤波器；

在不存在所述干扰信号的情况下，所述时钟信号的接收器件设置为偶数个电阻值均为0欧姆的电阻，其中，每两个电阻为一组，每组的两个电阻PIN脚重叠放置，以防止辐射信号。

4.一种射频电路，其特征在于，包括：

功放处理器、信号处理器、开关、天线以及如权利要求3所述的射频电路的收发结构；

其中，所述射频电路的收发结构中的收发器的基带发送端口连接所述功放处理器的一端，所述功放处理器的另一端与所述信号处理器的一端连接，所述信号处理器的另一端通过所述开关连接至所述天线。

5.如权利要求4所述的射频电路，其特征在于，还包括：

所述射频电路的收发结构中的收发器的基带接收端口与一个信号处理器的一端连接，所述信号处理器的另一端通过所述开关连接至所述天线。

6.如权利要求4或5所述的射频电路，其特征在于，所述信号处理器包括以下之一：双工器，滤波器。

7.如权利要求4或5所述的射频电路，其特征在于，所述功放处理器包括：放大器。