CN107291379A - 存储器系统及其控制方法 - Google Patents

存储器系统及其控制方法 Download PDF

Info

Publication number
CN107291379A
CN107291379A CN201710102467.0A CN201710102467A CN107291379A CN 107291379 A CN107291379 A CN 107291379A CN 201710102467 A CN201710102467 A CN 201710102467A CN 107291379 A CN107291379 A CN 107291379A
Authority
CN
China
Prior art keywords
write
memory
strategy
accumulator system
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710102467.0A
Other languages
English (en)
Other versions
CN107291379B (zh
Inventor
牛迪民
张牧天
郑宏忠
C.汉森
林璇渶
金寅东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107291379A publication Critical patent/CN107291379A/zh
Application granted granted Critical
Publication of CN107291379B publication Critical patent/CN107291379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

一种存储器系统包括：一个或多个存储器模块，每个包括具有对应的写入提交策略的多个存储器件；以及耦合到一个或多个存储器模块的一个或多个存储器控制器，所述一个或多个存储器控制器具有可配置的写入操作协议以根据对应的写入提交策略而与存储器器件一起操作。

Description

存储器系统及其控制方法
相关申请的交叉引用
本专利申请要求2016年3月3日提交的题为“A Configurable Write OperationProtocol with Immediate Write Confirmation and No Write ConfirmationOperations”的美国临时专利申请第62/303,343号的优先权和权益，其全部内容在此通过引用方式并入。
背景技术
本发明的示例性实施例的一个或多个方面涉及一种存储器系统及其控制方法。
近年来，下一代主存储器接口正趋向于基于事务、具有可变的读取和写入定时，并且可利用或者易失性存储器技术或者非易失性存储器(NVM)技术。然而，可在这样的事务存储器通道上利用的各种非易失性存储器可具有来自双列直插存储器模块(DIMM)的不同反馈信息要求，并且可具有不同的写入提交机制(或协议或策略)。这样的写入提交机制可包括：在直接写入到存储单元之后确认写入操作，当数据被写入到缓冲器时(在其它硬件将数据回写到存储单元之前)确认写入操作，并且在一些实例中，可在打开页面之后不提供写入确认。没有用于根据不同类型的NVM技术处理不同写入提交机制的机制，具有并入到相同存储器模块中的不同NVM技术的存储器模块可能不工作。
在该背景技术部分中公开的以上信息被提供用于增强对本发明的背景技术的理解，并且因此其可包含不构成现有技术的信息。
发明内容
提供本发明内容以介绍以下在具体实施方式中进一步描述的本公开的实施例的特征和概念的选择。本发明内容不意欲标识所要求保护的主题的关键或必要特征，也不意欲用于限制所要求保护的主题的范围。所述特征中的一个或多个可与一个或多个其它所述特征组合以提供可行的设备。
本公开的示例性实施例的方面涉及一种存储器系统及其控制方法。
根据本公开的一些示例性实施例，可利用具有立即写入确认操作和无写入确认操作两者的异步写入操作协议来控制存储器件。
根据一些示例性实施例，一种存储器系统包括：一个或多个存储器模块，每个包括具有对应的写入提交策略的多个存储器件；以及耦合到一个或多个存储器模块的一个或多个存储器控制器，所述一个或多个存储器控制器具有可配置的写入操作协议以根据对应的写入提交策略而与所述存储器件一起操作。
根据一些实施例，在存储器件当中的第一存储器件具有写入提交策略，其中在该写入提交策略中，在直接写入到第一存储器件的存储单元之后确认写入。
根据一些实施例，在存储器件当中的第二存储器件具有写入提交策略，其中在该写入提交策略中，在写入到易失性数据缓冲器之后确认写入。
根据一些实施例，在存储器件当中的第三存储器件在页面打开之后不使用写入确认。
根据一些实施例，一个或多个存储器控制器被配置成：在存储器系统的加电时接收存储器件的串行存在检测(SPD)信息。
根据一些实施例，一个或多个存储器控制器被配置成：重新使用对非易失性存储器件未使用的双倍数据速率生成4(DDR4)命令作为写入操作命令。
根据一些实施例，一个或多个存储器控制器被配置成：利用在为未来使用(RFU)保留的命令集之中的命令作为写入操作命令。
根据一些实施例，可配置的写入操作协议与双倍数据速率生成4(DDR4)兼容。
根据一些示例性实施例，在控制包括一个或多个存储器模块的存储器系统的方法中，每个存储器模块包括具有对应的写入提交策略的多个存储器件，该方法包括：识别由存储器件中的每一个利用的写入提交策略；从处理器接收写入命令；识别在多个存储器件当中的对应于所述写入命令的第一存储器件；以及根据所述存储器件的写入提交策略执行所述写入命令。
根据一些实施例，在存储器件当中的第一存储器件具有写入提交策略，其中在该写入提交策略中，在直接写入到第一存储器件的存储单元之后确认写入。
根据一些实施例，在存储器件当中的第二存储器件具有写入提交策略，其中在该写入提交策略中，在写入到易失性数据缓冲器之后确认写入。
根据一些实施例，在存储器件当中的第三存储器件在页面打开之后不使用写入确认。
根据一些实施例，该方法进一步包括：基于从存储器件中的每一个的SPD区域读出串行存在检测(SPD)信息，识别由存储器件中的每一个利用的写入提交策略。
根据一些实施例，该存储器系统进一步包括存储器控制器，该存储器控制器耦合到存储器件并且具有可配置的写入操作协议以根据它们各自的写入提交策略而与存储器件一起操作。
根据一些实施例，该存储器系统包括多个存储器模块，其中在相同存储器模块中的存储器件中的每一个具有相同的写入提交策略，其中该相同的写入提交策略与在不同存储器模块中的存储器件的写入提交策略不同。
根据一些示例性实施例，一种存储器系统包括：一个或多个存储器模块，每个包括具有对应的写入提交策略的多个存储器件；以及耦合到一个或多个存储器模块的一个或多个存储器控制器，其中，所述一个或多个存储器控制器被配置成：识别由存储器件中的每一个利用的写入提交策略；从处理器接收写入命令；识别在多个存储器件当中的对应于所述写入命令的第一存储器件；以及根据第一存储器件的写入提交策略执行所述写入命令。
根据一些实施例，在存储器件当中的第一存储器件具有写入提交策略，其中在该写入提交策略中，在直接写入到第一存储器件的存储单元之后确认写入。
根据一些实施例，在存储器件当中的第二存储器件具有写入提交策略，其中在该写入提交策略中，在写入到易失性数据缓冲器之后确认写入。
根据一些实施例，在存储器件当中的第三存储器件在页面打开之后不使用写入确认。
附图说明
对本公开及其许多伴随特征和方面的更完整理解将变得更加显而易见，因为当与其中相同附图标记指示相同组件的附图结合考虑时，本公开通过参考下列具体实施方式而变得更好理解，其中：
图1是根据本发明的一个或多个示例性实施例的计算系统的示意性框图；
图2A和2B是根据本发明的一个或多个示例性实施例的存储器系统的示意性框图；
图3是图示根据本发明的一个或多个示例性实施例的没有写入确认的写入操作的定时图；
图4是图示根据本发明的一个或多个示例性实施例的具有写入确认的写入操作的定时图；
图5是图示根据本发明的一个或多个示例性实施例的没有写入确认的复合写入操作的定时图；
图6是图示根据本发明的一个或多个示例性实施例的具有写入确认的复合写入操作的定时图；
图7是图示根据本发明的一个或多个示例性实施例的利用打开页面策略的没有写入确认命令的写入操作的定时图；
图8是图示根据本发明的一个或多个示例性实施例的利用打开页面策略的具有立即写入确认命令的写入操作的定时图；
图9是图示根据本发明的一个或多个示例性实施例的利用关闭页面策略的没有写入确认命令的写入操作的定时图；
图10是图示根据本发明的一个或多个示例性实施例的利用关闭页面策略的具有立即写入确认命令的写入操作的定时图；
图11是图示根据本发明的一个或多个示例性实施例的没有写入确认的单个写入操作的定时图；
图12是图示根据本发明的一个或多个示例性实施例的具有确认命令的复合写入操作的定时图；
图13是图示根据本发明的一个或多个示例性实施例的通过利用写入信用计数器的连续写入操作的定时图；
图14是图示根据本发明的一个或多个示例性实施例的用于反馈控制的、其中主机可读取存储器模块状态的机制的定时图；
图15是根据本发明的一个或多个示例性实施例的重新使用未用于非易失性(NVM)存储器的当前命令集的新命令集的示例；
图16是根据本发明的一个或多个示例性实施例的在当前DDR协议中没有使用的新命令集的另一个示例；以及
图17是图示根据本发明的一些示例性实施例的控制具有利用不同写入提交策略的多个非易失性存储器件的存储器系统的过程的流程图。
具体实施方式
下文中，将参照附图更详细地描述本公开的示例性实施例，其中相同的附图标记在全文中指代相同的元件。然而，本发明可以以各种不同形式来体现，并且不应当被解释为仅仅限于在此图示的实施例。相反，这些实施例被提供为示例，使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本发明的方面和特征。相应地，可能不描述对于本领域普通技术人员来说完整理解本发明的方面和特征所不必要的过程、元件和技术。除非另有说明，否则相同的附图标记在整个附图和书面描述中表示相同的元件，并且从而可不重复其描述。
本公开的实施例的各方面涉及一种存储器设备及其控制方法。
根据下一代存储器接口的趋势，用于非易失性存储器(NVM)的基于事务的接口可与主存储器模块一起被利用。然而，不同的NVM技术利用不同的写入提交机制。例如，在一些NVM器件中，在直接写入到存储单元之后确认写入。换句话说，当通过NVM控制器或寄存器时钟驱动器(RCD)芯片向NVM器件提供I/O写入指令时，NVM器件发送应答(acknowledgement)。
在其它NVM器件中，在写入到易失性数据缓冲器之后确认写入，并且额外的硬件负责缓冲器回写，诸如以类似于快闪存储器的方式。换句话说，当通过NVM控制器或RCD芯片向NVM器件提供I/O写入指令时，易失性数据缓冲器(例如，易失性存储器)将I/O写入指令转发到NVM器件，并且发送应答。在又一个其它NVM器件中，在页面打开之后不需要写入确认，但是硬件以类似于DRAM的方式负责页面回写。
因此，单个写入操作协议不能有效地与利用不同写入提交机制的各种NVM技术中的所有技术一起被利用。例如，一起使用像DRAM的器件和需要立即写入确认的通信协议浪费存储器带宽。另一方面，由于缺乏反馈(例如，确认或应答)，像快闪存储器的设备不可以与标准双倍数据速率生成4(DDR4)协议一起直接被使用。
从而，根据本发明的一个或多个实施例，异步写入操作协议可与立即写入确认和无写入确认操作两者一起被利用。
根据一个或多个示例性实施例，所述协议可具有但不限于下列特征中的一个或多个：1)可配置的写入确认策略；2)与DDR协议的兼容性；3)在存储器模块的引导期间，存储器控制器通过串行存在检测(SPD)读出由不同NVM器件利用的写入确认策略(例如，具有确认的写入和没有确认的写入)；4)存储器控制器策略与通信协议分离，并且支持打开和关闭页面策略两者；5)器件回写机制策略与通信协议分离，并且支持具有回写缓冲器或直写缓冲器的器件；6)可根据NVM技术利用具有确认的扩展写入(EWR)命令；7)EWR命令或者可以使用DDR4协议(例如，当前DDR4协议)中的RFU命令集，或者重新使用来自DDR4命令集的命令；以及8)可利用存储器件而不改变定时参数。
图1是根据本发明的一个或多个示例性实施例的计算系统的示意性框图。图2A和2B是根据本发明的一个或多个示例性实施例的存储器系统的示意性框图。
参考图1，根据本发明的一个或多个示例性实施例的计算系统10包括存储器系统100、存储设备200、处理器300和系统总线400。存储设备200可存储对于计算系统10的操作所需/所使用的任何数据。例如，存储设备200可用于存储系统软件、应用软件、用户数据和/或对于计算系统10的操作所需/所使用的任何其它合适的数据。在根据本发明的一个或多个示例性实施例中，存储设备200可包括硬盘驱动器(HDD)、固态驱动器(SSD)、诸如快闪存储器的非易失性存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等等。
存储器系统100可用作计算系统10的工作存储器或主存储器。从而，根据一些实施例，存储器系统100的组件可被集成到单个组件中。存储器系统100可被配置成存储由处理器300处理的数据和/或将由处理器300处理的数据。
根据一些实施例，存储器系统100可包括NVM模块110和存储器模块控制器120。存储器模块控制器120被配置成根据来自处理器300的控制信号而控制NVM模块110。例如，存储器模块控制器120可从处理器300接收写入命令和写入数据，并且可控制NVM模块110以存储写入数据。另外，存储器模块控制器120可接收来自处理器300的读取命令，并且可控制NVM模块110以执行与在NVM模块110处存储的数据当中的请求的数据对应的读取操作。
如下面将更详细地示出和描述的，NVM模块110可包括利用不同NVM技术的多个NVM器件。如图1中所示，NVM模块110可包括在其中存储SPD信息的串行存在检测(SPD)区域130。根据一些实施例，SPD区域130还可被存储在具有专用通信路径的存储器系统100中的专用芯片中。在计算系统10和/或存储器系统100的引导(例如，加电)期间，SPD信息被存储器控制器120和/或处理器300读取以便检测包括在NVM模块110内的NVM器件的类型。
根据本发明的一个或多个示例性实施例的存储器控制器120具有：至少具有立即写入确认和无写入确认操作的可配置的写入操作协议。例如，存储器控制器120可利用来自NVM模块110的不同NVM器件的SPD读出信息来确定如何处理不同NVM器件的不同读取/写入要求。
参考图2A，NVM模块110包括多个NVM器件111、112、113至11(n-1)和11n。被包括为NVM模块110的部件的NVM器件的数量可根据NVM模块110的设计和功能而变化。NVM器件111至11n中的每一个可响应于来自存储器模块控制器120的命令CA而与存储器模块控制器120交换数据130。NVM器件111至11n中的每一个可响应于来自存储器模块控制器120的命令CA而执行读取或写入操作。
例如，NVM器件111至11n可并行地执行读取或写入操作。即，NVM器件111至11n可独立地和/或同时地执行读取或写入操作。在其它示例性实施例中，可顺序地执行NVM器件111至11n的读取或写入操作。
在示例性实施例中，SPD信息可被存储在NVM器件111至11n中的每一个处。例如，图1中的SPD区域130可包括多个SPD区域130_1、130_2、130_3至130_(n-1)和130_n，使得NVM器件111至11n中的每一个包括各自的SPD区域(或SPD子区域)。相应地，可在NVM器件111至11n中的每一个中存储分开且不同的SPD信息，使得例如存储器模块控制器120可获得在特定于对应的NVM器件111至11n的各自的SPD区域中存储的SPD信息。根据一些实施例，用于NVM器件111至11n中的每一个的SPD信息可被存储在对应于存储器模块110的与NVM器件111至11n分开的一个或多个SPD芯片中。根据一些实施例，这样的SPD信息可在计算机系统10或存储器系统100启动或引导时由存储器模块控制器120获得。从而，存储器模块控制器120可执行对于NVM器件111至11n的设置操作并控制NVM器件111至11n，使得可根据每个对应的NVM器件的NVM技术和在NVM器件111至11n中的每一个处存储的SPD信息或者在对应于存储器模块的一个或多个SPD芯片中存储SPD信息来执行特定的写入和/或读取操作。
通过用NVM器件111至11n的每一个中的SPD信息设置存储器模块控制器120，可对于不同的NVM器件111至11n执行不同的写入和/或读取操作，这取决于NVM技术。例如，根据一个或多个示例性实施例，可不同地设置由不同NVM器件确认写入指令所用的方式或方法。存储器模块控制器120可根据例如通过SPD读出获得的双列直插存储器模块(DIMM)信息来调度“具有确认的写入”命令或“没有确认的写入”命令。
根据一些实施例，存储器系统210(例如，被包括为图1中的存储器系统100的部件)可包括多个存储器模块211、212、213至21(n-1)和21n，如图2B中所图示。被包括为存储器系统210的部件的存储器模块的数量可根据存储器系统210的设计和功能而变化。存储器模块211至21n中的每一个可包括多个存储器件(例如，与图2A中所示的存储器模块110相同或类似的多个存储器模块，每个具有多个NVM器件111至11n)，并且可响应于来自存储器系统控制器220的命令CA而与存储器系统控制器220交换数据230。根据一些实施例，存储器系统控制器220可被包括为主机的部件(例如，图1中的处理器300)。根据其中存储器系统包括多个存储器模块的实施例，不同的存储器模块可具有不同的写入确认策略，但是相同模块中的NVM器件可都具有相同的写入确认策略。
根据一个或多个示例性实施例，存储器控制器策略可以是分离的页面打开策略，使得存储器系统将决定打开/关闭页面策略。即，根据一些实施例，存储器模块控制器可选择或者打开页面或者关闭页面策略，而不管在存储器件中利用哪个写入确认策略。另外，根据一个或多个示例性实施例，可将命令集改变保持到最小，使得可重新使用当前命令或者可添加单个命令。可能没有定时参数改变，并且可维持与当前DDR协议的兼容性。
下文中，进一步详细描述根据本发明的一个或多个示例性实施例的写入确认的配置。存储器模块控制器120可在引导期间通过SPD从双列直插式存储器模块(DIMM)读取写入确认要求。这里，DIMM可指定所需的写入确认策略。例如，如果硬件可以确保可靠的缓冲器回写，则在激活之后可不需要确认。然而，如果硬件不提供对缓冲器回写的支持，则每个写入事务可能需要写入确认。
根据本发明的一个或多个示例性实施例，(例如，存储器模块控制器120中的)存储器控制器调度器可用于根据SPD读出来调度“具有确认的写入”或“没有确认的写入”命令。因为不同的(或不同类型的)NVM器件可与不同的通道相关联，所以不同的通道可具有不同的写入确认策略。此外，相同的通道中或不同的通道中的一个或多个不同的组(rank)可具有不同的写入确认策略。另外，相同的组中或不同的组中的不同的存储体可具有不同的写入确认策略。
图3是图示根据本发明的一个或多个示例性实施例的用于利用NVM器件的没有写入确认的写入操作的定时图。
例如，根据本发明的示例性实施例，存储器模块控制器120可向具有对应的写入提交机制的一个或多个NVM器件发出没有写入确认的写入操作命令。如可以在图3中所看到的，存储器模块控制器120向特定存储器地址(例如，向一个NVM器件或多个NVM器件的特定存储体)发出激活操作(ACT)命令，并且需要来自DIMM的指示激活操作成功的状态反馈(例如，状态)。在接收成功激活状态之后，数据可被保持在数据缓冲器中，并且可用与DRAM相同的定时来操作。然后存储器模块控制器120发出常规写入操作(WR)命令以将数据写入到NVM器件，并且在固定的等待时间之后，数据被发送到存储器系统100的数据总线并且写入对应的NVM器件的对应的单元。因为与该协议技术一起使用的NVM器件不需要写入确认，所以写入操作然后完成。
图4是图示根据本发明的一个或多个示例性实施例的用于利用NVM器件的具有写入确认的写入操作的定时图。
例如，存储器模块控制器120可向具有对应的写入提交机制的NVM器件中的一个或多个发出具有写入确认的扩展写入操作(EWR)命令。如可以在图4中所看到的，激活与图3的情况基本上相同，其中激活需要用于激活的状态反馈(例如，状态(A))。存储器模块控制器120然后发出EWR命令(例如，发送用于EWR命令的命令)以将数据写入到特定存储器地址(例如，写入到一个或多个NVM器件的特定存储体)。在可变的等待时间之后，DIMM将写入确认发送回存储器模块控制器120。从而，根据图4中图示的协议，存储器模块控制器120在向相同存储体或DIMM发出任何其它操作(或命令)之前等待成功的写入确认(例如，状态(W))。
图5和图6分别图示根据本发明的一个或多个示例性实施例的没有写入确认和具有写入确认的复合写入操作。
在图5和6中由存储器模块控制器120发出的命令分别与在图3和4中发出的那些基本上类似，除了图5和6中的命令用于各自的复合写入操作，其中各自的写入操作命令(WR)根据它们各自的写入提交机制而与激活操作(ACT)命令复合。
如图5中所示，向特定存储器地址(例如，向一个NVM器件或多个NVM器件的特定存储体)发出激活和写入操作的复合命令，并且在固定的等待时间之后发起数据写入。然后，存储器模块控制器120等待成功的激活确认(例如，状态(A))。在图6中由存储器模块控制器120发出的命令与在图5中发出的命令基本上相同，除了图6中的存储器模块控制器120在向相同存储体发出任何其它操作(或命令)之前等待成功的激活加写入确认(例如，状态(AW))的复合状态反馈之外。
图7是图示根据本发明的一些实施例的用于用具有打开页面策略的NVM器件写入和读取数据而不利用写入确认的操作的序列的示例性定时图。
图7的定时图和写入提交机制与图5中图示的定时图和写入提交机制基本上类似，除了在开放页面策略下向相同存储体命令额外写入(WR)和读取(RD)操作之外。因为读出放大器在打开页面策略下总是打开，所以在开放页面策略下不需要向相同存储体的额外激活操作(ACT)命令。因此，在已经接收初始激活状态反馈(例如，状态(A))之后，仅仅发出写入(WR)和读取(RD)命令。另外，可以在没有确认的情形下连续发出写入操作和读取操作命令。
图8是图示根据本发明的一些实施例的用于用具有打开页面策略的NVM器件写入和读取数据的具有写入确认的操作的序列的示例性定时图。
图8的定时图和写入提交机制与图6中图示的定时图和写入提交机制基本上类似，除了在开放页面策略下向相同存储体命令额外扩展写入(EWR)和读取(RD)操作之外。因为读出放大器在打开页面策略下总是打开，所以在开放页面策略下不需要向相同存储体的额外激活命令。因此，在已经接收初始激活+写入状态反馈(例如，状态(AW))之后，仅仅发出扩展写入(EWR)和读取(RD)命令。应当注意：与图7中描绘的无写入确认操作不同，在向相同存储体发出任何其它操作(或命令)之前，存储器模块控制器120在发出每个扩展写入(EWR)命令之后等待状态反馈(例如，状态(W))。
图9是图示根据本发明的一些实施例的用于为具有关闭页面策略的NVM器件写入和读取数据的没有利用写入确认的操作的序列的示例性定时图。如图9中所示，存储器模块控制器120发出复合激活和写入操作命令，并且在固定的等待时间之后，数据被提供给NVM器件的数据总线。然后，成功的激活状态确认(例如，状态(A))由DIMM提供给存储器模块控制器120，而没有提供写入确认。为了执行另一个写入操作，发出另一个激活命令，随后是对应的激活状态确认。如可以在图9中所看到的，存储器模块控制器120向相同存储体发出激活操作命令，并且由于关闭页面策略而在发出读取操作(RD)命令之前等待激活状态反馈(例如，状态(A))，其中读出放大器在该关闭页面策略下并不总是打开。
图10是图示根据本发明的一些实施例的用于对关闭页面策略的NVM器件写入和读取数据的具有写入确认的操作的序列的示例性定时图。
图10的定时图和写入提交机制与图8中图示的定时图和写入提交机制类似，除了存储器模块控制器120在关闭页面策略下在EWR操作之后、在发出读取(RD)操作命令之前发出激活操作(ACT)命令之外。如可以在图10中所看到的，存储器模块控制器120在接收激活加写入状态反馈(例如，状态(AW))之后向相同存储体发出另一个激活操作(ACT)命令，并且由于关闭页面策略而在发出读取操作(RD)命令之前等待激活状态反馈(状态(A))，其中读出放大器在该关闭页面策略下并不总是打开。
图11是图示根据本发明的一个或多个示例性实施例的没有写入确认的单个写入操作的定时图。对于其中存储器件是像快闪存储器或非易失性存储器快速(NVMe)的NVM器件的实施例，写入缓冲器可处理输入的写入操作，并且在执行写入操作之前可不需要页面打开。相应地，可能没有必要获得激活命令的确认，如图11中所图示。另外，主机或存储器模块控制器(或存储器系统控制器)可跟踪模块写入缓冲器中的可用条目，并且确保所有写入操作可以被缓冲在对应的存储器模块中。在这样的配置中，如图11中所图示，向特定存储器地址(例如，向一个或多个存储器件的特定存储体)发出激活和写入操作的复合命令，并且在固定的等待时间之后启动数据写入命令，类似于图5中图示的序列。然而，因为不需要激活命令的确认，所以可不发出激活确认。
图12是图示根据本发明的一个或多个示例性实施例的具有确认的复合写入操作的定时图。图12的定时图与图11中图示的定时图基本上类似，除了写入命令是具有确认命令的扩展写入(EWR)之外。此外，对于像闪存或NVMe的NVM器件，在执行写入操作之前可不需要页面打开命令。相应地，可不提供激活确认。在这样的配置中，如图12中所图示，可发出复合激活和EWR命令，并且在固定的等待时间之后，可执行写入操作。因为EWR命令利用写入确认，所以在可变的等待时间之后，可发出写入确认的状态，而没有激活确认。
图13是图示根据本发明的一个或多个示例性实施例的通过利用写入信用计数器的连续写入操作的定时图。根据一些实施例，主机或存储器模块控制器120(或存储器系统控制器)可利用写入信用计数器。在发出写入操作之后，写入信用计数器减少一个信用，并且只要写入信用计数器大于零，主机就可继续发出写入命令。根据一些实施例，主机可使用特殊命令来从存储器模块拉取写入信用。例如，如图13中所图示，在发出写入命令之前，写入信用计数器可被设置成大于零的整数(例如，2)。相应地，主机可发出复合激活和写入命令，在每个写入命令之后从写入信用计数器减去一个信用，直到写入信用计数器不再大于零。
图14是图示根据本发明的一个或多个示例性实施例的用于反馈控制的、其中主机可读取存储器模块状态的机制的定时图。根据本发明的一些实施例，存储器模块或存储器件可在命令的执行后不向主机或存储器模块控制器120(或存储器系统控制器)自动地提供反馈。相反，存储器模块或存储器件可向主机发出就绪通知或信号，并且主机负责从对应的存储器模块或存储器件拉取状态。如图14中所示，可向存储器地址发出激活和EWR的复合命令，并且在固定的等待时间之后发起数据写入。然后，在跟在EWR操作后的可变的等待时间之后，可向主机或存储器模块控制器120(或存储器系统控制器)发送就绪通知，该就绪通知指示存储器件或存储器模块准备提供状态信息，诸如写入确认信息、写入信用更新等等。相应地，在可变的时间量之后，主机然后可发出状态读取(SR)命令，从对应的存储器件或存储器模块请求状态信息，并且在固定的等待时间之后，状态信息可被从存储器模块或存储器件提供给主机。
虽然可相对于图2A和存储器模块110描述以上所述的某些命令和操作，但是本领域普通技术人员将理解：本发明的实施例可应用于存储器系统210，如图2中所图示，其中存储器系统控制器220可与各种存储器模块211至21n交换数据和命令。如上所讨论的，根据一些实施例，存储器模块211至21n中的每一个可包括多个存储器件(例如，NVM器件)，每个在相同存储器模块内具有相同的写入确认策略。
在根据本发明的一些示例性实施例中，新命令可由存储器模块控制器向NVM器件发出。例如，新命令可以是以上在各种定时图中图示的具有确认的扩展写入(EWR)命令。根据一些示例性实施例，EWR命令可包括信息，该信息包括但不限于下列中的一个或多个：1)芯片ID(C2，C1，C0等)；2)存储体和存储体组ID(BA[1:0]，BG[1:0])；以及3)列地址(A13-11*，A9-0)。例如，列地址可以是可编程的以支持不同的行缓冲器尺寸(例如，设备页面尺寸)。
图15是根据本发明的一个或多个示例性实施例的重新使用未用于NVM器件的当前命令集的新命令集的示例。可重新使用的命令例如可包括但不限于：具有自动预充电(WRA)的写入命令、具有突发斩波的写入(WRS4)命令等等。如可以在图15中所看到的，例如，具有自动预充电的写入(固定BL8或BC4)(WRA)命令可被重新使用为扩展写入(EWR)命令。
图16是根据本发明的一个或多个示例性实施例的在当前DDR协议中未使用的新命令集的另一个示例。例如，为未来使用(RFU)保留的当前集可用作用于如图16中所示的EWR的新命令。
图17是图示根据本发明的一些示例性实施例的控制具有含不同写入提交策略的多个NVM器件的存储器系统的过程的流程图。根据一些实施例，用于控制存储器系统的操作的数量和操作的次序可变化。即，根据一些实施例，该过程可包括额外的操作，或者操作的次序可变化。
如图17中所示，过程开始，并且在1702，存储器系统识别由包括在存储器系统中的不同存储器件(例如，NVM器件)中的每一个利用的写入提交策略。即，根据本发明的实施例，如以上所讨论的，存储器系统可包括根据不同存储器(例如，NVM)技术实现的并且具有以上讨论的不同写入提交策略的多个不同存储器件(例如，NVM器件)。通过从各自的存储器件(例如，NVM器件)中的每一个的SPD区域或者从一个或多个存储器模块的一个或多个SPD芯片的读出，包括在存储器系统内的存储器系统和/或存储器模块控制器可识别各种存储器件(例如，NVM器件)的写入提交策略。根据一些实施例，可在计算机系统和/或存储器系统的启动或引导时识别这样的写入提交策略。
在1704，存储器系统例如从外部处理器或控制器接收读取或写入命令。然后，在1706，存储器系统识别对应于读取或写入命令的一个或多个存储器件(例如，一个或多个NVM器件)，并且在1708，存储器系统根据对应的存储器件(例如，一个或多个NVM器件)的写入提交策略执行读取或写入命令。
从而，根据本发明的实施例，存储器系统可包括具有不同写入提交策略的、被并入到相同存储器系统或组件中的多个不同存储器件(例如，NVM器件)，并且存储器系统可根据系统中的每个存储器件(例如，NVM器件)的写入提交策略执行读取和写入操作。
在图中，为了清楚起见，可夸大和/或简化元件、层和区域的相对尺寸。将理解：虽然术语“第一”、“第二”、“第三”等在此可用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当受这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。从而，下面描述的第一元件、组件、区域、层或部分可能被称为第二元件、组件、区域、层或部分，而不会脱离本发明的精神和范围。
在此使用的术语是为了描述特定实施例的目的，并不意欲限制本发明。如在此使用的，除非上下文另有明确指示，否则单数形式“一”和“一个”也旨在包括复数形式。将进一步理解：当在本说明书中使用时，术语“包括”、“正包括”、“包含”和“正包括”指定存在所述特征、整数、步骤、操作、元件和/组件，但不排除存在或增加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。如在此使用的，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。当在元素列表之前时，诸如“……中的至少一个”的表达修饰整个元素列表，而不修饰个别元素的列表。
如在此使用的，术语“基本上”、“大约”和类似术语用作近似的术语，而不是作为程度的术语，并且旨在解释将由本领域普通技术人员认识到的测量或计算值的固有变化。此外，当描述本发明的实施例时“可”的使用指代“本发明的一个或多个实施例”。如在此使用的，术语“使用”、“正使用”和“已使用”可被认为分别与术语“利用”、“正利用”和“已利用”同义。此外，术语“示范性”旨在指代示例或说明。
除非另有定义，否则在此使用的所有术语(包括技术和科学术语)具有与由本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解：诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和/或本说明书的上下文中的含义一致的含义，并且不应当以理想化或过度形式化的意义来解释，除非本文中明确地这样定义。
根据在此所述的本发明的实施例的电子或电气设备和/或任何其它相关设备或组件可利用任何合适的硬件、固件(例如专用集成电路)、软件或者软件、固件和硬件的组合来实现。此外，各种操作可以是在执行计算机程序指令并与用于执行在此所述的各种功能的其它系统组件交互的处理器或控制器上运行的进程或线程。计算机程序指令可被存储在耦合到处理器或控制器的存储器或非暂时性计算机可读介质中，该计算机程序指令在由处理器或控制器执行时使得处理器或控制器执行在此所述的操作或功能。根据本发明的一些实施例，存储器系统的各种组件可被集成或组合为单个组件、芯片或设备的部件。
虽然已经参照示例性实施例描述了本发明，但是本领域技术人员将认识到：可执行对所述实施例的各种改变和修改，而全部不脱离本发明的精神和范围。此外，各种领域的技术人员将认识到：在此所述的本发明将向其它任务提出解决方案并为其它应用提出适配。申请人的意图是通过在此的权利要求覆盖本发明的所有这样的使用，以及可能对在此为了公开的目的选择的本发明的示例性实施例进行的那些改变和修改，而全部不会脱离本发明的精神和范围。从而，本发明的示例性实施例应当在所有方面被认为是说明性的而不是限制性的，同时本发明的精神和范围由所附权利要求及其等同物指示。

Claims (20)

1.一种存储器系统，包括：
一个或多个存储器模块，每个包括具有对应的写入提交策略的多个存储器件；以及
耦合到所述一个或多个存储器模块的一个或多个存储器控制器，所述一个或多个存储器控制器具有可配置的写入操作协议以根据对应的写入提交策略而与所述存储器件一起操作。
2.根据权利要求1所述的存储器系统，其中，在所述存储器件当中的第一存储器件具有其中在直接写入到所述第一存储器件的存储单元之后确认写入的写入提交策略。
3.根据权利要求2所述的存储器系统，其中，在所述存储器件当中的第二存储器件具有其中在写入到易失性数据缓冲器之后确认写入的写入提交策略。
4.根据权利要求3所述的存储器系统，其中，在所述存储器件当中的第三存储器件在页面打开之后不使用写入确认。
5.根据权利要求1所述的存储器系统，其中，所述一个或多个存储器控制器被配置成：在存储器系统的加电时，接收存储器件的串行存在检测(SPD)信息。
6.根据权利要求1所述的存储器系统，其中，所述一个或多个存储器控制器被配置成：重新使用对非易失性存储器件未使用的双倍数据速率生成4(DDR4)命令作为写入操作命令。
7.根据权利要求1所述的存储器系统，其中，所述一个或多个存储器控制器被配置成：利用在为未来使用(RFU)而保留的命令集当中的命令作为写入操作命令。
8.根据权利要求1所述的存储器系统，其中，所述存储器系统包括多个存储器模块，其中，在相同存储器模块中的存储器件中的每一个具有相同的写入提交策略，该相同的写入提交策略与在不同存储器模块中的存储器件的写入提交策略不同。
9.根据权利要求1所述的存储器系统，其中，所述一个或多个存储器控制器被配置成：支持打开页面策略和关闭页面策略两者。
10.一种控制包括一个或多个存储器模块的存储器系统的方法，每个存储器模块包括具有对应的写入提交策略的多个存储器件，所述方法包括：
识别由存储器件中的每一个利用的写入提交策略；
从处理器接收写入命令；
识别在多个存储器件当中的对应于所述写入命令的第一存储器件；以及
根据所述第一存储器件的写入提交策略执行所述写入命令。
11.根据权利要求10所述的方法，其中，在所述存储器件当中的第一存储器件具有其中在直接写入到第一存储器件的存储单元之后确认写入的写入提交策略。
12.根据权利要求11所述的方法，其中，在所述存储器件当中的第二存储器件具有其中在写入到易失性数据缓冲器之后确认写入的写入提交策略。
13.根据权利要求12所述的方法，其中，在所述存储器件当中的第三存储器件在页面打开之后不使用写入确认。
14.根据权利要求10所述的方法，进一步包括：基于从存储器件中的每一个的串行存在检测(SPD)区域读出SPD信息，识别由存储器件中的每一个利用的写入提交策略。
15.根据权利要求10所述的方法，其中，所述存储器系统进一步包括存储器控制器，其中所述存储器控制器耦合到存储器件并且具有可配置的写入操作协议以根据它们各自的写入提交策略而与所述存储器件一起操作。
16.根据权利要求15所述的方法，其中，所述存储器系统包括多个存储器模块，其中，在相同存储器模块中的存储器件中的每一个具有相同的写入提交策略，该相同的写入提交策略与在不同存储器模块中的存储器件的写入提交策略不同。
17.一种存储器系统，包括：
一个或多个存储器模块，每个包括具有对应的写入提交策略的多个存储器件；以及
耦合到所述一个或多个存储器模块的一个或多个存储器控制器，其中，所述一个或多个存储器控制器被配置成：
识别由所述存储器件中的每一个利用的写入提交策略；
从处理器接收写入命令；
识别在所述多个存储器件当中的对应于所述写入命令的第一存储器件；以及
根据所述第一存储器件的写入提交策略执行所述写入命令。
18.根据权利要求17所述的存储器系统，其中，在所述存储器件当中的第一存储器件具有其中在直接写入到第一存储器件的存储单元之后确认写入的写入提交策略。
19.根据权利要求18所述的存储器系统，其中，在所述存储器件当中的第二存储器件具有其中在写入到易失性数据缓冲器之后确认写入的写入提交策略。
20.根据权利要求19所述的存储器系统，其中，在所述存储器件当中的第三存储器件在页面打开之后不使用写入确认。
CN201710102467.0A 2016-03-03 2017-02-24 存储器系统及其控制方法 Active CN107291379B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662303343P 2016-03-03 2016-03-03
US62/303,343 2016-03-03
US15/169,609 US10558388B2 (en) 2016-03-03 2016-05-31 Memory system and method of controlling the same
US15/169,609 2016-05-31

Publications (2)

Publication Number Publication Date
CN107291379A true CN107291379A (zh) 2017-10-24
CN107291379B CN107291379B (zh) 2022-04-05

Family

ID=59722693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710102467.0A Active CN107291379B (zh) 2016-03-03 2017-02-24 存储器系统及其控制方法

Country Status (5)

Country Link
US (1) US10558388B2 (zh)
JP (1) JP6929650B2 (zh)
KR (1) KR102471151B1 (zh)
CN (1) CN107291379B (zh)
TW (1) TWI699763B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108829348A (zh) * 2018-05-29 2018-11-16 上海兆芯集成电路有限公司 存储器装置及命令重排序方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10996888B2 (en) * 2017-10-31 2021-05-04 Qualcomm Incorporated Write credits management for non-volatile memory
US20190278503A1 (en) * 2019-05-29 2019-09-12 Intel Corporation Nvram memory module with hard write throttle down

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003198A1 (en) * 1999-11-30 2001-06-07 Chung-Che Wu Method for timing setting of a system memory
CN1311509A (zh) * 2000-03-03 2001-09-05 株式会社日立制作所 高可靠性存储驱动器以及数据写入方法
CN1503974A (zh) * 2001-02-23 2004-06-09 高速存储系统中同步读出定时的方法
US20060090054A1 (en) * 2004-10-25 2006-04-27 Hee-Joo Choi System controlling interface timing in memory module and related method
CN101751226A (zh) * 2008-12-08 2010-06-23 忆正存储技术(深圳)有限公司 非易失存储介质控制器以及非易失存储设备
JP2012146360A (ja) * 2011-01-12 2012-08-02 Renesas Electronics Corp 半導体集積回路及び書込処理方法
CN104050099A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 非易失性存储器装置及其操作系统（os）图像处理方法
US20150186042A1 (en) * 2014-01-02 2015-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory device, nonvolatile memory system including the same, and method of operating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321282B1 (en) * 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
DE10237954A1 (de) 2002-08-20 2004-03-04 Basf Ag Verfahren zur Herstellung von Tetrahydrofuran
US20050182867A1 (en) 2004-02-17 2005-08-18 Eddy Reynolds Systems and methods for signaling write status
US7321524B2 (en) 2005-10-17 2008-01-22 Rambus Inc. Memory controller with staggered request signal output
JP2009230293A (ja) 2008-03-21 2009-10-08 Fujitsu Ltd 情報処理装置，記憶制御装置及び制御方法
JP5323989B2 (ja) * 2010-05-18 2013-10-23 株式会社日立製作所 ストレージ装置及びデータ管理方法
US9047178B2 (en) * 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US9032162B1 (en) * 2011-08-12 2015-05-12 Altera Corporation Systems and methods for providing memory controllers with memory access request merging capabilities
KR101987426B1 (ko) * 2012-09-07 2019-09-30 삼성전자주식회사 불휘발성 메모리 모듈, 불휘발성 메모리 모듈을 포함하는 메모리 시스템, 그리고 불휘발성 메모리 모듈의 제어 방법
US10146704B2 (en) * 2016-02-16 2018-12-04 Dell Products L.P. Volatile/non-volatile memory device access provisioning system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003198A1 (en) * 1999-11-30 2001-06-07 Chung-Che Wu Method for timing setting of a system memory
CN1311509A (zh) * 2000-03-03 2001-09-05 株式会社日立制作所 高可靠性存储驱动器以及数据写入方法
CN1503974A (zh) * 2001-02-23 2004-06-09 高速存储系统中同步读出定时的方法
US20060090054A1 (en) * 2004-10-25 2006-04-27 Hee-Joo Choi System controlling interface timing in memory module and related method
CN101751226A (zh) * 2008-12-08 2010-06-23 忆正存储技术(深圳)有限公司 非易失存储介质控制器以及非易失存储设备
JP2012146360A (ja) * 2011-01-12 2012-08-02 Renesas Electronics Corp 半導体集積回路及び書込処理方法
CN104050099A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 非易失性存储器装置及其操作系统（os）图像处理方法
US20150186042A1 (en) * 2014-01-02 2015-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory device, nonvolatile memory system including the same, and method of operating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108829348A (zh) * 2018-05-29 2018-11-16 上海兆芯集成电路有限公司 存储器装置及命令重排序方法

Also Published As

Publication number Publication date
TWI699763B (zh) 2020-07-21
CN107291379B (zh) 2022-04-05
TW201735032A (zh) 2017-10-01
JP6929650B2 (ja) 2021-09-01
KR102471151B1 (ko) 2022-11-28
KR20170104112A (ko) 2017-09-14
US20170255418A1 (en) 2017-09-07
JP2017157199A (ja) 2017-09-07
US10558388B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
CN108701081A (zh) 用于同时存取非易失性存储器的多个分区的设备和方法
EP2377028B1 (en) Modifying commands
KR20210029833A (ko) 읽기 및 쓰기 요청을 위한 메모리 시스템의 버퍼 관리
US9021178B2 (en) High performance path for command processing
CN109074333A (zh) 非确定性存储器协议
US10635317B2 (en) Operation method of storage system and host
CN102968291B (zh) 包括可变写命令调度的内存系统
CN107291379A (zh) 存储器系统及其控制方法
CN106055493A (zh) 存储系统、存储模块及其操作方法
CN106557442B (zh) 一种芯片系统
CN110083554A (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
CN107153511A (zh) 存储节点、混合存储器控制器及控制混合存储器组的方法
CN110431526A (zh) 用于自动化动态字线开始电压的设备与方法
US20150149741A1 (en) Storage System and Control Method Thereof
KR20200123260A (ko) 캐시 및 다중 독립 어레이를 갖는 메모리용 인터페이스
CN110275840A (zh) 在存储器接口上的分布式过程执行和文件系统
CN101501639A (zh) 快闪存储器存取电路
CN108958643A (zh) 数据存储装置及其操作方法
US10467157B2 (en) Deterministic operation of storage class memory
CN106528217B (zh) 一种现场可编程门阵列程序加载系统和方法
CN109426442A (zh) 数据存储装置及其操作方法
CN109426627A (zh) 数据存储装置及其操作方法
EP3287900B1 (en) Write request processing method and memory controller
CN102929591B (zh) 并行操作逻辑运算及其控制器
CN108376051A (zh) 数据存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant